JP2000091266A - タングステン・エッチ・バック処理のためのアルミニウム金属化組織の改良方法。 - Google Patents

タングステン・エッチ・バック処理のためのアルミニウム金属化組織の改良方法。

Info

Publication number
JP2000091266A
JP2000091266A JP11257522A JP25752299A JP2000091266A JP 2000091266 A JP2000091266 A JP 2000091266A JP 11257522 A JP11257522 A JP 11257522A JP 25752299 A JP25752299 A JP 25752299A JP 2000091266 A JP2000091266 A JP 2000091266A
Authority
JP
Japan
Prior art keywords
tungsten
layer
aluminum
exposed
lower region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11257522A
Other languages
English (en)
Inventor
Hsu Wei-Yun
− ユン フスー ウェイ
Hon Kii-Tsuon
− ツオン ホン キイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2000091266A publication Critical patent/JP2000091266A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76867Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 改良アルミニウム組織を有する半導体デバイ
ス。 【解決手段】 アルミニウム19又はアルミニウム・ベ
ース物質とタングステン13の間に接続をつくる方法
で、その上にタングステンの層を含む下部領域を提供す
ることを含む。下部領域は好ましくは、その上が窒化チ
タン11の層であるチタン9である。タングステン13
の層は下部領域までエッチ・バックされる一方、露出タ
ングステンが下部領域の1部上に保持される。下部領域
は又そこに露出タングステンを含むバイヤを含み得る。
窒素含有プラズマ、好ましくは元素の窒素が、露出タン
グステン及び露出下部領域に適用され、バリヤ物質層が
プラズマの窒素と露出タングステン上のタングステンと
の相互作用によって作られる。更なるバリヤ層17は好
ましくは窒化チタンであり、随意に適用され、その露出
表面上へアルミニウム19の層が続き、タングステン1
3からアルミニウム19の層を分離する。プラズマは好
ましくはアルゴン/窒素プラズマである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はタングステン・エッ
チ・バック処理のためのアルミニウム金属化組織の改良
方法に関連する。
【0002】
【従来の技術及びその課題】半導体デバイスの製造にお
いて、しばしば必要とされるステップは、化学蒸着(C
VD)タングステン・デポジションに先立ってチタン/
窒化チタンのスタックが形成(deposit)されるCVD
タングステン・プラグ処理のステップである。エッチ・
バックが次に実行され、リード線抵抗を減らすためにフ
ィールド酸化膜の不所望のタングステンを取除く。次に
アルミニウム合金薄膜がリード線用に形成される。典型
的には、タングステン・エッチ・バックは窒化チタン層
で停止し、より良い電気移動抵抗がこのタイプのスタッ
クで見られる故、窒化チタン/アルミニウム/窒化チタ
ン(TiN/Al/TiN)スタックがリード線用に形
成される。
【0003】しかしながら、タングステン・エッチ・バ
ック処理を経た下部Ti/TiNスタック上にTiN/
Al/TiNスタックが配置されるとき、そのTiN/
Al/TiNスタックの組織又は結晶方位の減成(degr
adation)が観測される。アルミニウムの(111)結
晶方位は、できるだけ広い範囲で、アルミニウム層の表
面に対し直角をなすことが望まれる。例えば、エッチ・
バックなしに、TiN/Al/TiNスタックは、X線
ロッキング・カーブ半値全幅(FWHM)で約1.4度
の(111)結晶方位のアルミニウム(Al(11
1))組織を有することができる。しかしながら、エッ
チ・バック後、FWHFは約3.5度に下がった。この
変化は、アルミニウム・デポジションに先立つタングス
テン・エッチ・バック処理によるTiN表面へのダメー
ジに起因すると考えられる。
【0004】アルミニウム層の表面に直角な方向の(1
11)組織を有するアルミニウムは、電気移動の改良に
とって最も利益がある。組織はデポジション条件によっ
て制御され、そしてとりわけ基板によって制御される
(例えば、アルミニウムの下にチタンを使用するとき、
アルミニウム薄膜は強固な(111)組織をつくること
ができる)。しかしながら、アルミニウムとチタンとの
間の相互作用を防ぐために、アルミニウムとチタンの間
に窒化チタン又は他のバリヤ物質の層を作る必要があ
る。同様に、窒化チタン層は、タングステン六フッ化物
(WF6)(タングステン・プラグ充填に通常使用され
る)とチタンとの間の作用を防ぐことができる。幸いに
窒化チタンはアルミニウム(111)とチタン(000
1)のそれに類似する原子配列を有する。それ故、チタ
ンの方位を制御することによってチタンの組織を窒化チ
タンに、そしてアルミニウムに移し得る。
【0005】標準の製造技術に従って、金属層及びその
上に延びる酸化物層を有すると共に、金属層まで慣通し
て延びるバイヤを有する、例えば、シリコン上の二酸化
シリコンのような基板が提供される。チタンの層がバイ
ヤの内壁を含む酸化物層上に形成され、窒化チタン層が
バイヤの内壁を含むチタン層全体上に形成される。次
に、窒化チタン層を覆ってバイヤを充填するようにタン
グステンが全表面上に形成される。それによりタングス
テン層は酸化物層からチタン及び窒化チタン層によって
分離される。タングステン層は次に適当なエッチャン
ト、好ましくはエッチャントとしてSF6を用いてエッ
チ・バックされ、窒化チタン層はタングステンがバイヤ
内のみに残るようにエッチ・ストップとして作用する。
タングステン・ステップのこのエッチ・バックの結果と
して、わずかな汚染が、元素のイオウ、フッ素及び恐ら
く他の汚染物質の形で、窒化チタン層の表面及びバイヤ
内露出タングステンに残る。従って、次にアルミニウム
相互接続層が露出した窒化チタン層及びバイヤ内タング
ステン上に形成されるとき、汚染のため、ほとんどのア
ルミニウムはアルミニウムの表面に直角な所望の(11
1)結晶方位を有さない。上述の様に、できるだけ多く
のアルミニウムがアルミニウムの表面に直角な(11
1)結晶方位を有することが極めて望まれる。
【0006】
【課題を達成するための手段及び作用】本発明に従っ
て、窒化チタン層及びアルミニウムの組織が先行技術に
比し改良され、それにより、アルミニウム層の表面に関
して(111)結晶方位のアルミニウムを先行技術で得
られるよりもかなり多く提供する。要するに、CVDタ
ングステンがバイヤ又はコンタクトを充填するために形
成され、フィールド酸化膜の、及び、バイヤ上及びバイ
ヤ外部のタングステンを除去するために、タングステン
のエッチ・バックが好ましくはSF6を用いて先行技術
のように行われ、タングステンは、窒化チタン層でエッ
チが停止するよう終点検知により制御されるエッチ・バ
ック・プロセスでバイヤ内に残る。わずかなオーバー・
エッチが、フィールドのエッチされないタングステンの
小塊を除去するために必要とされる。
【0007】現在、本発明に従って、イン・サイチュ・
プラズマ、好ましくはアルゴン/窒素プラズマ(他のプ
ラズマ、例えば窒素、窒素/水素、窒素/アンモニア、
及びそれらの組合わせ等が使用できるが)が、例えば、
SF6エッチャントが使用されるとき、窒化チタン表面
上のイオウ及びフッ素並びに他の汚染物のような残存汚
染物を除去するために用いられる。プラズマに窒素を追
加することは又、アルミニウムとタングステンとの間の
相互作用を防ぐ窒化タングステンを作ることでタングス
テン表面の不活性化を助ける。500℃で2.5時間の
アニーリングの後でさえ、アルミニウムとタングステン
との間の相互作用を防ぐためのこの不活性処理により、
目覚しい改良が示された。アニーリングは、一般的に約
400℃から500℃の温度で、全ての他の処理ステッ
プの終了後、多層金属化プロセスにおいて一般的に発生
する。
【0008】次にTiN/Al/TiNスタックが損傷
していない不活性なTiN表面に形成されるが、第1の
TiN層は、上述したように露出タングステン上の窒化
タングステン層の形成を考慮して、省くことはできるが
省く必要はない。ハイパー組織のアルミニウムがこのク
リーニング及び不活性プロセスで得られた。アルミニウ
ムが用いられる全ての場合において、適当なアルミニウ
ム・ベース合金がそれ故代り得る。
【0009】
【実施例】図1a及び図1bを先ず参照すると、バイヤ
充填のための、及びバイヤへ相互接続を提供するための
典型的な先行技術の方法が示されている。先ず図1aに
おいて、金属層3とその上の酸化物層5を有する基板1
が示され、酸化物層は金属層上を延びると共に、金属層
3まで慣通して延びるバイヤ7を有する。チタン9の層
はバイヤ7の内壁を含む酸化物層5上に形成され、窒化
チタン層11はバイヤの内壁を含むチタンの層全体上に
形成される。タングステン13は次にバイヤ7を充填す
るために、そして酸化物層5上にタングステンの平坦層
を提供するために窒化チタン層11上に形成され、チタ
ン9及び窒化チタン層11によって酸化物層5から分離
される。タングステン層はエッチャントとしてのSF6
を用いてエッチ・バックされ、窒化チタン層11がエッ
チ・ストップとして作用して、タングステン13は図1
bに示されるようにバイヤ7内のみに残る。このステッ
プの結果として、わずかな汚染物質15が、窒化チタン
層11及び窒化チタン層上露出タングステン13の表面
に元素のイオウ、フッ素及びタングステンの形で残る。
従って、アルミニウム相互接続(図示せず)が露出窒化
シリコン及びタングステン上に形成されるとき、汚染物
質15のため、ほとんどのアルミニウムはアルミニウム
の表面に直角な所望の(111)結晶方位を有さない。
上述した様に、できるだけ多くのアルミニウムがアルミ
ニウムの表面に直角な結晶方位を有することが非常に望
まれる。
【0010】本発明に従って、先行技術の方法は、図1
bに示すような先行技術のSF6エッチ・バックの後、窒
化チタン層11の表面の残存イオウ、フッ素及び他汚染
物質15を除去するため、200ワット及び0.6トル
のイン・サイチュ・アルゴン/窒素プラズマを提供する
ことによって代わられる。プラズマへの窒素の追加は、
窒化タングステンを作ることでタングステン13の表面
を不活性化する助けになる。次に窒化チタン17/アル
ミニウム19/窒化チタン21スタックが損傷を受けて
いない不活性の窒化チタン表面11及びタングステン1
3上に形成される。タングステン表面は窒素含有プラズ
マで不活性化されるから、TiN/Al/TiNスタッ
クの底の窒化チタンの厚さは減らし得る。金属スタック
高さのこの減少はライン間キャパシタンスを減らし、よ
り少ないRC遅延及び高いデバイス速度を生じる。
【0011】500℃での2.5時間のアニーリングの
後でさえ、アルミニウムとタングステンとの間の相互作
用を防ぐための不活性化処理により、並びに汚染物質の
除去後に目覚しい改良が観測された。不活性化なしに、
アニーリング前シート抵抗は、44mΩ/スクエアが測
定され、アニーリング後は86mΩ/スクエアが測定さ
れた。不活性化で、アニーリング前抵抗は44mΩ/ス
クエアが測定され、アニーリング後は45mΩ/スクエ
アが測定された。ハイパー組織アルミニウムがこのクリ
ーニング及び不活性プロセスで得られ、X線ロッキング
・カーブ半値全幅度は不活性化なしで3.8、不活性化
で1.5であった。
【0012】図1a乃至1cの構造と同一又は類似の構
造に同様の参照符号を付した図2a及び2bを参照する
と、コンタクトの充填、及びコンタクトへの相互接続の
提供のための典型的先行技術方法が示されている。先ず
図2aを参照すると、その上に酸化膜5を有し、かつ基
板1まで慣通して延びるコンタクト7を有する基板1が
示されている。チタン9の層がコンタクト7の内壁を含
む酸化物層5上に形成され、窒化チタン層11がコンタ
クトの内壁を含むチタン層全体上に形成される。タング
ステン13が次に窒化チタン層11上に形成されて、コ
ンタクト7を充填し、酸化物層5上にタングステンの平
坦層を提供し、そしてチタン9及び窒化チタン11の層
によって酸化物層から分離される。次にタングステン1
3の層はエッチャントとしてのSF6を用いてエッチ・
バックされ、窒化チタン層11はエッチ・ストップとし
て作用し、タングステン13は図2bに示されるように
コンタクト7内にのみ残る。このステップの結果とし
て、わずかな汚染物質15が窒化チタン層11の表面、
及び窒化チタン層上の露出タングステン13に元素のイ
オウ、フッ素及びタングステンの形で残る。従って、ア
ルミニウム相互接続(図示せず)が露出した窒化チタン
及びタングステン上に形成されるとき、汚染物質15の
ため、ほとんどのアルミニウムはアルミニウムの表面に
直角な所望の(111)結晶方位を有さない。本発明に
従って、図2bに示す先行技術のSF6エッチ・バック
の後、上述したイン・サイチュ・アルゴン/窒素プラズ
マ又は窒素プラズマ、若しくは窒素/水素プラズマ又は
窒素/アンモニア・プラズマ又はこれらのプラズマの組
合わせが適用され、残存イオウ、フッ素及び他の汚染物
質15を除去し、露出したタングステン表面を不活性化
する。窒化チタン17/アルミニウム19/窒化チタン
21のスタックが、図2cに示すように、損傷していな
い不活性な窒化チタン表面11及びタングステン表面1
3上に形成される。このようにして改良されたアルミニ
ウム組織が得られる。代替として、エクス・サイチュ不
活性化が、チタン17/アルミニウム19/窒化チタン
21のスタック形成に先立って元素の窒素を含むプラズ
マで実行され得る。
【0013】本発明をその特定の好適実施例に関して述
べたが、多くの変形及び変更が当業者にはただちに明ら
かになるであろう。それ故、そのような変形及び変更の
すべてを含むように、先行技術を考慮して可能な限り広
く添付請求の範囲を解釈することがその意図である。
【0014】以上の説明に関して更に次の項を開示す
る。 (1) アルミニウム又はアルミニウム・ベースの物質とタ
ングステンの間に接続をつくる方法であって、(a) その
上にタングステン層を含む下部領域を提供し、(b) 前記
タングステン層を前記下部領域までエッチ・バックする
一方、露出タングステンを前記下部領域の一部上に保持
し、(c) 前記露出タングステン及び露出下部領域に窒素
含有プラズマを適用して露出表面から汚染物質を除去
し、前記露出タングステン上にバリヤ層を作り、(d) 露
出表面上にアルミニウム層を供し、前記窒化タングステ
ン層が前記タングステンから前記アルミニウム層を分離
するステップを含む方法。 (2) (1)項の方法であって、前記下部領域はその上が窒
化チタン層であるチタン層である。 (3) (1)項の方法であって、前記下部領域はバイヤを含
み、前記露出タングステンは前記バイヤ内に形成され
る。 (4) (1)項の方法であって、前記バリヤ層は窒化タング
ステン及び窒化チタンの少なくとも1つを含む分類から
選ばれる。 (5) (1)項の方法であって、前記下部領域はコンタクト
を含み、前記露出タングステンは前記コンタクト内に形
成される。 (6) (1)項の方法であって、前記プラズマは元素の窒素
含有プラズマである。 (7) アルミニウム19又はアルミニウム・ベース物質と
タングステン13の間に接続をつくる方法で、その上に
タングステンの層を含む下部領域を提供することを含
む。下部領域は好ましくは、その上が窒化チタン11の
層であるチタン9である。タングステン13の層は下部
領域までエッチ・バックされる一方、露出タングステン
が下部領域の1部上に保持される。下部領域は又そこに
露出タングステンを含むバイヤを含み得る。窒素含有プ
ラズマ、好ましくは元素の窒素が、露出タングステン及
び露出下部領域に適用され、バリヤ物質層がプラズマの
窒素と露出タングステン上のタングステンとの相互作用
によって作られる。更なるバリヤ層17は好ましくは窒
化チタンであり、随意に適用され、その露出表面上へア
ルミニウム19の層が続き、タングステン13からアル
ミニウム19の層を分離する。プラズマは好ましくはア
ルゴン/窒素プラズマである。
【図面の簡単な説明】
【図1a】先行技術及び本発明に従ったプロセス・フロ
ーの1部を示す。
【図1b】先行技術及び本発明に従ったプロセス・フロ
ーの1部を示す。
【図1c】本発明に従ったプロセス・フローの完了を示
す。
【図2a】先行技術及び本発明の第2の実施例に従った
プロセス・フローの1部を示す。
【図2b】先行技術及び本発明の第2の実施例に従った
プロセス・フローの1部を示す。
【図2c】本発明の第2の実施例に従ったプロセス・フ
ローの完了を示す。
【符号の説明】
11 窒化チタン層 13 タングステン 17 バリヤ層 19 アルミニウム

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 アルミニウム又はアルミニウム・ベース
    の物質とタングステンの間に接続をつくる方法であっ
    て、 (a) その上にタングステン層を含む下部領域を提供し、 (b) 前記タングステン層を前記下部領域までエッチ・バ
    ックする一方、露出タングステンを前記下部領域の一部
    上に保持し、 (c) 前記露出タングステン及び露出下部領域に窒素含有
    プラズマを適用して露出表面から汚染物質を除去し、前
    記露出タングステン上にバリヤ層を作り、 (d) 露出表面上にアルミニウム層を供し、前記窒化タン
    グステン層が前記タングステンから前記アルミニウム層
    を分離するステップを含む方法。
JP11257522A 1998-09-11 1999-09-10 タングステン・エッチ・バック処理のためのアルミニウム金属化組織の改良方法。 Pending JP2000091266A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US099874 1987-09-22
US9987498P 1998-09-11 1998-09-11

Publications (1)

Publication Number Publication Date
JP2000091266A true JP2000091266A (ja) 2000-03-31

Family

ID=22277037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11257522A Pending JP2000091266A (ja) 1998-09-11 1999-09-10 タングステン・エッチ・バック処理のためのアルミニウム金属化組織の改良方法。

Country Status (2)

Country Link
US (1) US6329282B1 (ja)
JP (1) JP2000091266A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599829B2 (en) * 1998-11-25 2003-07-29 Texas Instruments Incorporated Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
US7037830B1 (en) * 2000-02-16 2006-05-02 Novellus Systems, Inc. PVD deposition process for enhanced properties of metal films
US6387791B1 (en) * 2000-12-14 2002-05-14 Bae Systems, Information And Electronic Systems Integration, Inc. Method for manufacturing microscopic canals within a semiconductor
US7360932B2 (en) * 2004-06-01 2008-04-22 Donnelly Corporation Mirror assembly for vehicle
US7452805B2 (en) * 2006-03-20 2008-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Aluminum based conductor for via fill and interconnect
US8471390B2 (en) 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
CN101443889B (zh) * 2006-05-12 2012-08-29 维西埃-硅化物公司 功率金属氧化物半导体场效应晶体管触点金属化
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243178A (ja) * 1991-10-03 1993-09-21 Hewlett Packard Co <Hp> 半導体集積回路用相互接続体形成方法
US5780908A (en) * 1995-05-09 1998-07-14 Matsushita Electric Industrial Co., Ltd. Semiconductor apparatus with tungstein nitride
US6069072A (en) * 1997-04-28 2000-05-30 Texas Instruments Incorporated CVD tin barrier layer for reduced electromigration of aluminum plugs
US5969425A (en) * 1997-09-05 1999-10-19 Advanced Micro Devices, Inc. Borderless vias with CVD barrier layer

Also Published As

Publication number Publication date
US6329282B1 (en) 2001-12-11

Similar Documents

Publication Publication Date Title
US5420072A (en) Method for forming a conductive interconnect in an integrated circuit
US6054768A (en) Metal fill by treatment of mobility layers
US5654233A (en) Step coverage enhancement process for sub half micron contact/via
US5780356A (en) Method for forming metal wire of semiconductor device
US6215186B1 (en) System and method of forming a tungstein plug
US6048788A (en) Method of fabricating metal plug
US6087726A (en) Metal interconnect stack for integrated circuit structure
WO2001071801A1 (en) Semiconductor device and method of manufacturing same
JP2000091266A (ja) タングステン・エッチ・バック処理のためのアルミニウム金属化組織の改良方法。
US5773890A (en) Semiconductor device that prevents peeling of a titanium nitride film
JPS61133646A (ja) 半導体装置の製造方法
JP3816091B1 (ja) 半導体装置及びその製造方法
JPH07221181A (ja) 半導体素子の金属配線の形成方法
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
JPH10209156A (ja) 半導体装置及びその形成方法
US6291346B1 (en) Titanium silicide layer formation method
US5837608A (en) Method of filling a contact hole in a semiconductor device using vertical growth of metal
KR100373193B1 (ko) 집적 회로의 접촉부 제조 방법 및 집적 회로 제조 방법
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
JP4221737B2 (ja) 金属配線製造方法
JPH0888224A (ja) 半導体装置およびその製造方法
JPH01102938A (ja) 半導体集積回論の製造方法
KR0150989B1 (ko) 반도체소자 배선 형성방법
JP2001085520A (ja) コンタクトプラグ構造及びその製造方法
JPH1154507A (ja) 半導体装置の製造方法