CN101443889B - 功率金属氧化物半导体场效应晶体管触点金属化 - Google Patents

Abstract

本发明涉及一种结构，优选地包括形成在基板中的半导体器件；邻接于半导体器件的绝缘体；电耦合于半导体器件的电触点，其中，电触点优选地包括钨；以及，耦合于电触点的电连接器，其中，电连接器优选地包括铝。绝缘体的表面和电触点的表面优选地形成基本平坦的表面。

Description

功率金属氧化物半导体场效应晶体管触点金属化

相关美国申请

本申请要求序列号为60/799,868、代理卷号为VISH-8734.PRO、名称为“功率MOSFET触点金属化”的同时另案待审的临时专利申请的优先权，其提交日期为2006年5月12日，已被转让给本申请的受让人，并且其全部内容结合在本文中作为参考。

技术领域

根据本文的实施例总体上涉及半导体器件，尤其涉及功率金属氧化物半导体场效应晶体管(功率MOSFET)。

背景技术

照相平版印刷术通常用于制造半导体器件。在照相平版印刷术中，来自掩模(mask)的图案转印到一个表面。光直接穿过掩模并聚焦在该表面上。由于半导体器件的功能部件变得越来越小，较好的聚焦变得更加重要。

发明内容

一种便于利用照相平版印刷术制造具有小的部件的半导体器件的方法和/或系统会是有利的。根据本发明的实施例提供这种以及其它优势。

在一个实施例中，一种结构优选地包括形成在基板中的半导体器件；邻接于半导体器件的绝缘体；电耦合于半导体器件的电触点，其中，电触点优选地包括钨；以及，耦合于电触点的电连接器，其中，电连接器优选地包括铝。

在一个实施例中，绝缘体表面和电触点表面优选地形成基本上平坦的表面。在照相平版印刷期间，基本上平坦的表面改善了聚焦，使得较小尺寸的部件可被形成在表面上。

本申请支持以下概念：

概念1.一种制造包括半导体器件的结构的方法，该方法包括：

在包括绝缘体和邻接于该绝缘体的接触区的不平坦的表面上沉积第一金属化层；以及

蚀刻该第一金属化层，以在接触区中形成电触点，其中，绝缘体的表面和电触点的表面形成基本平齐的表面。

概念2.如概念1所述的方法，其中，第一金属化层包括钨。

概念3.如概念1所述的方法，其中，第一金属化层是利用化学气相沉积法沉积的。

概念4.如概念1所述的方法，其中，半导体器件包括功率金属氧化物半导体场效应晶体管。

概念5.如概念1所述的方法，进一步包括，在沉积第一金属化层之前，在不平坦的表面上沉积阻挡层。

概念6.如概念1所述的方法，进一步包括，在上述蚀刻步骤之后，在基本平齐的表面上沉积阻挡层。

概念7.如概念1所述的方法，进一步包括：

在上述蚀刻步骤之后，沉积第二金属化层；以及

蚀刻该第二金属化层，以形成耦合于电触点的电连接器。

概念8.如概念7所述的方法，其中，第二金属化层包括铝。

概念9.一种结构，包括：

形成在基板中的半导体器件；

耦合于该半导体器件的绝缘体；以及

耦合于该绝缘体的电触点，其中，该绝缘体的表面和该电触点的表面形成基本平坦的表面。

概念10.如概念9所述的结构，其中，半导体器件包括功率金属氧化物半导体场效应晶体管。

概念11.如概念9所述的结构，其中，电触点包括钨。

概念12.如概念9所述的结构，进一步包括耦合于电触点的电连接器。

概念13.如概念9所述的结构，其中，电连接器包括铝。

概念14.如概念9所述的结构，其中，电触点的尺寸在大约0.35-0.50微米的范围内。

概念15.一种结构，包括：

形成在基板中的半导体器件；

耦合于该半导体器件的绝缘体；

电耦合于该半导体器件的电触点，其中，该电触点包括钨；以及

耦合于该电触点的电连接器，其中，电连接器包括铝。

概念16.如概念15所述的结构，其中，半导体器件包括功率金属氧化物半导体场效应晶体管。

概念17.如概念15所述的结构，其中，电触点的尺寸在大约0.35-0.50微米的范围内。

概念18.如概念15所述的结构，其中，绝缘体的表面和电触点的表面形成基本平坦的表面。

概念19.如概念15所述的结构，其中，电触点是不延伸入基板的平面触点。

概念20.如概念15所述的结构，其中，电触点是延伸入基板的沟槽式触点。

本领域技术人员在结合附图阅读了下文的详细说明后，将会认识到本发明的这些和其它的想要达到的目标以及想要得到的优点。

附图说明

附图结合在本说明书中并构成说明书的一部分，附图示出了本发明的各实施例，并与说明书一起，用于解释本发明的原理：

图1为示出根据本发明的一个实施例的结构的选定层的截面图。

图2为根据本发明的一个实施例的在制造图1的结构时所使用的加工流程图。

图3，4和5为示出根据本发明的实施例的在制造图1的结构时的选定阶段的截面图。

图6为根据本发明的一个实施例的图1的结构的一部分的顶视图。

图7为示出根据本发明的另一实施例的结构的选定层的截面图。

具体实施方式

在随后的本发明的详细说明中，阐述了许多的具体细节以便于提供本发明的全面理解。然而，本领域技术人员将会认识到，没有这些具体细节或利用其等价形式也可以实现本发明。在其它例子中，为了不混淆本发明的各个方面，没有详细描述已知的方法、工序、组件和电路。

随后的详细说明的一些部分呈现为工序、逻辑块、处理以及制造半导体器件的操作的其它符号表示的形式。这些说明和表达方式是半导体器件制造领域的技术人员用来最有效地将他们的工作的主旨传递给其它本领域技术人员的手段。在本申请中，工序、逻辑块、处理等被认为是前后一致的导向想要的结果的步骤或指令的序列。本文所说的步骤是那些需要对物理量进行物理操作的步骤。然而，应当记住，所有这些以及类似的术语与适当的物理量相关联，并且仅仅是用于这些量的方便的标识。除非在随后的讨论中以其他方式明显地具体指出，在本申请的通篇中，利用诸如“形成”、“执行”、“产生”、“沉积”、“蚀刻”等术语的论述，应理解为涉及半导体器件制造的动作和处理(例如，图2的处理200)。

应理解，附图不是按比例绘制的，并且仅仅描述了部分结构，还示出了形成这些结构的各个层。为了简化讨论和阐述，仅就一个或两个晶体管描述了这些处理，尽管实际上可以形成一个或两个以上的晶体管。

而且，应理解，其它的制造处理和步骤也可以与此处所讨论的处理和步骤一起执行；也就是说，在此处所示出和描述的各步骤之前、之间和/或之后，可以存在许多处理步骤。重要的是，本发明的实施例可与这些其它的(或许是常规的)处理和步骤一起执行而不显著地干扰这些处理和步骤。通常来说，本发明的各个实施例可替代部分常规处理而不显著地影响外围处理和步骤。

图1为示出根据本发明的一个实施例的结构10的选定层的截面图。如上所述，结构10可包括除了那些所阐述和描述的之外的其它的器件、元件和层。

在图1的例子中，两个器件14和16形成在基板12内。在一个实施例中，基板12为硅基板。

通常，器件14和16为互补金属氧化物半导体(CMOS)器件。更具体地，在一个实施例中，器件14和/或16为功率金属氧化物半导体场效应晶体管(功率MOSFET)。器件14和16的细节不做阐述和说明。诸如功率MOSFET的器件在本领域是已知的，且根据本发明的实施例可适用于各种的功率MOSFET。在一个实施例中，器件14和/或16为沟槽型功率MOSFET。

在图1的例子中，触点22设置于器件14和器件16之间，使得这些器件可互相电接触或与其它器件电接触。连接器24依次与触点22电连接。在一个实施例中，触点22由钨组成，连接器24由铝组成，但本发明并不限于此。

在本实施例中，绝缘体18和20分别邻接于器件14和16。绝缘体18和20可由二氧化硅或硼磷硅玻璃(BPSG)组成，但本发明并不限于此。绝缘体18和20用于隔离器件14和16，尽管器件14和16中的任一个电耦合于触点22或者两者都电耦合于触点22。换句话说，存在从器件14到触点22和/或从器件16到触点22的特定传导路径。

如图1中所定位的结构10，触点22的上表面基本上与金属前电介质(PMD)表面26平齐。触点22的上表面和绝缘体18和22形成大体平坦的表面。从下面论述将会看到，由触点22和绝缘体18和20形成的大体平坦的表面有利于制造较小尺寸的部件，尤其是诸如触点22和连接器24的较小尺寸的元件。

图2为根据本发明的一个实施例的制造图1的结构10所使用的处理的流程图200。尽管图2中公开了具体的步骤，但这样的步骤是示例性的。也就是说，本发明非常适于执行各种其它步骤或图2中所述的步骤的变形。现结合图3、4和5来讨论图2，图3、4和5为示出根据本发明的一个实施例的在制造图1的结构10中的选定阶段的截面图。

在图2的方框201中，同时参考图3，制造包括器件14的结构，或得到如此制造的结构。在一个实施例中，第一阻挡层30沉积在绝缘体18和20之上，且沉积在绝缘体18和20之间的基板12的区域上。在绝缘体18和20之间的区域为接触区，在该区域中将形成图1的触点22。在一个实施例中，第一阻挡层30由氮化钛组成(TiN)。

在图2的方框202中，同时参考图3，第一金属化层32沉积在第一阻挡层30上。第一金属化层32沉积在绝缘体18和20上，并沉积在绝缘体18和20之间的接触区中。在一个实施例中，第一金属化层32包括钨。可替代地可以使用其它材料，诸如铜。在一个实施例中，第一金属化层32利用化学气相沉积(CVD)进行沉积。

在图2的方框203中，同时参考图4，在一个实施例中，第一金属化层32被蚀刻(平面蚀刻)到图1的PMD表面26。换句话说，第一金属化层32被蚀刻回到第一阻挡层30，使得第一金属化层32的剩余部分的上表面基本上与绝缘体18和20的上表面平齐。因此，基本上平齐的表面40(其可对应于PMD表面26)横跨绝缘体18和20并且横跨绝缘体18和20间的接触区而形成。

表面40被形成得足够齐平，以改善照相平版印刷期间的聚焦。也就是说，如果表面非常不平坦，那么部分表面可在焦点上而其它部分表面是离焦的。然而，根据本发明的实施例，表面40足够齐平，以允许感兴趣的部分表面在照相平版印刷期间保持在焦点上。通过改善整个表面上的聚焦，小尺寸的部件(例如，图1的连接器24)可被形成在表面40上。

而且，接触区的宽度(在图4中示为尺寸D)可被减小。减小接触区的一个优点是器件的密度(例如，图1的器件14和16)可被增加。随着宽度D在尺寸上的减小，诸如铝的材料可能不再足够用于填充接触区，以便形成适当的触点。根据本发明的实施例，第一金属化层32的CVD——在一个实施例中，钨的CVD——被用于充分填充较小的接触区，形成适当的触点22。在一个实施例中，尺寸D在大约0.35—0.50微米的范围内。

在图2的方框204中，同时参考图5，在一个实施例中，第二阻挡层33沉积在表面40上。在一个实施例中，第二阻挡层33由钛组成。

在图2的方框205中，同时参考图5，第二金属化层34沉积在第二阻挡层33上。在一个实施例中，第二金属化层34包括铝。

在图2的方框206中，根据照相平版印刷处理，使用掩模(未示出)来图案化第二金属化层34。第二金属化层34被蚀刻以形成图1的连接器24。

图6为根据本发明的一个实施例的图1的结构10的顶视图。在图6的例子中，在方框206(图2)的蚀刻处理之后，连接器24横贯几个分开的触点22。尽管在图6中示出了分开的触点22，但根据本发明的实施例并不限于此。例如，根据本发明的实施例也可利用连续的触点(也就是说，好像分开的触点22被连接起来形成单独的触点一样)。

图7为示出根据本发明的另一个实施例的结构70的选定层的截面图。对照图1的结构10的触点22，其可被称作为平面触点，图7的触点71延伸到基板12中。触点71可被称作为沟槽式触点。如图7中定位的结构70，触点71延伸到基板12的上表面72以下。

可利用图2的处理200来形成结构70的触点71和连接器24。在图2的方框201中，同时参考图3，制造包括器件14和邻接于器件14的沟槽的结构，或者接收到一个如此制造的结构。然后，如上面所描述的那样执行处理200的剩余步骤。

总之，根据本发明的各实施例便于利用照相平版印刷术制造具有较小部件的半导体器件。可通过沉积诸如钨等的材料到较小的接触区中来形成较小的触点。得到的结构被蚀刻以形成基本上平坦的表面。相对平坦的表面改善了聚焦，并允许缩减尺寸的部件形成在表面上。

本发明的各实施例由此被描述。尽管已在特定实施例中描述了本发明，但应理解，本发明不应被解释为受这样的实施例限制，而应更确切地根据下面的权利要求来解释。

Claims (17)

1.一种制造包括半导体器件的结构的方法，所述方法包括：

在包括第一绝缘体和邻接于所述第一绝缘体的接触区的不平坦的表面上沉积第一阻挡层，其中所述第一阻挡层沉积在所述第一绝缘体的所有暴露表面上，所述第一阻挡层还沉积在所述第一绝缘体与第二绝缘体之间的基板的暴露表面上；

在所述第一阻挡层上沉积第一金属化层；

蚀刻所述第一金属化层，以在所述接触区中形成电触点，其中，所述第一阻挡层的表面和所述电触点的表面形成基本平齐的表面，并且其中，所述第一阻挡层位于所述电触点与所述基板之间，其中所述半导体器件位于所述基板中靠近所述第一绝缘体并在所述第一绝缘体下方，其中所述半导体器件物理上与所述电触点隔离，但电耦合到所述电触点；以及

在所述蚀刻步骤之后，在所述基本平齐的表面上沉积第二阻挡层，其中所述第一阻挡层位于所述第一绝缘体和第二绝缘体和所述第二阻挡层之间。

2.如权利要求1所述的方法，其中，所述第一金属化层包括钨。

3.如权利要求1所述的方法，其中，所述第一金属化层是利用化学气相沉积法沉积的。

4.如权利要求1所述的方法，其中，所述半导体器件包括功率金属氧化物半导体场效应晶体管。

5.如权利要求1所述的方法，进一步包括：

在所述蚀刻步骤之后，沉积第二金属化层；以及

蚀刻所述第二金属化层，以形成耦合于所述电触点的电连接器。

6.如权利要求5所述的方法，其中，所述第二金属化层包括铝。

7.一种结构，包括：

形成于所述基板上并与所述基板接触的绝缘体；

耦合于所述绝缘体的电触点；

第一阻挡层，其位于所述绝缘体的表面上、靠近所述绝缘体处的所述基板上、所述电触点与所述基板之间，以及所述电触点与所述绝缘体之间；

第二阻挡层，其沉积在所述第一阻挡层和所述电触点的表面上，其中所述第一阻挡层位于所述绝缘体和所述第二阻挡层之间；以及

半导体器件，位于所述基板中靠近所述绝缘体并在所述绝缘体下方，其中所述半导体器件物理上与所述电触点隔离，但电耦合到所述电触点。

8.如权利要求7所述的结构，其中，所述半导体器件包括功率金属氧化物半导体场效应晶体管。

9.如权利要求7所述的结构，其中，所述电触点包括钨。

10.如权利要求7所述的结构，进一步包括耦合于所述电触点的电连接器。

11.如权利要求7所述的结构，其中，所述电连接器包括铝。

12.如权利要求7所述的结构，其中，所述电触点的宽度在大约0.35-0.50微米的范围内，所述宽度是在平行于所述电触点的所述表面的方向测量的。

13.一种结构，包括：

耦合于基板的第一绝缘体和第二绝缘体；

半导体器件，其位于所述基板中靠近所述第一绝缘体并在所述第一绝缘体下方；

电触点，其物理上由所述基板与所述半导体器件隔开但电耦合于所述半导体器件，其中，所述电触点包括钨；

第一阻挡层，其位于所述第一绝缘体和所述第二绝缘体的表面上并接触所述第一绝缘体和所述第二绝缘体的表面、位于所述第一绝缘体和所述第二绝缘体和所述电触点之间并接触所述第一绝缘体和所述第二绝缘体和所述电触点、还位于所述电触点和所述基板之间并接触所述电触点和所述基板，其中，所述第一阻挡层的表面和所述电触点的表面形成基本平齐的表面；

第二阻挡层，其沉积在所述第一阻挡层和所述电触点的表面上并接触所述第一阻挡层和所述电触点的表面，其中所述第一阻挡层位于所述第一绝缘体、所述第二绝缘体和所述第二阻挡层之间并接触所述第一绝缘体、所述第二绝缘体和所述第二阻挡层；以及

耦合于所述电触点的电连接器，其中，所述电连接器包括铝。

14.如权利要求13所述的结构，其中，所述半导体器件包括功率金属氧化物半导体场效应晶体管。

15.如权利要求13所述的结构，其中，所述电触点的宽度在大约0.35-0.50微米的范围内，所述宽度是在平行于所述基板的方向测量的。

16.如权利要求13所述的结构，其中，所述电触点是不延伸入所述基板的平面触点。

17.如权利要求13所述的结构，其中，所述电触点是延伸入所述基板的沟槽式触点。

Images