CN1549331A - 整合微机电装置及集成电路的制造流程的方法 - Google Patents
整合微机电装置及集成电路的制造流程的方法 Download PDFInfo
- Publication number
- CN1549331A CN1549331A CNA031285511A CN03128551A CN1549331A CN 1549331 A CN1549331 A CN 1549331A CN A031285511 A CNA031285511 A CN A031285511A CN 03128551 A CN03128551 A CN 03128551A CN 1549331 A CN1549331 A CN 1549331A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- dielectric layer
- insulating barrier
- microelectromechanicdevices devices
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种形成微机电装置及集成电路的方法，其基本步骤包括：提供半导体基材包含第一区域和第二区域，形成集成电路装置在第一区，形成第一绝缘层在半导体基材上，蚀刻第一绝缘层以形成第一介电层在第一区和第二介电层在第二区，其中，第二介电层跟第一介电层间隔开，形成第二绝缘层覆盖于半导体基材、第一介电层及第二介电层上，蚀刻第二绝缘层以露出第一介电层，形成第三绝缘层于半导体基材、第二绝缘层及第一介电层上，蚀刻第三绝缘层以形成多个导孔以及形成金属层于半导体基材上以填满上述导孔。
Description
技术领域
本发明涉及微机电(microelectromechanical：“MEM”)装置的制造流程方面，且特别有关于整合微机电装置及集成电路的制程的方法。
背景技术
微机电装置应用方面最著名的是应用在微致动器和微感应器方面。以系统整体的实施效能跟成本来看，包含微机电装置和微电子电路的制造流程并使之模块化是最为有利的。然而，制造一个放置于微机电装置的互补式金属氧化物半导体(CMOS)，传统技术必须分开制造微机电装置及集成电路。例如，集成电路的制程经常优先处理在微机电装置制程开始之前。针对微机电装置及集成电路的相同制造步骤(其中，包括如沉积介电层、蚀刻导孔和形成金属层)所采取的分开制程的组装对策是很没有效果的，这样只会导致制造流程所花费的资源重复地浪费。
发明内容
有鉴于此，本发明的目的是提供一种整合微机电装置及集成电路的制造流程的方法，能排除掉一个以上来自于制程中相关技术的限制与不利。
为了实现上述目的，本发明提供了一种形成微机电装置及集成电路的方法。包括：提供半导体基材包含第一区及第二区，其中，形成集成电路组件在第一区，形成第一绝缘层在半导体基材上，蚀刻第一绝缘层以形成第一介电层在第一区及与第一介电层间隔开的第二介电层在第二区。形成第二绝缘层覆盖于半导体基材、第一介电层及第二介电层，蚀刻第二绝缘层以露出第一介电层，形成第三绝缘层覆盖于半导体基材、第二绝缘层及第一介电层，蚀刻第三绝缘层以形成多个导孔，以及形成金属层于半导体基材上以填满上述导孔。
其中，第一绝缘层是由硼磷硅玻璃所形成。
其中，第一绝缘层厚度的范围实质上为6500～11000。
本发明还提供了一种整合微机电装置及集成电路的制造流程的方法，其中包括：形成集成电路装置在半导体基材上，形成硼磷硅玻璃层在半导体基材上，蚀刻硼磷硅玻璃层以形成第一介电层在半导体基材第一区和形成第二介电层在半导体基材第二区，其中，第二介电层跟第一介电层间隔开，形成第一个绝缘层覆盖于半导体基材、第一介电层及第二介电层，形成传导膜在第一绝缘层上，蚀刻第一绝缘层和传导膜以露出第一介电层，形成第二绝缘层覆盖于半导体基材、第一绝缘层及第一介电层，蚀刻第二绝缘层以形成多个导孔，以及形成金属层于半导体基材上以填满上述导孔。
本发明的有益效果是，针对微机电装置及集成电路的相同制造步骤，例如包括如沉积介电层、蚀刻导孔和形成金属层，本发明采取的一体的制程策略，能够有效提高制造流程所花费的资源利用率，从而降低成本。
附图说明
图1A到图1E是显示本发明实施例的制造流程剖面图；
图2是显示本发明实施例的微机电装置的制造流程剖面图。
其中，附图标记说明如下：
10-半导体基材
12-半导体基材第一区域
14-半导体基材第二区域
16-集成电路
18-NMOS晶体管
20-PMOS晶体管
22-区域性硅氧化合物
26-第二绝缘层
28-传导膜
30-第三绝缘层
32-第一介电层
34-第二介电层
36-导孔
38-金属层
40-保护层
42-微机电喷嘴
182-N+扩散区域其中一区
184-N+扩散区域其中一区
186-NMOS晶体管栅极
202-P+扩散区域其中一区
204-P+扩散区域其中一区
206-PMOS晶体管栅极
具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：
其中，图示相同或类似的部分以相同的符号代表。
本发明提供一种整合微机电装置及集成电路相同制程步骤的方法。图1A到图1E显示本发明实施例的制造流程剖面图。如图1A所示，本发明的方法开始于提供一半导体基材10，如硅基材或砷化镓(GaAs)基材。半导体基材10包括第一区域12代表集成电路装置和第二区域14代表微机电装置。
接下来，集成电路16形成在第一区域12上。集成电路16包括有CMOS或双极(bipolar)CMOS晶体管(未图示)。上述CMOS晶体管包括至少一个NMOS晶体管18和至少一个PMOS晶体管20。NMOS晶体管18包括N+扩散区域182、184、P型信道(未图标)和栅极186，其中，P型通道形成在N+扩散区域182及184中间。同样地，PMOS晶体管20包括P+扩散区域202、204、N型信道(未图标)和栅极206，其中，N型通道形成在P+扩散区域202及204中间。隔离结构22，如区域性硅氧化合物(LOCOS)，用以将NMOS晶体管18跟PMOS晶体管20的电性隔离开来。
第一绝缘层24形成于半导体基材10上。在本实施例上，第一绝缘层24由磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)所形成。在本实施例上，第一绝缘层24的厚度大于6500。在另一实施例上，第一绝缘层24的厚度小于11000。使用快速加热处理(RTP)以回火处理第一绝缘层24。
参照图1B，使用常见的微影术和蚀刻处理，可以蚀刻第一绝缘层24以形成第一介电层32在第一区12和第二介电层34在第二区14。第二介电层34跟第一介电层32互相间隔开，其中，第二介电层作为在第二区14中制造微机电装置要用到的牺牲层。
接着，第二绝缘层26是作为制造微机电装置要用到的结构层，第二介电层是形成于半导体基材10及介电层(32和34)上。在本实施例上，第二绝缘层26由氮硅化合物所形成的，如Si3N4。在另一实施例上，第二绝缘层26的厚度实质上是10000。
接下来，传导膜28被形成在第二绝缘层26之上。传导膜28是作为微机电装置的加热器。再本实施例上，传导膜28的厚度是大于3000，在另一实施例上，传导膜28的厚度是小于6500。
如图1C所示，用传统方式蚀刻第二绝缘层26和传导膜28以露出第一介电层32。
如图1D所示，用电浆辅助化学气相沉积(PECVD)形成第三绝缘层30于半导体基材上。第三绝缘层30是作为金属层跟介电层的连接面。在本实施例上，第三绝缘层30由硅氧化合物所形成，特别是二氧化硅。
如图1E所示，以传统技术蚀刻第三绝缘层30和第一介电层32以露出NMOS晶体管18的182、184及PMOS晶体管20的202、204在第一区12及传导膜28在第二区14以形成多个导孔36。金属层38如铜化铝(AlCu)是用来填满导孔36。露出NMOS晶体管18中182、184跟PMOS晶体管20中202、204的导孔36内的金属层38是用来做电性导通，也就是作为集成电路16的接触区。露出传导膜28的导孔36内的金属层38是用来做电性导通，也就是作为微机电装置的接触区。所以，最后金属层38会被传统技术蚀刻以形成传导传输线。
如图2所示，在半导体基材10上形成防护层40如玻璃。微机电喷嘴42是由传统技术形成。传统技术指的是如美国西瓦布鲁克(Silverbrook)专利字号6213589称为“平坦弯曲促动器墨水喷射打印机构”(Planar ThermoelasticBend Actuator Ink Jet Printing Mechanism)。接下来，部分第二介电层34是用传统微影术和蚀刻处理消除以置放微机电装置。在本实施例上，第二介电层34是完全地移除掉。
虽然本发明已以较佳实施例揭露如上，但是并非用以限定本发明，任何本技术领域的普通技术人员，在不脱离本发明的精神和范围内，所作出的等效结构变换，均包含在本发明的专利范围内。
Claims (18)
1.一种形成具有集成电路的微机电装置的方法，包括：
提供包含第一区域和第二区域的半导体基材；
形成集成电路组件于该第一区；
形成第一绝缘层于该半导体基材；
蚀刻该第一绝缘层以形成第一介电层于该第一区和与该第一介电层间隔开的第二介电层于该第二区；
形成第二绝缘层覆盖于该半导体基材、第一介电层及第二介电层；
蚀刻该第二绝缘层以露出该第一介电层；
形成第三绝缘层覆盖于该半导体基材、第二绝缘层和第一介电层；
蚀刻该第三绝缘层以形成多个导孔；
以及，形成金属层于该半导体基材上以填满该多个导孔。
2.如权利要求1所述的形成具有集成电路的微机电装置的方法，其特征在于，该第一绝缘层由硼磷硅玻璃所形成。
3.如权利要求1所述的形成具有集成电路的微机电装置的方法，其特征在于，用快速加热处理方式对该第一绝缘层进行回火。
4.如权利要求1所述的形成具有集成电路的微机电装置的方法，其特征在于，该第一绝缘层厚度的范围为6500～11000。
5.如权利要求1所述的形成具有集成电路的微机电装置的方法，其特征在于，在形成该第二绝缘层覆盖在该半导体基材、第一介电层和第二介电层上之后，还在该第二绝缘层上形成一传导膜。
6.如权利要求1所述的形成具有集成电路的微机电装置的方法，其特征在于，该第二绝缘层由氮化硅所形成。
7.如权利要求6所述的形成具有集成电路的微机电装置的方法，其特征在于，形成该第二绝缘层的厚度实质上为10000。
8.如权利要求1所述的形成具有集成电路的微机电装置的方法，其特征在于，该第三绝缘层由硅氧化合物所形成。
9.如权利要求1所述的形成具有集成电路的微机电装置的方法，其特征在于，在该集成电路上可以各形成至少一个的NMOS晶体管和PMOS晶体管。
10.如权利要求1所述的形成具有集成电路的微机电装置的方法，其特征在于，消除部份第二介电层。
11.一种整合微机电装置和集成电路制造流程的方法包括有：
形成集成电路装置在半导体基材上；
形成硼磷硅玻璃层在该半导体基材上；
蚀刻该硼磷硅玻璃层以形成第一介电层于该半导体基材第一区和形成第二介电层于该半导体基材第二区，其中，第二介电层跟第一介电层互相间隔开；
形成第一绝缘层覆盖于该半导体基材、第一介电层和第二介电层上；
形成传导膜于该第一绝缘层；
蚀刻该第一绝缘层和该传导膜以露出该第一介电层；
形成第二绝缘层覆盖于该半导体基材、第一绝缘层和第一介电层；
蚀刻该第二绝缘层以形成多个导孔；
以及，形成金属层于该半导体基材上以填满该多个导孔。
12.如权利要求11所述的整合微机电装置和集成电路制造流程的方法，其特征在于，使用快速加热处理方式回火处理该硼磷硅玻璃层。
13.如权利要求11所述的整合微机电装置和集成电路制造流程的方法，其特征在于，形成该硼磷硅玻璃层厚度范围实质上在6500～11000之间。
14.如权利要求11所述的整合微机电装置和集成电路制造流程的方法，其特征在于，该第一绝缘层由氮化硅所形成。
15.如权利要求14所述的整合微机电装置和集成电路制造流程的方法，其特征在于，形成该第一绝缘层厚度实质上为10000。
16.如权利要求14所述的整合微机电装置和集成电路制造流程的方法，其特征在于，该第二绝缘层由硅氧化合物所形成。
17.如权利要求11所述的整合微机电装置和集成电路制造流程的方法，其特征在于，需要至少一个NMOS晶体管和至少一个PMOS晶体管才能形成该集成电路。
18.如权利要求11所述的整合微机电装置和集成电路制造流程的方法，其特征在于，消除部份第二介电层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA031285511A CN1549331A (zh) | 2003-05-07 | 2003-05-07 | 整合微机电装置及集成电路的制造流程的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA031285511A CN1549331A (zh) | 2003-05-07 | 2003-05-07 | 整合微机电装置及集成电路的制造流程的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1549331A true CN1549331A (zh) | 2004-11-24 |
Family
ID=34322177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA031285511A Pending CN1549331A (zh) | 2003-05-07 | 2003-05-07 | 整合微机电装置及集成电路的制造流程的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1549331A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101987720A (zh) * | 2009-07-31 | 2011-03-23 | 旺宏电子股份有限公司 | 集成半导体元件的制造方法及其结构 |
| CN101827781B (zh) * | 2007-10-31 | 2012-05-30 | 富士通株式会社 | 微型可动元件以及微型可动元件阵列 |
-
2003
- 2003-05-07 CN CNA031285511A patent/CN1549331A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101827781B (zh) * | 2007-10-31 | 2012-05-30 | 富士通株式会社 | 微型可动元件以及微型可动元件阵列 |
| CN101987720A (zh) * | 2009-07-31 | 2011-03-23 | 旺宏电子股份有限公司 | 集成半导体元件的制造方法及其结构 |
| CN101987720B (zh) * | 2009-07-31 | 2012-07-04 | 旺宏电子股份有限公司 | 集成半导体元件的制造方法及其结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1167107C (zh) | 一种制造低介电常数中间层的集成电路结构的方法 | |
| CN1324676C (zh) | 到栅极的自对准接触 | |
| CN1144286C (zh) | 半导体器件及制造该半导体器件的方法 | |
| EP0496614A1 (en) | Method for forming contact hole in process of manufacturing semiconductor device | |
| CN1795552A (zh) | 制造一种多层互连结构的方法 | |
| CN1855431A (zh) | 制造半导体器件的方法 | |
| CN1790740A (zh) | 半导体器件及用于形成栅极结构的方法 | |
| CN1343372A (zh) | 自对准通道结构中的气隙电介质 | |
| CN1925154A (zh) | 金属－绝缘－金属结构的电容器、半导体装置及制造方法 | |
| WO2007068714A2 (en) | Method of making a contact in a semiconductor device | |
| CN1310339C (zh) | 薄膜晶体管及其生产方法 | |
| EP1655774B1 (en) | Method of manufacturing a MOSFET | |
| US6828680B2 (en) | Integrated circuit configuration using spacers as a diffusion barrier and method of producing such an integrated circuit configuration | |
| CN1549331A (zh) | 整合微机电装置及集成电路的制造流程的方法 | |
| CN1320609C (zh) | 半导体装置及其形成方法 | |
| EP2018662B1 (en) | Method of forming a contact metallization for a power mosfet and corresponding device | |
| CN1242457C (zh) | 形成凹陷式源极/漏极接面的半导体元件的方法 | |
| US6797534B1 (en) | Method of integrating the fabrication process for integrated circuits and MEM devices | |
| CN1286162C (zh) | 形成接触窗的方法 | |
| CN1450601A (zh) | 在绝缘体上硅材料基板上制作上接触插塞的方法 | |
| US20070077717A1 (en) | Method for forming transistor of semiconductor device | |
| CN101443889B (zh) | 功率金属氧化物半导体场效应晶体管触点金属化 | |
| US20020000667A1 (en) | Method of manufacturing an insulation film in a semiconductor device | |
| KR100412137B1 (ko) | 반도체 소자의 게이트 스페이서 형성방법 | |
| CN1171303C (zh) | 双金属镶嵌结构开口的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |