CN1144286C - 半导体器件及制造该半导体器件的方法 - Google Patents

半导体器件及制造该半导体器件的方法 Download PDF

Info

Publication number
CN1144286C
CN1144286C CNB991113691A CN99111369A CN1144286C CN 1144286 C CN1144286 C CN 1144286C CN B991113691 A CNB991113691 A CN B991113691A CN 99111369 A CN99111369 A CN 99111369A CN 1144286 C CN1144286 C CN 1144286C
Authority
CN
China
Prior art keywords
interlayer dielectric
photoresist
plasma
film
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991113691A
Other languages
English (en)
Other versions
CN1245350A (zh
Inventor
ʯɽТ��
横山孝司
ʸ������
宇佐美达矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1245350A publication Critical patent/CN1245350A/zh
Application granted granted Critical
Publication of CN1144286C publication Critical patent/CN1144286C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在基片上形成一层间绝缘膜，其中包含由具有Si-H键或Si-CH3键的化学式所表示的介电成分。接着，在该层间绝缘膜上形成一层光刻胶。然后把所述光刻胶构图成为接触孔的形状。此后，通过利用所述光刻胶作为掩膜对所述层间绝缘膜进行干法蚀刻。接着，除去所述光刻胶，并且使所述层间绝缘膜暴露于氮等离子体和氢等离子体下。

Description

半导体器件及制造该半导体器件的方法
技术特征
本发明涉及具有层间绝缘膜的半导体器件以及用于制造该半导体器件的方法，其中该半导体器件所要求的属性容易因氧等离子体处理而变坏。特别地，本发明涉及能够恢复属性变坏的半导体器件以及用于制造该半导体器件的方法。
背景技术
在大规模集成电路(LSI)中对信号高速处理的需求逐年增加。在LSI中处理信号的速度主要由其晶体管本身的工作速度和在布线中的信号传输延迟时间所决定的。大大地影响现有技术中处理信号的速度的晶体管的工作速度已经通过减小晶体管的尺寸而得到提高。
但是，在具有小于0.25μm的设计尺寸的LSI中，基于布线中的信号传输延迟的信号处理速度的降低变得显著。在具有四层布线层以上的多层布线结构的LSI器件中，这种影响很大。
因此，近年来作为用于改进布线中信号传输的延迟的方法，现在已经研究出利用具有较小介电常数的氢倍半硅氧烷(HSQ)膜或类似薄膜取代常规的硅氧化膜的层间绝缘膜。HSQ膜是具有某种化学结构的树脂膜，其中硅氧化膜的一部分Si-O键被Si-H键所代替。该膜被施加到基片上然后被加热和烧结，使其用作为层间绝缘膜。由于几乎全部HSQ膜按照与常规硅氧化膜相同的方法由Si-O键所构成，该HSQ膜具有低的介电常数和高达约500℃的热阻。
但是，当用HSQ膜用作为层间绝缘膜时，仍然具有在通常的光刻技术和蚀刻技术中用作为形成各种图案的剥除光刻胶的步骤中损坏HSQ膜的问题。
通常，在剥除光刻胶的步骤中，用氧等离子体进行处理，从而除去未被剥除的光刻胶的剩余物或者蚀刻的剩余物。因此，用具有包含单乙醇胺或类似物质的湿剥除溶液进行处理。当HSQ膜暴露于氧等离子体下时，其中的Si-H键断开并且产生Si-OH键。使得该膜包含水分。当HSQ膜用湿剥除溶液进行处理时，Si-H键断开，并且Si-OH键产生，这与用氧等离子体进行处理的方法相同。也就是说，在这些剥除步骤中，HSQ膜包含大量水分。结果，所不希望的是，其介电常数上升。如果HSQ膜包含大量水分，这会造成在通孔之间产生泄漏电流的问题。在通过CVD(化学汽相淀积)或溅射方法于通孔内嵌入的步骤中，在通孔中的嵌入过程由于除气而变得不充分。
下面描述用于制造现有技术中的半导体器件的过程。图1为示出在现有技术中的半导体器件制造过程的截面图。
首先在硅基片51上形成底层52。底层52包括底层元件，例如晶体管。接着，在底层52上有选择地形成阻挡金属层53。此后在阻挡金属层53上形成第一金属布线层54。在第一金属布线层54上形成防反射层55。接着，通过等离子体CVD在整个表面上形成第一硅氧化层57。接着，通过涂覆机器在第一硅氧化层57上形成HSQ膜58。该生成物在热板上进行暂时地烧结，随后在烧结炉中烧结。
在此时，为了避免Si-H键分解，通常把氮气或类似气体导入热板的周围，或导入烧结炉中使得HSQ膜不与氧或水发生反应。接着，通过等离子体CVD或类似方法在HSQ膜58上形成第二硅氧化膜59。然后，用构图后的光刻胶蚀刻在防反射层55上的硅氧化膜59和HSQ膜58。按这种方式，形成通孔。接着，通过用氧等离子体进行处理使光刻胶被剥除。该生成物进一步受到碱-湿溶液的剥除处理以除去蚀刻剩余物等。
如上文所述，此时在HSQ膜58上暴露于通孔处并受到氧等离子体处理的区域中的Si-H键由于氧等离子体处理和用湿溶液进行的剥除处理而变为Si-OH键。因此，在这些区域中产生具有增加的介电常数的受损部分58b。这些受损部分58b造成有害的通孔。
另外，有人提出一种方法，用该方法形成HSQ膜，然后用惰性气体(例如，氮气或氩气)从表面上对生成物进行处理，以提高HSQ膜的强度(日本专利申请公开第8-111458号)。
根据公开与上述公报中的现有技术的这种制造方法，HSQ膜的强度得到提高。因此，即使从形成为HSQ膜的下层的金属层向HSQ膜施加外力，也不易产生裂纹。但是，即使用现有技术中的方法也不可能抑制HSQ膜的介电常数上升。
发明内容
本发明的一个目的是提供一种半导体器件，使得可以减小由于氧等离子体处理或类似处理对层间绝缘膜的介电常数升高造成的影响；以及一种用于制造该半导体器件的方法。
根据本发明的一个方面，一种半导体器件可以包括半导体基片、形成于该半导体基片上的布线层、覆盖该布线层的氮化膜、以及形成于该氮化膜上的层间绝缘膜。该层间绝缘膜可以具有到达布线层的开孔并且包含有具有Si-H或Si-CH3键的化学式所表示的介电成分。
在本发明的这一方面中，布线层由氮化膜所覆盖。因此，即使在造成该半导体器件的工艺中，进行氟等离子体处理来降低由氧等离子体处理所升高的层间绝缘膜的介电常数，该布线层也与氟等离子体相隔离。因此，该布线层不受到氟等离子体的腐蚀，从而获得具有低的介电常数的层间绝缘膜。通过降低层间绝缘膜的介电常数。可以使半导体集成电路(例如，LSI)以高速进行工作。
氮化膜可以由氮化钛或氮化硅所构成。
根据本发明的一个方面，一种用于制造半导体器件的方法可以包括如下步骤：在半导体基片上形成包含由具有Si-H键或Si-CH3键的化学式所表示的介电成分的层间绝缘膜、在层间绝缘膜上形成光刻胶、对该光刻胶构图成为接触孔形状，通过利用该光刻胶作为掩膜进行层间绝缘膜的干法蚀刻、除去该光刻胶、并使层间绝缘膜暴露于氮等离子体和氢等离子体下。
使层间绝缘膜暴露于氮等离子体和氢等离子体下的步骤可以包括在半导体基片所分布的腔体内导入氮气和氢气的步骤，氢气体积与氮气体积之比可以为从2到80％。
根据本发明的另一个方面，一种用于制造半导体器件的方法可以包括如下步骤：在半导体基片上形成包含由具有Si-H键或Si-CH3键的化学式所表示的介电成分的层间绝缘膜、在层间绝缘膜上形成光刻胶、对该光刻胶构图成为接触孔形状，通过利用该光刻胶作为掩膜进行层间绝缘膜的干法蚀刻、除去该光刻胶、并使层间绝缘膜暴露于氮等离子体或六甲基二硅烷气体下。
根据本发明的另一个方面，一种用于制造半导体器件的方法可以包括如下步骤：在半导体基片上有选择地形成布线层、在整个表面上形成氮化膜、在该氮化膜上包含由具有Si-H键或Si-CH3键的化学式所表示的介电成分的层间绝缘膜、在层间绝缘膜上形成光刻胶、对该光刻胶构图成为具有在该布线层上的开孔的形状、通过利用该光刻胶作为掩膜进行层间绝缘膜的干法蚀刻、除去该光刻胶、并使层间绝缘膜暴露于氮等离子体下。
在用于本发明的方法中，即使层间绝缘膜的介电常数在除去该光刻胶时升高，该层间绝缘膜随后暴露于预定的等离子体或六甲基二硅烷气体下。因此，上升的介电常数可以充分地降低。结果，通过降低层间绝缘膜的介电常数，象LSI这样的半导体集成电路可以高速工作。
根据本发明，即使进行氟等离子体处理，以降低在制造该器件的工艺中由氧等离子体处理所升高的层间绝缘膜，该布线层也不暴露于氟等离子体下，并且不会受到腐蚀。
附图说明
图1为示出在现有技术中用于而造成半导体器件的方法的截面图。
图2为示出根据本发明第一实施例的半导体器件的截面图。
图3A至3E为按照步骤的次序示出用于制造根据本发明第一实施例的半导体器件的方法的截面图。
图4为示出根据本发明第二实施例的半导体器件的截面图。
图5A至5C为按照步骤的次序示出用于制造根据本发明第二实施例半导体器件的方法的截面图。
图6为示出采用包含Si3N4的防氟膜的一个实例的截面图。
图7为示出根据本发明第三实施例的半导体器件的截面图。
图8A至8E为按照步骤的次序示出用于制造根据本发明第三实施例半导体器件的方法的截面图。
具体实施方式
参照附图，在下文具体描述根据本发明的实施例的半导体器件。图2为示出根据本发明的第一实施例的半导体器件的截面图。
在本实施例中，底层2形成于硅基片1上。在底层2上有选择地形成阻挡金属层3。在阻挡金属层3上形成第一金属布线层4。在第一金属布线层4上形成防反射层5。在防反射层5上形成连接金属层6。
形成第一层间绝缘膜7以覆盖底层2的上表面，以及阻挡金属层3、金属布线层4和防反射层5的侧表面。第二层间绝缘膜8形成于第一层间绝缘膜7上，使其具有到达连接金属层6中部的厚度。第二层间绝缘膜8的电容率小于硅氧化膜的电容率。改变部分8a形成在第二层间绝缘膜8和连接金属层6之间的界面上。第三层间绝缘膜9形成在第二层间绝缘膜8上，使其具有高达连接金属层6的顶部的高度。第二金属布线层10形成在连接金属层6上，使其扩展到第三层间绝缘膜9的一部分上。
第一金属布线层4和第二金属布线层10由铝基布线材料构成，例如，含铜的铝合金或含硅和铜的铝合金。阻挡金属层3和防反射层5由Ti、TiN或TiW所构成。第一层间绝缘膜7和第三层间绝缘膜9由SiH4类等离子体SiO2；用Si(OC2H5)作为原材料的TEOS(四乙基正硅醛盐)类等离子体SiO2；SiH4类等离子体SiON；SiH4类等离子体SiN；含氟的等离子体SiOF；或类似材料所构成。第二层间绝缘膜8由氢一倍半硅氧烷(HSQ)或有机旋涂玻璃(SOG)所构成。几乎在第二层间绝缘膜8中的所有键都为Si-O键，但是几乎所有在修正部分8a中的所有键都为Si-H键和Si-N键。连接金属层6由钨、铝等构成，其阻挡金属层由TiN或Ti所构成。
下面将描述用于制造根据本发明第一实施例的半导体器件的方法。图3A至3E为按照其步骤顺序示出用于制造根据第一实施例的半导体器件的截面图。
如图3A所示，底层2首先形成在硅基片1上。底层2包括底层元件，如晶体管。接着，为了连接到底层元件，在该底层2上有选择地形成由TiN/Ti所构成的阻挡金属层3，使其具有30至200nm(纳米)的厚度。此后，通过溅射工艺在该阻挡金属层3上形成由铝或含铜的铝合金所构成的第一金属布线层4，使其具有300至800nm的厚度。另外，为了避免光刻中的反射现象，在第一金属布线层4上形成由TiN所构成的防反射层5，使其具有10至100nm的厚度。接着，通过等离子体CVD(化学汽相淀积)或类似方法，用相似的方式沿着图形在整个表面上形成由氧化硅或含氟的氧化硅所构成的第一层间绝缘膜7。膜7的厚度达20至100nm。随后形成的第二层间绝缘膜8与基片1之间的附着力由第一层间绝缘膜7而提高。其厚度最好尽可能地薄以减少整个层间绝缘膜的介电常数。
接着，在第一层间绝缘膜7上施加HSQ树脂膜，使其具有200至1000nm的厚度。为了暂时烧结，该生成物在氮气环境中，受到在例如100-150℃、150-250℃、以及250-300℃温度条件下的三步骤热处理，每步骤持续1-10分钟。受到暂时烧结的具有HSQ树脂膜的基片1被置入烧结炉中，然后在氮气环境下在350-500℃的温度下烧结1小时。按这种方式，形成第二层间绝缘膜8。
接着，如图3B所示，由氧化硅或类似材料所构成的第三层间绝缘膜9形成在第二层间绝缘膜8上，使其具有例如2000至15000nm的厚度。此后，一层构图的光刻胶9a形成在第三层间绝缘膜9上，使其具有约为1μm的厚度。光刻胶9a用于形成到达防反射层5的通孔。
接着，如图3C所示，该生成物在等离子体处理器的腔体内，在300-600W的输出功率以及100-400sccm(标准立方厘米/分)的氧气导入流速下受到氧等离子体处理，以剥除光刻胶9a。为了除去未被剥除的光刻胶9a的剩余物和蚀刻剩余物，用含乙醇胺或类似物质的湿剥除溶液对该生成物进行10-20分钟的湿剥除处理。通过氧等离子体处理和湿剥除处理，在暴露于第二层间绝缘膜8的通孔处的区域中的Si-H断开，并且产生Si-OH键而在这些区域中生成受损部分8b。
接着，基片1被导入等离子体处理器的腔体内，如图3D中所示，然后基片1同时暴露于氮等离子体和氢等离子体下。这些等离子体是通过把该腔体内的温度设置为50-300℃并用平行板型反应器、感应耦合射频等离子体(ICP)、喇叭状电子回旋共振(ECR)、微波发射源等，在500至1500W的输出功率下产生的。被导入腔体内的氮气和氧气的流速分别为100-1000sccm以及20-800sccm。氢气与氧气的掺合比最好设为2-80％。按这种方式，在受损部分8b处的Si-OH键被Si-N键或Si-H键所代替，使得该膜质量的损害得到恢复。因此，修正部分8a在受损部分8b形成的区域中产生。因此，HSQ膜表面的膜质量得到恢复。但是，如果氢气与氮气的掺合比小于2％，则容易产生整个氮化膜，使得HSQ膜的介电常数异常升高。另一方面，如果上述掺合比大于80％，则在主要由铝构成的第一布线层4上可能产生须状物等。因此，该掺合比最好为2-80％。
接着，如图3E所示，由钨、铝或类似金属所构成的连接金属层6通过CVD或溅射工艺嵌入到通孔内。第二布线层10有选择地形成在第三层间绝缘膜的一部分和连接金属层6上。
在如此制造的第一实施例中，通过使在剥除光刻胶9a的步骤中形成的受损部分8b同时受到氮等离子体处理和氢等离子体处理，形成使膜质量受损部分恢复的修正部分8a。按这种方式，可以避免包含HSQ膜的第二层间绝缘膜8中介电常数升高。这也可以避免在通孔中嵌入钨、铝或类似金属的质量下降，并且克服通孔之间电流泄漏的问题。
下面将描述本发明的第二实施例。图4是示出根据本发明第二实施例的半导体器件的截面图。
在本实施例中，底层(未示出)形成在硅基片11上。阻挡金属层13有选择地形成在底层上。第一金属布线层14形成在阻挡金属层13上。防反射层15形成第一金属层14上。
形成防氟层21以覆盖阻挡金属层13金属布线层14和防反射层15的侧面。连接金属层16形成在防反射层15的表面上，使得层面16具有从防氟层21的表面到达底层的区域。形成第一层间绝缘膜17以覆盖未被连接金属层16或类似层面所覆盖的防氟层21的侧面、底层的表面、以及防反射层15的一部分表面。第二层间绝缘膜18形成在第一层间绝缘膜17上，使其具有高达连接金属层16的中部的厚度。第二层间绝缘膜18的电容率小于硅氧化膜的电容率。一个修正部分18a形成在第二层间绝缘膜18和连接金属层16之间的界面上。第三层间绝缘膜19形成在第二层间绝缘膜18上，使其具有高达连接金属层16的上端的厚度。第二金属布线层20形成在连接金属层16上，使其扩展到第三层间绝缘膜19的一部分上。
第一金属布线层14和第二金属布线层20由铝基布线材料所构成，例如含铜的铝合金或含硅和铜的铝合金，阻挡金属层13和防反射层15例如由Ti、TiN和TiW所构成。第一层间绝缘膜17和第三层间绝缘膜19由SiH4类等离子体SiO2；用Si(OC2H5)作为原材料的TEOS类等离子体SiO2；SiH4类等离子体SiON；SiH4类等离子体SiN；含氟的等离子体SiOF；或者类似材料所构成。第二层间绝缘膜18由HSQ或有机旋涂玻璃(SOG)所构成。第二层间绝缘膜18的修正部分18a由具有Si-F键的氧化膜所构成。连接金属层16由钨、铝等构成。阻挡金属由TiN或Ti所构成。
下面将描述用于制造根据本发明第二实施例的半导体器件的方法。图5A至5C为按照其步骤顺序示出用于制造根据第二实施例的半导体器件的截面图。
如图5A所示，底层(未示出)首先形成在硅基片11上。底层包括底层元件，如晶体管。接着，为了连接到底层元件等类似部件上，在该底层2上有选择地形成阻挡金属层13。此后，在该阻挡金属层13上形成第一金属布线层14。另外，在第一金属布线层14上形成由TiN所构成的防反射层15，使其具有50nm或更厚的厚度。接着，通过CVD工艺在整个表面上形成防氟层21，使其具有50-100nm的厚度。
接着，如图5B所示，在各向异性、低压和高密度等离子体条件下蚀刻防氟层21，直到防反射层15露出。由于形成在第一金属布线层14的侧面上的区域或类似区域在此时不易被蚀去，防氟层21保留在这些区域上。这使得可以获得由TiN所构成的防氟层21和防反射层15覆盖第一布线层14的结构。
接着，如图5C所示，按照通常方法沿着该图案使第一层间绝缘膜17淀积在整个表面上。此后，把HSQ树脂膜施加到第一层间绝缘膜17上。按照与第一实施例相同的方法，使该生成物受到热处理以形成第二层间绝缘膜18。然后按照与第一实施例相同的方法，淀积上由氧化硅所构成的第三层间绝缘膜19，并且，用在布线和通孔之间产生裂缝的无边接触连接法形成该通孔。
在第二实施例中，用由TiN所构成的防氟层21覆盖第一布线层14；因此，即使采用无边接触连接法，第一布线层14以及类似的层面不会产生毛刺。相应地，即使在下一步骤中执行氟等离子体处理，也可以避免含铝的第一金属层14被氟所腐蚀。另外，在剥除光刻胶的步骤中形成在暴露于第二层间绝缘膜18的通孔处的区域上的受损部分受到氟等离子体处理。该处理使得从受损区域除去水分成为可能，并且在这些区域上形成修正部分18a。在氟等离子体处理中，基片被置入等离子体处理器的腔体内，然后以50-2000sccm(标准立方厘米/分)的流速导入氟气和氟碳气，如CH3F、C2F6等，以通过平行板型反应器、感应耦合射频等离子体(ICP)、喇叭状电子回旋共振(ECR)、微波等产生氟等离子体。
接着，按照与第一实施例相同的方法形成连接金属层16和第二布线层20。
在如此进行的第二实施例中，通过氟等离子体处理，在剥除光刻胶的步骤中形成的受损部分被恢复为具有少量水分和低介电常数的修正部分18a。在氟等离子体处理中，第一布线层14由防氟层21和防反射层15所覆盖；因此，氟等离子体不与布线层14相接触。因此，含铝的第一布线层14不被腐蚀。
作为防氟层，可以用Si3N4膜取代TiN膜。图6为示出使用含Si3N4的防氟层的一个实例。在使用Si3N4作为防氟层的情况下，形成防反射层15，然后通过CVD工艺在整个表面上形成防氟层21a，使其具有约为50nm的厚度。第二层间绝缘膜18形成在防氟层21a上而不形成第一层间绝缘膜。然后形成通孔。该生成物受到氟等离子体处理，然后进行腐蚀，以除去在形成通孔的区域内的防氟层21a。
下面描述本发明的第三实施例。图7为示出根据本发明第三实施例的半导体器件的截面图。
在该第三实施例中，底层32形成在硅基片31上。具有凹槽的第一等离子体TEOS氧化膜37形成在底层32上。HSQ膜38和第二等离子体TEOS氧化膜39形成在第一等离子体TEOS氧化膜37上，按照膜37、38和39的次序。每层膜38和39在与第一等离子体TEOS氧化膜37的凹槽相同的部位处具有凹槽。包含大量Si-CH3键的修正部分38a形成在接近HSQ膜38的凹槽附近。阻挡金属层33形成在这三层膜中的凹槽侧面和底面。铜布线层34嵌入在由阻挡金属层33所覆盖的区域中。
下面描述用于制造根据本发明第三实施例的半导体器件的方法。图8A至8E为按照步骤的次序示出用于制造根据第三实施例的半导体器件的方法。
如图8A所示，象晶体管这样的元件形成在硅基片31上以形成底层32。接着，第一等离子体TEOS氧化膜37形成在底层32上，使其具有约1000埃的厚度。然后，在第一等离子体TEOS氧化膜37上施加HSQ膜38，使其具有约500nm的厚度。该生成物在约200℃的热板上进行热处理，然后在烧结炉中，在约400℃的温度下烧结1个小时。在HSQ膜38上形成第二等离子体TEOS氧化膜39，使其具有约100nm的厚度。接着，在第二等离子体TEOS氧化膜39上形成光刻胶39a。然后，通过曝光和显影对光刻胶19a进行构图。用光刻胶19a作为掩膜，通过氟碳基气体对第二等离子体TEOS氧化膜39、HSQ膜38和第一等离子体TEOS氧化膜37相继进行构图，以形成凹槽。
接着，如图8B所示，利用氧气通过ICP抛光法除去光刻胶39a。接着该形成物受到湿剥除处理。在暴露于HSQ膜38的凹槽处的区域中的Si-H键易于被等离子体处理和剥除处理所断开，以产生具有吸湿能力的Si-OH键。按这种方式，在这些区域中产生受损部分38b。
接着，HSQ膜38在真空腔中暴露于六甲基二硅烷(在下文中简称为HMDS)下长达10分钟。HMDS由如下化学式1所表示：
(CH3)3-Si-NH-Si-(CH3)3  ……(1)
通过把HSQ膜38暴露于所述HMDS中，由如下化学方程式所表示的反应造成受损部分38b。
  ……(2)
该反应使几乎所有的Si-OH键变为Si-CH3键。因此，如图8C所示，修正部分38a在受损部分38b所在的区域中产生。
接着，如图8D所示，通过溅射工艺整个表面上形成TiN膜，使其具有50nm的厚度。以这种方法，阻挡金属层33形成在槽中。接着，通过CVD工艺在整个表面上形成厚度为750nm的Cu-CVD层，而保持用于形成阻挡金属层33的真空。因此，形成铜布线层34。
接着，如图8E所示，该生成物受到金属化学机械抛光(金属CMP)、使得阻挡金属层33和铜布线层34变得平整。
在如此产生的第三实施例中，作为包含Si-OH键区域的受损部分38B受到疏水处理，也就是说，暴露于HMDS下的处理；因此，Si-OH键变为Si-CH3键以产生修正部分38a。相应地，可以避免嵌入阻挡金属层33和铜布线层34中质量下降，并且避免HSQ膜38的介电常数升高。
在第三实施例中，HSQ膜38被用作为低介电常数膜，但是在使用有机SOG膜的情况下也可以获得相同的优点。当然，也可以使用包含Si-H键和/或Si-CH3键的其他膜。

Claims (14)

1.一种半导体器件，其特征在于，包括：
一半导体基片，
形成于所述半导体基片上的布线层，
覆盖所述布线层的氮化膜，以及
形成于所述氮化膜上的层间绝缘膜，所述层间绝缘膜具有到达所述布线层的开孔，并且包含由具有Si-H键的化学式所表示的介电成分，
其中所述开孔表面具有修正部分，所述修正是通过使所述层间绝缘膜暴露于氮等离子体和氢等离子体或氟等离子体或六甲基二甲烷气体中形成的。
2.根据权利要求1所述的半导体器件，其特征在于，所述氮化膜是从氮化钛膜和氮化硅膜的组中选择出来的一种。
3.一种半导体器件，其特征在于，包括
一半导体基片，
形成于所述半导体基片上的布线层，
覆盖所述布线层的氮化膜，以及
形成于所述氮化膜上的层间绝缘膜，所述层间绝缘膜具有到达所述布线层的开孔，并且包含由具有Si-CH3键的化学式所表示的介电成分，
其中所述开孔表面具有修正部分，所述修正是通过使所述层间绝缘膜暴露于氮等离子体和氢等离子体或氟等离子体或六甲基二甲烷气体中形成的。
4.根据权利要求2所述的半导体器件，其特征在于，所述氮化膜是从氮化钛膜和氮化硅膜的组中选择出来的一种。
5.一种用于制造半导体器件的方法，其特征在于，包括如下步骤：
在硅基片上形成一层间绝缘膜，其中包含由具有Si-H键的化学式所表示的介电成分，
在所述层间绝缘膜上形成光刻胶，
把所述光刻胶构图成为接触孔的形状，
通过利用所述光刻胶作为掩膜对所述层间绝缘膜进行干法蚀刻，
除去所述光刻胶，以及
使所述层间绝缘膜暴露于氮等离子体和氢等离子体下。
6.根据权利要求5所述的用于制造半导体器件的方法，其特征在于，使所述层间绝缘膜暴露于氮等离子体和氢等离子体下的步骤包括在所述半导体基片所放置的腔体内通入氮气和氢气的步骤，并且所述氢气的体积与所述氮气的体积之比为2-80％。
7.一种用于制造半导体器件的方法，其特征在于，包括如下步骤：
在硅基片上形成一层间绝缘膜，其中包含由具有Si-CH3键的化学式所表示的介电成分，
在所述层间绝缘膜上形成光刻胶，
把所述光刻胶构图成为接触孔的形状，
通过利用所述光刻胶作为掩膜对所述层间绝缘膜进行干法蚀刻，
除去所述光刻胶，以及
使所述层间绝缘膜暴露于氮等离子体和氢等离子体下。
8.根据权利要求7所述的用于制造半导体器件的方法，其特征在于，使所述层间绝缘膜暴露于氮等离子体和氢等离子体下的步骤包括在所述半导体基片所放置的腔体内通入氮气和氢气的步骤，并且所述氢气的体积与所述氮气的体积之比为2-80％。
9.一种用于制造半导体器件的方法，其特征在于，包括如下步骤：
在硅基片上形成防氟层或防反射层，在所述防氟层或防反射层上形成一层间绝缘膜，其中包含由具有Si-H键的化学式所表示的介电成分，
在所述层间绝缘膜上形成光刻胶，
把所述光刻胶构图成为接触孔的形状，
通过利用所述光刻胶作为掩膜对所述层间绝缘膜进行干法蚀刻，
除去所述光刻胶，以及
使所述层间绝缘膜暴露于氟等离子体下。
10.一种用于制造半导体器件的方法，其特征在于，包括如下步骤：
在硅基片上形成防氟层或防反射层，在所述防氟层或防反射层上形成一层间绝缘膜，其中包含由具有Si-CH3键的化学式所表示的介电成分，
在所述层间绝缘膜上形成光刻胶，
把所述光刻胶构图成为接触孔的形状，
通过利用所述光刻胶作为掩膜对所述层间绝缘膜进行干法蚀刻，
除去所述光刻胶，以及
使所述层间绝缘膜暴露于氟等离子体下。
11.一种用于制造半导体器件的方法，其特征在于，包括如下步骤：
在硅基片上形成一层间绝缘膜，其中包含由具有Si-H键的化学式所表示的介电成分，
在所述层间绝缘膜上形成光刻胶，
把所述光刻胶构图成为接触孔的形状，
通过利用所述光刻胶作为掩膜对所述层间绝缘膜进行干法蚀刻，
除去所述光刻胶，以及
使所述层间绝缘膜暴露于六甲基二硅烷气体中。
12.一种用于制造半导体器件的方法，其特征在于，包括如下步骤：
在硅基片上形成一层间绝缘膜，其中包含由具有Si-CH3键的化学式所表示的介电成分，
在所述层间绝缘膜上形成光刻胶，
把所述光刻胶构图成为接触孔的形状，
通过利用所述光刻胶作为掩膜对所述层间绝缘膜进行干法蚀刻，
除去所述光刻胶，以及
使所述层间绝缘膜暴露于六甲基二硅烷气体中。
13.一种用于制造半导体器件的方法，其特征在于，包括如下步骤：
有选择地在硅基片上形成一布线层，
在整个表面上形成一层氮膜，
在所述氮膜上形成一层间绝缘膜，其中包含由具有Si-H键的化学式所表示的介电成分，
在所述层间绝缘膜上形成光刻胶，
把所述光刻胶构图成为开孔的形状，
通过利用所述光刻胶作为掩膜对所述层间绝缘膜进行干法蚀刻，
除去所述光刻胶，以及
使所述层间绝缘膜暴露于氟等离子体下。
14.一种用于制造半导体器件的方法，其特征在于，包括如下步骤：
有选择地在硅基片上形成一布线层，
在整个表面上形成一层氮膜，
在所述氮膜上形成一层间绝缘膜，其中包含由具有Si-CH3键的化学式所表示的介电成分，
在所述层间绝缘膜上形成光刻胶，
把所述光刻胶构图成为开孔的形状，
通过利用所述光刻胶作为掩膜对所述层间绝缘膜进行干法蚀刻，
除去所述光刻胶，以及
使所述层间绝缘膜暴露于氟等离子体下。
CNB991113691A 1998-08-14 1999-08-10 半导体器件及制造该半导体器件的方法 Expired - Fee Related CN1144286C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22970898A JP3248492B2 (ja) 1998-08-14 1998-08-14 半導体装置及びその製造方法
JP229708/98 1998-08-14
JP229708/1998 1998-08-14

Publications (2)

Publication Number Publication Date
CN1245350A CN1245350A (zh) 2000-02-23
CN1144286C true CN1144286C (zh) 2004-03-31

Family

ID=16896464

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991113691A Expired - Fee Related CN1144286C (zh) 1998-08-14 1999-08-10 半导体器件及制造该半导体器件的方法

Country Status (4)

Country Link
US (2) US6255732B1 (zh)
JP (1) JP3248492B2 (zh)
KR (1) KR100358545B1 (zh)
CN (1) CN1144286C (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4368498B2 (ja) 2000-05-16 2009-11-18 Ｎｅｃエレクトロニクス株式会社 半導体装置、半導体ウェーハおよびこれらの製造方法
KR100797202B1 (ko) * 2000-06-23 2008-01-23 허니웰 인터내셔널 인코포레이티드 손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법
US6794311B2 (en) * 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
JP3917355B2 (ja) * 2000-09-21 2007-05-23 株式会社東芝 半導体装置およびその製造方法
US6528432B1 (en) * 2000-12-05 2003-03-04 Advanced Micro Devices, Inc. H2-or H2/N2-plasma treatment to prevent organic ILD degradation
JP2002203852A (ja) * 2001-01-05 2002-07-19 Mitsubishi Electric Corp 絶縁膜の形成方法及び絶縁膜
US6713382B1 (en) * 2001-01-31 2004-03-30 Advanced Micro Devices, Inc. Vapor treatment for repairing damage of low-k dielectric
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP4778660B2 (ja) * 2001-11-27 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6563221B1 (en) * 2002-02-21 2003-05-13 Advanced Micro Devices, Inc. Connection structures for integrated circuits and processes for their formation
WO2003077032A1 (en) * 2002-03-04 2003-09-18 Supercritical Systems Inc. Method of passivating of low dielectric materials in wafer processing
US7169540B2 (en) * 2002-04-12 2007-01-30 Tokyo Electron Limited Method of treatment of porous dielectric films to reduce damage during cleaning
JP4177993B2 (ja) 2002-04-18 2008-11-05 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US7105460B2 (en) 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
US6927178B2 (en) 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
JP4267994B2 (ja) * 2003-09-17 2009-05-27 東京エレクトロン株式会社 半導体装置の低誘電率絶縁膜形成方法および低誘電率絶縁膜形成制御方法
EP1670049A4 (en) 2003-09-17 2008-06-04 Tokyo Electron Ltd PREPARATION OF A LOW DIELECTRICITY CONSTANT INSULATION FILM
US7323411B1 (en) * 2003-09-26 2008-01-29 Cypress Semiconductor Corporation Method of selective tungsten deposition on a silicon surface
US7553769B2 (en) * 2003-10-10 2009-06-30 Tokyo Electron Limited Method for treating a dielectric film
KR100534102B1 (ko) * 2004-04-21 2005-12-06 삼성전자주식회사 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들
JP4503356B2 (ja) 2004-06-02 2010-07-14 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
US20060198008A1 (en) * 2005-03-07 2006-09-07 Micron Technology, Inc. Formation of micro lens by using flowable oxide deposition
US7789971B2 (en) 2005-05-13 2010-09-07 Tokyo Electron Limited Treatment of substrate using functionalizing agent in supercritical carbon dioxide
US8039049B2 (en) * 2005-09-30 2011-10-18 Tokyo Electron Limited Treatment of low dielectric constant films using a batch processing system
US20090079080A1 (en) * 2007-09-24 2009-03-26 Infineon Technologies Ag Semiconductor Device with Multi-Layer Metallization
GB0922647D0 (en) * 2009-12-24 2010-02-10 Aviza Technologies Ltd Methods of depositing SiO² films
US8871639B2 (en) 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
CN104810277B (zh) * 2014-01-26 2017-10-31 北大方正集团有限公司 一种晶圆表面平坦化工艺
KR102491577B1 (ko) * 2015-09-23 2023-01-25 삼성전자주식회사 유전 층을 갖는 반도체 소자 형성 방법 및 관련된 시스템
US11348849B2 (en) * 2017-11-14 2022-05-31 Mitsubishi Electric Corporation Semiconductor apparatus and method for manufacturing same
US11424185B2 (en) 2019-12-30 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766287A (ja) * 1993-08-23 1995-03-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2636715B2 (ja) 1993-12-17 1997-07-30 日本電気株式会社 半導体装置の製造方法
JPH07221085A (ja) 1994-02-07 1995-08-18 Oki Electric Ind Co Ltd 絶縁膜、その形成方法、その絶縁膜を用いた半導体素子および液晶ディスプレイ
JPH07231039A (ja) 1994-02-18 1995-08-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH08107144A (ja) 1994-10-06 1996-04-23 Fujitsu Ltd 半導体装置の製造方法
JP3363614B2 (ja) 1994-10-12 2003-01-08 三菱電機株式会社 半導体装置の製造方法
US5942802A (en) * 1995-10-09 1999-08-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of producing the same
JPH09116001A (ja) * 1995-10-16 1997-05-02 Nec Yamagata Ltd 半導体装置及びその製造方法
JP3123449B2 (ja) * 1996-11-01 2001-01-09 ヤマハ株式会社 多層配線形成法
JP3485425B2 (ja) 1996-11-18 2004-01-13 富士通株式会社 低誘電率絶縁膜の形成方法及びこの膜を用いた半導体装置
JPH10173047A (ja) * 1996-12-11 1998-06-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3226021B2 (ja) 1997-09-02 2001-11-05 日本電気株式会社 半導体装置の製造方法
KR100448245B1 (ko) * 1997-12-30 2004-11-16 주식회사 하이닉스반도체 반도체 소자의 금속배선간 절연막 형성방법
JP3250518B2 (ja) 1998-04-15 2002-01-28 日本電気株式会社 半導体装置及びその製造方法
US6245690B1 (en) * 1998-11-04 2001-06-12 Applied Materials, Inc. Method of improving moisture resistance of low dielectric constant films

Also Published As

Publication number Publication date
CN1245350A (zh) 2000-02-23
JP3248492B2 (ja) 2002-01-21
US20010019857A1 (en) 2001-09-06
US6255732B1 (en) 2001-07-03
US6479407B2 (en) 2002-11-12
JP2000058536A (ja) 2000-02-25
KR20000017275A (ko) 2000-03-25
KR100358545B1 (ko) 2002-10-25

Similar Documents

Publication Publication Date Title
CN1144286C (zh) 半导体器件及制造该半导体器件的方法
CN1222030C (zh) 制造具有碳化硅膜的半导体器件的方法
KR100364026B1 (ko) 층간 절연막 형성방법
CN100477106C (zh) 半导体器件制造方法
JP3974023B2 (ja) 半導体装置の製造方法
CN1234607A (zh) 形成沟槽隔离结构的方法
CN1518075A (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
CN1210799C (zh) 半导体器件及其制造方法
CN1278415C (zh) 具有多个布线层的半导体器件及其制造方法
JPH11204642A (ja) 半導体装置およびその製造方法
CN1577794A (zh) 镶嵌式金属内连线的制造方法及介电层的修复程序
US9698095B2 (en) Interconnect structure
CN101051621A (zh) 半导体装置的制造方法和半导体装置
CN101364565A (zh) 半导体器件的制造方法
CN1728375A (zh) 半导体装置及其制造方法
CN1126156C (zh) 半导体器件及其制造方法
CN1639859A (zh) 半导体装置的制造方法
JP2000188332A (ja) 半導体装置及びその製造方法
JP4955314B2 (ja) 多孔性シリコン酸化膜の製造方法
CN1208832C (zh) 半导体器件及其制造方法
US20080160782A1 (en) Method for forming insulating film
CN1532896A (zh) 半导体器件的制造方法
CN1205654C (zh) 一种修复低介电常数材料层的方法
CN1682367A (zh) 半导体装置的制造方法
CN1194393C (zh) 半导体器件制造工艺

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030807

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030807

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee