JPH07231039A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07231039A JPH07231039A JP2107594A JP2107594A JPH07231039A JP H07231039 A JPH07231039 A JP H07231039A JP 2107594 A JP2107594 A JP 2107594A JP 2107594 A JP2107594 A JP 2107594A JP H07231039 A JPH07231039 A JP H07231039A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- metal wiring
- opening
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 金属配線膜間を接続するホールを開口後ホー
ル側壁の絶縁膜からのガス放出を防止し、精度よく金属
配線膜を形成する半導体装置及びその製造方法を得る。 【構成】 金属配線膜間の接続するためのホールを開口
した後、プラズマ処理によって絶縁膜３の水分を除去し
側壁部に絶縁膜３のガス放出のない部分６を形成する。
これにより、絶縁膜３中の残留水分や未反応の水酸基
（ＯＨ）によるガス放出を防止でき、２層目金属配線膜
５を精度よく形成できる。
ル側壁の絶縁膜からのガス放出を防止し、精度よく金属
配線膜を形成する半導体装置及びその製造方法を得る。 【構成】 金属配線膜間の接続するためのホールを開口
した後、プラズマ処理によって絶縁膜３の水分を除去し
側壁部に絶縁膜３のガス放出のない部分６を形成する。
これにより、絶縁膜３中の残留水分や未反応の水酸基
（ＯＨ）によるガス放出を防止でき、２層目金属配線膜
５を精度よく形成できる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関し、特に、多層金属配線膜間の接続のため
の層間絶縁膜の形成技術に関するものである。
製造方法に関し、特に、多層金属配線膜間の接続のため
の層間絶縁膜の形成技術に関するものである。
【０００２】
【従来の技術】図４は従来の半導体装置の製造方法によ
り得られる半導体装置の断面図を示すもので、２層の電
極配線がなされた半導体装置の１層目電極配線より上部
の断面図を示す。図４おいて、１は１層目の電極配線
膜、２、４はＰ−ＣＶＤ法（Plasma ＣＶＤ、ＣＶＤ：C
hemical Vapor Deposition）によって成膜された絶縁
膜、３は回転塗布法によって成膜された酸化膜でなる絶
縁膜、５は２層目の電極配線膜である。また、１１は１
層目の電極配線膜１下の絶縁膜である。なお、この場
合、１層目と２層目の電極配線膜１と５はＡｌ合金膜で
なり、絶縁膜２と４はシリコン酸化膜でなり、絶縁膜３
はＳＯＧ（Spin on Glass）膜でなる。
り得られる半導体装置の断面図を示すもので、２層の電
極配線がなされた半導体装置の１層目電極配線より上部
の断面図を示す。図４おいて、１は１層目の電極配線
膜、２、４はＰ−ＣＶＤ法（Plasma ＣＶＤ、ＣＶＤ：C
hemical Vapor Deposition）によって成膜された絶縁
膜、３は回転塗布法によって成膜された酸化膜でなる絶
縁膜、５は２層目の電極配線膜である。また、１１は１
層目の電極配線膜１下の絶縁膜である。なお、この場
合、１層目と２層目の電極配線膜１と５はＡｌ合金膜で
なり、絶縁膜２と４はシリコン酸化膜でなり、絶縁膜３
はＳＯＧ（Spin on Glass）膜でなる。
【０００３】このような構成を備える半導体装置の製造
方法を図５を参照して説明する。まず、絶縁膜１１上に
１層目の電極配線膜１を形成した後、絶縁膜２をＰ−Ｃ
ＶＤ法によって成膜し、そのうえに、絶縁膜３を回転塗
布法にて成膜して表面を平坦化する。なお、絶縁膜３の
表面にはプラズマ処理が行われる。さらに、絶縁膜４を
Ｐ−ＣＶＤ法によって成膜する。次いで、その絶縁膜４
上にフォトレジストを全面塗布形成した後、所定の写真
製版処理（露光→現像）を行うことによりレジストパタ
ーン１０を得る（図５（ａ）参照）。
方法を図５を参照して説明する。まず、絶縁膜１１上に
１層目の電極配線膜１を形成した後、絶縁膜２をＰ−Ｃ
ＶＤ法によって成膜し、そのうえに、絶縁膜３を回転塗
布法にて成膜して表面を平坦化する。なお、絶縁膜３の
表面にはプラズマ処理が行われる。さらに、絶縁膜４を
Ｐ−ＣＶＤ法によって成膜する。次いで、その絶縁膜４
上にフォトレジストを全面塗布形成した後、所定の写真
製版処理（露光→現像）を行うことによりレジストパタ
ーン１０を得る（図５（ａ）参照）。
【０００４】次に、異方性の反応性イオンエッチング
（ＲＩＥ：Reactive Ion Etching）で処理することによ
り、レジストパターン１０をマスクとして下地の絶縁膜
２ないし４が選択的にエッチング除去され、パターン化
されたホールが形成される。そして、アッシング処理で
レジストを除去し、１層目と２層目の電極配線膜の接続
のためのホールを形成する（図５（ｂ）参照）。
（ＲＩＥ：Reactive Ion Etching）で処理することによ
り、レジストパターン１０をマスクとして下地の絶縁膜
２ないし４が選択的にエッチング除去され、パターン化
されたホールが形成される。そして、アッシング処理で
レジストを除去し、１層目と２層目の電極配線膜の接続
のためのホールを形成する（図５（ｂ）参照）。
【０００５】次に、スパッタ法で２層目の電極配線膜５
を形成する。このとき、図５（ｃ）に示すように、絶縁
膜３のプラズマ処理されていないホールの側壁部より、
スパッタ中に生じる熱によって、主に、絶縁膜３として
のＳＯＧ膜中に残留するＨ2Ｏ や未反応の水酸基（Ｏ
Ｈ）によるガス（Ｈ2Ｏ)９が発生し、このガス９が絶縁
膜３のプラズマ処理されていないホールの側壁部から放
出されることで、この絶縁膜３の側壁部での電極配線膜
５は形成されにくく、極端には、図４に示すように、絶
縁膜３の側壁部で電極配線膜５は断線する。
を形成する。このとき、図５（ｃ）に示すように、絶縁
膜３のプラズマ処理されていないホールの側壁部より、
スパッタ中に生じる熱によって、主に、絶縁膜３として
のＳＯＧ膜中に残留するＨ2Ｏ や未反応の水酸基（Ｏ
Ｈ）によるガス（Ｈ2Ｏ)９が発生し、このガス９が絶縁
膜３のプラズマ処理されていないホールの側壁部から放
出されることで、この絶縁膜３の側壁部での電極配線膜
５は形成されにくく、極端には、図４に示すように、絶
縁膜３の側壁部で電極配線膜５は断線する。
【０００６】
【発明が解決しようとする課題】従来の半導体装置の製
造方法は以上のようにしてなされるので、１層目と２層
目の電極配線膜１と５を接続するためのホールを形成し
た後、スパッタ法で２層目の電極配線膜５を形成する時
に、スパッタ中に生じる熱の影響によって発生する絶縁
膜３の主に水酸基（ＯＨ）によるガス９が絶縁膜３のプ
ラズマ処理されていないホールの側壁部から放出される
ことで、この絶縁膜３の側壁部での電極配線膜５が形成
されにくく、電気抵抗が高くなり、所望の電気特性が得
られないものとなる。また、極端な場合には、２層目の
電極配線膜５が全く形成されなく、絶縁膜３の側壁部で
部分的に断線を招き、欠陥を生じる原因となる等の問題
点があった。
造方法は以上のようにしてなされるので、１層目と２層
目の電極配線膜１と５を接続するためのホールを形成し
た後、スパッタ法で２層目の電極配線膜５を形成する時
に、スパッタ中に生じる熱の影響によって発生する絶縁
膜３の主に水酸基（ＯＨ）によるガス９が絶縁膜３のプ
ラズマ処理されていないホールの側壁部から放出される
ことで、この絶縁膜３の側壁部での電極配線膜５が形成
されにくく、電気抵抗が高くなり、所望の電気特性が得
られないものとなる。また、極端な場合には、２層目の
電極配線膜５が全く形成されなく、絶縁膜３の側壁部で
部分的に断線を招き、欠陥を生じる原因となる等の問題
点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、電極配線膜等を精度よく形成す
ることができるように層間絶縁膜を形成する半導体装置
及びその製造方法を得ることを目的とする。
ためになされたもので、電極配線膜等を精度よく形成す
ることができるように層間絶縁膜を形成する半導体装置
及びその製造方法を得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置の製造方法は、金属配線膜間の層間絶縁膜
を開口して、その開口部を介して金属配線膜間を電気的
に接続するようにした半導体装置の製造方法において、
上記層間絶縁膜の開口後、その開口部側壁にプラズマ処
理を行う工程を含み、該プラズマ処理後に金属配線膜を
形成することを特徴とするものである。
る半導体装置の製造方法は、金属配線膜間の層間絶縁膜
を開口して、その開口部を介して金属配線膜間を電気的
に接続するようにした半導体装置の製造方法において、
上記層間絶縁膜の開口後、その開口部側壁にプラズマ処
理を行う工程を含み、該プラズマ処理後に金属配線膜を
形成することを特徴とするものである。
【０００９】また、請求項２に係る半導体装置の製造方
法は、金属配線膜間の層間絶縁膜を開口して、その開口
部を介して金属配線膜間を電気的に接続するようにした
半導体装置の製造方法において、上記層間絶縁膜の開口
後、プラズマＣＶＤ酸化膜でなる絶縁膜を形成する工程
と、その絶縁膜をエッチングして開口部側壁のみ残しサ
イドウォールを形成する工程とを含み、サイドウォール
形成後に金属配線膜を形成することを特徴とするもので
ある。
法は、金属配線膜間の層間絶縁膜を開口して、その開口
部を介して金属配線膜間を電気的に接続するようにした
半導体装置の製造方法において、上記層間絶縁膜の開口
後、プラズマＣＶＤ酸化膜でなる絶縁膜を形成する工程
と、その絶縁膜をエッチングして開口部側壁のみ残しサ
イドウォールを形成する工程とを含み、サイドウォール
形成後に金属配線膜を形成することを特徴とするもので
ある。
【００１０】さらに、請求項３に係る半導体装置は、第
１の金属配線膜と、この第１の金属配線膜上に設けられ
た複数層の絶縁膜と、この絶縁膜に形成された開口部
と、この開口部を介して上記第１の金属配線膜と電気的
に接続される第２の金属配線膜とを有し、上記第２の金
属配線膜は上記開口部に形成されたサイドウォール内壁
に形成されることを特徴とするものである。
１の金属配線膜と、この第１の金属配線膜上に設けられ
た複数層の絶縁膜と、この絶縁膜に形成された開口部
と、この開口部を介して上記第１の金属配線膜と電気的
に接続される第２の金属配線膜とを有し、上記第２の金
属配線膜は上記開口部に形成されたサイドウォール内壁
に形成されることを特徴とするものである。
【００１１】
【作用】この発明の請求項１に係る半導体装置の製造方
法においては、層間絶縁膜の開口部側壁にプラズマ処理
を行うことによって、絶縁膜中の水分を除去し、絶縁膜
をガス放出のない膜にして、金属配線膜間の電気的接続
の際に断線等を招くことを防ぎ、電気的特性に対する悪
影響がなくなる。
法においては、層間絶縁膜の開口部側壁にプラズマ処理
を行うことによって、絶縁膜中の水分を除去し、絶縁膜
をガス放出のない膜にして、金属配線膜間の電気的接続
の際に断線等を招くことを防ぎ、電気的特性に対する悪
影響がなくなる。
【００１２】また、請求項２に係る半導体装置の製造方
法においては、層間絶縁膜の開口後、プラズマＣＶＤ酸
化膜でなる絶縁膜を形成し、その絶縁膜をエッチングし
て開口部側壁のみ残しサイドウォールを形成することに
よって、層間絶縁膜からの水分によるガス放出を防止し
て、金属配線膜間の電気的接続の際に断線等を招くこと
を防ぎ、電気的特性に対する悪影響がなくなる。
法においては、層間絶縁膜の開口後、プラズマＣＶＤ酸
化膜でなる絶縁膜を形成し、その絶縁膜をエッチングし
て開口部側壁のみ残しサイドウォールを形成することに
よって、層間絶縁膜からの水分によるガス放出を防止し
て、金属配線膜間の電気的接続の際に断線等を招くこと
を防ぎ、電気的特性に対する悪影響がなくなる。
【００１３】さらに、請求項３に係る半導体装置におい
ては、第１の金属配線膜と、この第１の金属配線膜上に
設けられた複数層の絶縁膜と、この絶縁膜に形成された
開口部と、この開口部を介して上記第１の金属配線膜と
電気的に接続される第２の金属配線膜とを有し、上記第
２の金属配線膜が上記開口部に形成されたサイドウォー
ル内壁に形成されることによって、金属配線膜間の電気
的接続の際に断線等を招くことを防ぎ、電気的特性に対
する悪影響がなくなる。
ては、第１の金属配線膜と、この第１の金属配線膜上に
設けられた複数層の絶縁膜と、この絶縁膜に形成された
開口部と、この開口部を介して上記第１の金属配線膜と
電気的に接続される第２の金属配線膜とを有し、上記第
２の金属配線膜が上記開口部に形成されたサイドウォー
ル内壁に形成されることによって、金属配線膜間の電気
的接続の際に断線等を招くことを防ぎ、電気的特性に対
する悪影響がなくなる。
【００１４】
実施例１．以下、この発明の実施例１を図について説明
する。図１は実施例１に係る半導体装置の製造方法によ
り得られた半導体装置の断面図を示すもので、２層の電
極配線がなされた半導体装置の１層目電極配線より上部
の断面図を示す。図１において、図４に示す従来例と同
一符号は同一部分を示し、１は１層目の電極配線膜、
２、４はＰ−ＣＶＤ法（Plasma ＣＶＤ、ＣＶＤ：Chemi
cal Vapor Deposition） によって成膜された絶縁膜、
３は回転塗布法によって成膜された絶縁膜、５は２層目
の電極配線膜である。また、１１は１層目の電極配線膜
１下の絶縁膜である。なお、この場合、１層目と２層目
の電極配線膜１と５はＡｌ合金膜でなり、絶縁膜２と４
はシリコン酸化膜でなり、絶縁膜３はＳＯＧ（Spin on
Glass）膜でなる。また、新たな構成としての符号６は
プラズマ処理された絶縁膜３のホール側壁部を示してい
る。
する。図１は実施例１に係る半導体装置の製造方法によ
り得られた半導体装置の断面図を示すもので、２層の電
極配線がなされた半導体装置の１層目電極配線より上部
の断面図を示す。図１において、図４に示す従来例と同
一符号は同一部分を示し、１は１層目の電極配線膜、
２、４はＰ−ＣＶＤ法（Plasma ＣＶＤ、ＣＶＤ：Chemi
cal Vapor Deposition） によって成膜された絶縁膜、
３は回転塗布法によって成膜された絶縁膜、５は２層目
の電極配線膜である。また、１１は１層目の電極配線膜
１下の絶縁膜である。なお、この場合、１層目と２層目
の電極配線膜１と５はＡｌ合金膜でなり、絶縁膜２と４
はシリコン酸化膜でなり、絶縁膜３はＳＯＧ（Spin on
Glass）膜でなる。また、新たな構成としての符号６は
プラズマ処理された絶縁膜３のホール側壁部を示してい
る。
【００１５】このような構成を備える半導体装置の製造
方法を図２を参照して説明する。まず、従来例と同様に
して、１層目と２層目の電極配線膜の接続のためのホー
ル（開口部）を形成する。すなわち、絶縁膜１１上に１
層目の電極配線膜１を形成した後、絶縁膜２をＰ−ＣＶ
Ｄ法によって成膜し、そのうえに、絶縁膜３を回転塗布
法にて成膜して表面を平坦化する。なお、絶縁膜３の表
面にはプラズマ処理が行われる。さらに、絶縁膜４をＰ
−ＣＶＤ法によって成膜する。次いで、その絶縁膜４上
にフォトレジストを全面塗布形成した後、所定の写真製
版処理（露光→現像）を行うことによりレジストパター
ンを得、次に、異方性の反応性イオンエッチング（ＲＩ
Ｅ：Reactive Ion Etching）で処理することにより、レ
ジストパターンをマスクとして下地の絶縁膜２ないし４
を選択的にエッチング除去し、パターン化されたホール
を形成する。そして、アッシング処理でレジストを除去
し、１層目と２層目の電極配線膜の接続のためのホール
を形成する（図２（ａ）参照）。
方法を図２を参照して説明する。まず、従来例と同様に
して、１層目と２層目の電極配線膜の接続のためのホー
ル（開口部）を形成する。すなわち、絶縁膜１１上に１
層目の電極配線膜１を形成した後、絶縁膜２をＰ−ＣＶ
Ｄ法によって成膜し、そのうえに、絶縁膜３を回転塗布
法にて成膜して表面を平坦化する。なお、絶縁膜３の表
面にはプラズマ処理が行われる。さらに、絶縁膜４をＰ
−ＣＶＤ法によって成膜する。次いで、その絶縁膜４上
にフォトレジストを全面塗布形成した後、所定の写真製
版処理（露光→現像）を行うことによりレジストパター
ンを得、次に、異方性の反応性イオンエッチング（ＲＩ
Ｅ：Reactive Ion Etching）で処理することにより、レ
ジストパターンをマスクとして下地の絶縁膜２ないし４
を選択的にエッチング除去し、パターン化されたホール
を形成する。そして、アッシング処理でレジストを除去
し、１層目と２層目の電極配線膜の接続のためのホール
を形成する（図２（ａ）参照）。
【００１６】次に、形成したホールに対してＮ2 プラズ
マ処理を行う。プラズマ状態のＮ2ガス７の持つプラズ
マエネルギーが効果的にホール側壁に露出する絶縁膜３
にアタックすることによって、プラズマ処理された絶縁
膜３のホール側壁部６で水分が除去される（図２
（ｂ））。次に、２層目の電極配線膜５をスパッタ法で
形成する。このとき、絶縁膜３のホール側壁部における
ガス放出がないため、電極配線膜５を断線なく形成でき
る（図２（ｃ））。
マ処理を行う。プラズマ状態のＮ2ガス７の持つプラズ
マエネルギーが効果的にホール側壁に露出する絶縁膜３
にアタックすることによって、プラズマ処理された絶縁
膜３のホール側壁部６で水分が除去される（図２
（ｂ））。次に、２層目の電極配線膜５をスパッタ法で
形成する。このとき、絶縁膜３のホール側壁部における
ガス放出がないため、電極配線膜５を断線なく形成でき
る（図２（ｃ））。
【００１７】なお、上述した実施例１の説明において、
プラズマ処理のガスとして、Ｎ2 を用いたが、プラズマ
状態にできるガスであればプラズマエネルギーの効果が
あるので、Ｏ2，Ｏ3等のガスによるプラズマ処理を用い
てもよい。
プラズマ処理のガスとして、Ｎ2 を用いたが、プラズマ
状態にできるガスであればプラズマエネルギーの効果が
あるので、Ｏ2，Ｏ3等のガスによるプラズマ処理を用い
てもよい。
【００１８】従って、上記実施例１によれば、ホール側
壁に露出する絶縁膜３にプラズマ処理を行うことによっ
て、絶縁膜３中の水分を除去し、絶縁膜３をガス放出の
ない膜にして、電極配線膜５を断線なく形成でき、電気
的特性に対する悪影響がなくなる。
壁に露出する絶縁膜３にプラズマ処理を行うことによっ
て、絶縁膜３中の水分を除去し、絶縁膜３をガス放出の
ない膜にして、電極配線膜５を断線なく形成でき、電気
的特性に対する悪影響がなくなる。
【００１９】実施例２．次に、図３は実施例２に係る半
導体装置の製造方法を説明するための工程図を示すもの
である。図３において、１ないし５および１１は図１と
図２に示す実施例１と同様な構成を示し、その説明は省
略する。新たな符号として、８はホール側壁部にサイド
ウォールを形成するためのプラズマＣＶＤ酸化膜で、例
えばＰ−ＳｉＯ膜（プラズマ酸化珪素膜）でなる。
導体装置の製造方法を説明するための工程図を示すもの
である。図３において、１ないし５および１１は図１と
図２に示す実施例１と同様な構成を示し、その説明は省
略する。新たな符号として、８はホール側壁部にサイド
ウォールを形成するためのプラズマＣＶＤ酸化膜で、例
えばＰ−ＳｉＯ膜（プラズマ酸化珪素膜）でなる。
【００２０】以下、実施例２に係る半導体装置の製造方
法を図３を参照して説明する。まず、実施例１と同様に
して、１層目と２層目の電極配線膜の接続のためのホー
ルを形成する。すなわち、絶縁膜１１上に１層目の電極
配線膜１を形成した後、絶縁膜２をＰ−ＣＶＤ法によっ
て成膜し、そのうえに、絶縁膜３を回転塗布法にて成膜
して表面を平坦化する。なお、絶縁膜３の表面にはプラ
ズマ処理が行われる。さらに、絶縁膜４をＰ−ＣＶＤ法
によって成膜する。次いで、その絶縁膜４上にフォトレ
ジストを全面塗布形成した後、所定の写真製版処理（露
光→現像）を行うことによりレジストパターンを得、次
に、異方性の反応性イオンエッチング（ＲＩＥ：Reacti
ve Ion Etching）で処理することにより、レジストパタ
ーンをマスクとして下地の絶縁膜２ないし４を選択的に
エッチング除去し、パターン化されたホールを形成す
る。そして、アッシング処理でレジストを除去し、１層
目と２層目の電極配線膜の接続のためのホールを形成す
る（図３（ａ）参照）。
法を図３を参照して説明する。まず、実施例１と同様に
して、１層目と２層目の電極配線膜の接続のためのホー
ルを形成する。すなわち、絶縁膜１１上に１層目の電極
配線膜１を形成した後、絶縁膜２をＰ−ＣＶＤ法によっ
て成膜し、そのうえに、絶縁膜３を回転塗布法にて成膜
して表面を平坦化する。なお、絶縁膜３の表面にはプラ
ズマ処理が行われる。さらに、絶縁膜４をＰ−ＣＶＤ法
によって成膜する。次いで、その絶縁膜４上にフォトレ
ジストを全面塗布形成した後、所定の写真製版処理（露
光→現像）を行うことによりレジストパターンを得、次
に、異方性の反応性イオンエッチング（ＲＩＥ：Reacti
ve Ion Etching）で処理することにより、レジストパタ
ーンをマスクとして下地の絶縁膜２ないし４を選択的に
エッチング除去し、パターン化されたホールを形成す
る。そして、アッシング処理でレジストを除去し、１層
目と２層目の電極配線膜の接続のためのホールを形成す
る（図３（ａ）参照）。
【００２１】次に、ホール及び絶縁膜４全面に、プラズ
マＣＶＤ酸化膜としてのＰ−ＳｉＯ膜８を成膜する（図
３（ｂ）参照）。Ｐ−ＳｉＯ膜８は、絶縁膜３と比べ膜
中の水分量は少なく、ガス放出もほとんどない。そし
て、このＰ−ＳｉＯ膜８をエッチバックし、ホール側壁
部にサイドウォールを形成する（図３（ｃ））。このサ
イドウォール形成時に、上記Ｐ−ＳｉＯ膜８の成膜は、
プラズマＣＶＤ法によって低温で膜が堆積されるので、
絶縁膜３からのガス放出の影響を受けることなくサイド
ウォールを形成することができる。その後、２層目の電
極配線膜５をスパッタ法で形成する。このとき、スパッ
タ中に熱が発生するが、Ｐ−ＳｉＯ膜８のサイドウォー
ルが、絶縁膜３への熱伝達を防ぎ、仮にスパッタ中の熱
が絶縁膜３に伝達し絶縁膜３中に一時的にガスが発生し
たとしても微々たるもので、上記Ｐ−ＳｉＯ膜８のサイ
ドウォールによって絶縁膜３からのガス放出９が塞がれ
て、発生したガスはスパッタ工程を経た後冷却されて元
の水分の状態に戻る。従って、上記Ｐ−ＳｉＯ膜８のサ
イドウォールにより電極配線膜５を断線なく形成でき
る。
マＣＶＤ酸化膜としてのＰ−ＳｉＯ膜８を成膜する（図
３（ｂ）参照）。Ｐ−ＳｉＯ膜８は、絶縁膜３と比べ膜
中の水分量は少なく、ガス放出もほとんどない。そし
て、このＰ−ＳｉＯ膜８をエッチバックし、ホール側壁
部にサイドウォールを形成する（図３（ｃ））。このサ
イドウォール形成時に、上記Ｐ−ＳｉＯ膜８の成膜は、
プラズマＣＶＤ法によって低温で膜が堆積されるので、
絶縁膜３からのガス放出の影響を受けることなくサイド
ウォールを形成することができる。その後、２層目の電
極配線膜５をスパッタ法で形成する。このとき、スパッ
タ中に熱が発生するが、Ｐ−ＳｉＯ膜８のサイドウォー
ルが、絶縁膜３への熱伝達を防ぎ、仮にスパッタ中の熱
が絶縁膜３に伝達し絶縁膜３中に一時的にガスが発生し
たとしても微々たるもので、上記Ｐ−ＳｉＯ膜８のサイ
ドウォールによって絶縁膜３からのガス放出９が塞がれ
て、発生したガスはスパッタ工程を経た後冷却されて元
の水分の状態に戻る。従って、上記Ｐ−ＳｉＯ膜８のサ
イドウォールにより電極配線膜５を断線なく形成でき
る。
【００２２】なお、上記実施例２の説明においては、サ
イドウォール形成するプラズマＣＶＤ酸化膜としてＰ−
ＳｉＯ膜８としたが、膜中の水分量のきわめて少ない物
質であればよく、例えばＳｉＯ2，Ｐ−ＳｉＮ等の膜で
もよい。
イドウォール形成するプラズマＣＶＤ酸化膜としてＰ−
ＳｉＯ膜８としたが、膜中の水分量のきわめて少ない物
質であればよく、例えばＳｉＯ2，Ｐ−ＳｉＮ等の膜で
もよい。
【００２３】従って、上記実施例２によれば、ホールの
形成後、ホール及び絶縁膜４全面に、プラズマＣＶＤ酸
化膜としてのＰ−ＳｉＯ膜８でなる絶縁膜を成膜し、そ
の絶縁膜をエッチングして開口部側壁のみ残しサイドウ
ォールを形成することによってスパッタ時の熱遮断を行
い絶縁膜３におけるガスの発生を防ぐと共に、仮に発生
したとしてもそのガス放出９をＰ−ＳｉＯ膜８のサイド
ウォールにより防止できるため、電極配線膜５を断線な
く形成でき、電気的特性に対する悪影響がなくなる。
形成後、ホール及び絶縁膜４全面に、プラズマＣＶＤ酸
化膜としてのＰ−ＳｉＯ膜８でなる絶縁膜を成膜し、そ
の絶縁膜をエッチングして開口部側壁のみ残しサイドウ
ォールを形成することによってスパッタ時の熱遮断を行
い絶縁膜３におけるガスの発生を防ぐと共に、仮に発生
したとしてもそのガス放出９をＰ−ＳｉＯ膜８のサイド
ウォールにより防止できるため、電極配線膜５を断線な
く形成でき、電気的特性に対する悪影響がなくなる。
【００２４】
【発明の効果】以上のように、この発明の請求項１によ
れば、層間絶縁膜の開口部側壁にプラズマ処理を行うこ
とによって、酸化膜でなる絶縁膜中の水分を除去し、絶
縁膜をガス放出のない膜にして、金属配線膜間の電気的
接続の際に断線等を招くことを防ぎ、電気的特性に対す
る悪影響を及ぼすことのない層間絶縁膜を形成すること
ができるという効果を奏する。
れば、層間絶縁膜の開口部側壁にプラズマ処理を行うこ
とによって、酸化膜でなる絶縁膜中の水分を除去し、絶
縁膜をガス放出のない膜にして、金属配線膜間の電気的
接続の際に断線等を招くことを防ぎ、電気的特性に対す
る悪影響を及ぼすことのない層間絶縁膜を形成すること
ができるという効果を奏する。
【００２５】また、請求項２によれば、層間絶縁膜の開
口後、プラズマＣＶＤ酸化膜でなる絶縁膜を形成し、そ
の絶縁膜をエッチングして開口部側壁のみ残しサイドウ
ォールを形成することによって、層間絶縁膜からの水分
によるガス放出を防止して、金属配線膜間の電気的接続
の際に断線等を招くことを防ぎ、電気的特性に対する悪
影響を及ぼすことのない層間絶縁膜を形成することがで
きるという効果を奏する。
口後、プラズマＣＶＤ酸化膜でなる絶縁膜を形成し、そ
の絶縁膜をエッチングして開口部側壁のみ残しサイドウ
ォールを形成することによって、層間絶縁膜からの水分
によるガス放出を防止して、金属配線膜間の電気的接続
の際に断線等を招くことを防ぎ、電気的特性に対する悪
影響を及ぼすことのない層間絶縁膜を形成することがで
きるという効果を奏する。
【００２６】さらに、請求項３によれば、第１の金属配
線膜と、この第１の金属配線膜上に設けられた複数層の
絶縁膜と、この絶縁膜に形成された開口部と、この開口
部を介して上記第１の金属配線膜と電気的に接続される
第２の金属配線膜とを有し、上記第２の金属配線膜が上
記開口部に形成されたサイドウォール内壁に形成される
ことによって、金属配線膜間の電気的接続の際に断線等
を招くことを防ぎ、電気的特性に対する悪影響がなくな
る半導体装置が得られるという効果を奏する。
線膜と、この第１の金属配線膜上に設けられた複数層の
絶縁膜と、この絶縁膜に形成された開口部と、この開口
部を介して上記第１の金属配線膜と電気的に接続される
第２の金属配線膜とを有し、上記第２の金属配線膜が上
記開口部に形成されたサイドウォール内壁に形成される
ことによって、金属配線膜間の電気的接続の際に断線等
を招くことを防ぎ、電気的特性に対する悪影響がなくな
る半導体装置が得られるという効果を奏する。
【図１】この発明の実施例１による半導体装置を示すも
ので、１層目と２層目の電極配線接続のためのホール形
成後の層間絶縁膜の部分断面図である。
ので、１層目と２層目の電極配線接続のためのホール形
成後の層間絶縁膜の部分断面図である。
【図２】この発明の実施例１に係る半導体装置の製造方
法を説明するための工程図である。
法を説明するための工程図である。
【図３】この発明の実施例２に係る半導体装置の製造方
法を説明するための工程図である。
法を説明するための工程図である。
【図４】従来例による半導体装置を示すもので、１層目
と２層目の電極配線接続のためのホール形成後の層間絶
縁膜の部分断面図である。
と２層目の電極配線接続のためのホール形成後の層間絶
縁膜の部分断面図である。
【図５】従来例に係る半導体装置の製造方法を説明する
ための工程図である。
ための工程図である。
１ １層目電極配線膜 ２ 絶縁膜 ３ 絶縁膜 ４ 絶縁膜 ５ ２層目電極配線膜 ６ プラズマ処理された絶縁膜３のホール側壁部 ７ プラズマ化されたガス（Ｎ2 ） ８ 絶縁膜 ９ シリコン樹脂膜により放出されるガス（Ｈ2Ｏ） １０ レジスト １１ １層目電極配線膜下の絶縁膜
Claims (3)
- 【請求項１】 金属配線膜間の層間絶縁膜を開口して、
その開口部を介して金属配線膜間を電気的に接続するよ
うにした半導体装置の製造方法において、上記層間絶縁
膜の開口後、その開口部側壁にプラズマ処理を行う工程
を含み、該プラズマ処理後に金属配線膜を形成すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 金属配線膜間の層間絶縁膜を開口して、
その開口部を介して金属配線膜間を電気的に接続するよ
うにした半導体装置の製造方法において、上記層間絶縁
膜の開口後、プラズマＣＶＤ酸化膜でなる絶縁膜を形成
する工程と、その絶縁膜をエッチングして開口部側壁の
み残しサイドウォールを形成する工程とを含み、サイド
ウォール形成後に金属配線膜を形成することを特徴とす
る半導体装置の製造方法。 - 【請求項３】 第１の金属配線膜と、この第１の金属配
線膜上に設けられた複数層の絶縁膜と、この絶縁膜に形
成された開口部と、この開口部を介して上記第１の金属
配線膜と電気的に接続される第２の金属配線膜とを有
し、上記第２の金属配線膜は上記開口部に形成されたサ
イドウォール内壁に形成されることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2107594A JPH07231039A (ja) | 1994-02-18 | 1994-02-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2107594A JPH07231039A (ja) | 1994-02-18 | 1994-02-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07231039A true JPH07231039A (ja) | 1995-08-29 |
Family
ID=12044779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2107594A Pending JPH07231039A (ja) | 1994-02-18 | 1994-02-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07231039A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255732B1 (en) | 1998-08-14 | 2001-07-03 | Nec Corporation | Semiconductor device and process for producing the same |
-
1994
- 1994-02-18 JP JP2107594A patent/JPH07231039A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255732B1 (en) | 1998-08-14 | 2001-07-03 | Nec Corporation | Semiconductor device and process for producing the same |
| US6479407B2 (en) * | 1998-08-14 | 2002-11-12 | Nec Corporation | Semiconductor device and process for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0082515B1 (en) | Method for forming coplanar conductor/insulator films | |
| JP4557479B2 (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| US20070134917A1 (en) | Partial-via-first dual-damascene process with tri-layer resist approach | |
| KR101103922B1 (ko) | 비아-우선 듀얼 다마신 인터커넥트를 형성하는 구조 충전 방법 | |
| JPH04229627A (ja) | 電気中継部構造およびその形成方法 | |
| US6187666B1 (en) | CVD plasma process to fill contact hole in damascene process | |
| EP0370935B1 (en) | Method of forming conductive lines and studs | |
| JP2502805B2 (ja) | コンタクトホ−ル形成方法 | |
| KR100563610B1 (ko) | 반도체소자의제조방법 | |
| US5451293A (en) | Method of making a wiring layer wherein the masking material is ashed using an alcohol containing plasma | |
| JP4078875B2 (ja) | 有機膜パターンの形成方法及び固体撮像素子の製造方法 | |
| KR100293080B1 (ko) | 반도체장치제조방법 | |
| JP4082812B2 (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
| US7119011B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH07231039A (ja) | 半導体装置及びその製造方法 | |
| JP5493165B2 (ja) | 半導体装置の製造方法 | |
| US7514357B2 (en) | Method of manufacturing a semiconductor device | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| JPH0311630A (ja) | 半導体装置の製造方法 | |
| JPH05206125A (ja) | 半導体装置の製造方法 | |
| JP2757618B2 (ja) | 半導体装置の製造方法 | |
| KR20010061788A (ko) | 플러그 형성 후에 층간 절연막을 증착하는 다층 금속배선의 형성 방법 | |
| JPH09321044A (ja) | 半導体装置およびその製造方法 | |
| KR100641483B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| JPH0621043A (ja) | 半導体装置の製造方法 |