JP2502805B2 - コンタクトホ−ル形成方法 - Google Patents

コンタクトホ−ル形成方法

Info

Publication number
JP2502805B2
JP2502805B2 JP2289157A JP28915790A JP2502805B2 JP 2502805 B2 JP2502805 B2 JP 2502805B2 JP 2289157 A JP2289157 A JP 2289157A JP 28915790 A JP28915790 A JP 28915790A JP 2502805 B2 JP2502805 B2 JP 2502805B2
Authority
JP
Japan
Prior art keywords
contact hole
etching
metal layer
insulating layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2289157A
Other languages
English (en)
Other versions
JPH03204928A (ja
Inventor
徳彦 玉置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of JPH03204928A publication Critical patent/JPH03204928A/ja
Application granted granted Critical
Publication of JP2502805B2 publication Critical patent/JP2502805B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/963Removing process residues from vertical substrate surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、コンタクトホール形成方法に関し、特に、
金属層と該金属層を覆う絶縁層を備えた半導体装置の製
造工程中に、該金属層に達するコンタクトホールを該絶
縁層に形成するコンタクトホール形成方法に関する。
従来の技術 半導体集積回路装置は、半導体基板上に形成されたト
ランジスタ等の回路素子を電気的に接続するための金属
層からなる配線を有している。
半導体基板上に集積される回路素子の数が増加するに
伴い、回路素子の寸法、及び回路素子間の距離は、益々
縮小してきている。このような、高密度に形成された回
路素子を接続するために、多層配線構造を有する半導体
装置が開発されている。
第4図は、2層配線構造を有する半導体装置の断面の
一部を示している。
本半導体装置は、シリコン基板30と、シリコン基板30
の表面の所定領域に形成された素子分離酸化膜31と、シ
リコン基板30の素子分離酸化膜31が形成されていない領
域(素子領域)に形成されたMOSFET36a及び36bと、MOSF
ET36a及び36bを覆う第1の絶縁層32と、複数のMOSFET36
a及び36bを互いに電気的に接続するための第1層目金属
層33と、第1層目金属層33を覆う第2の絶縁層34と、第
2の絶縁層34上に形成された第2層目金属層34を有して
いる。
MOSFET36a及び36bは、シリコン基板30の素子領域の所
定部分に形成された不純物拡散層(ソース/ドレインと
して機能する)38と、素子領域上に形成されたゲート酸
化膜39と、ゲート酸化膜39上に形成されたゲート電極41
とを有している。
第1及び第2の絶縁層32及び34は、層間絶縁膜とも呼
ばれ、MOSFET36a及び36bのゲート電極41、第1層目金属
層33及び第2層目金属層35等を互いに電気的に分離す
る。
第1層目金属層33と第2層目金属層35とは、第1層目
金属層33を覆う第2絶縁層34の所定部分に形成されたコ
ンタクトホール40を介して、コンタクトしている。
第2絶縁層34にコンタクトホール40を形成する従来技
術の方法は、以下の通りである。
まず、第2絶縁層34が、第1層目金属層33を覆うよう
にして、シリコン基板30上に堆積される。堆積方法とし
ては、CVD法が用いられる。エッチングマスクとして機
能するフォトレジスト(不図示)が第2絶縁層34上に堆
積され、その後、絶縁層34に於てコンタクトホール40が
形成されるべき領域(コンタクトホール領域)上のフォ
トレジストが、通常のフォトリソグラフィ法により除去
される。この後、エッチングガスを用いて、第2絶縁層
34のコンタクトホール領域がエッチングされる。このと
き、第2絶縁層34のうちフォトレジストに覆われている
部分は、フォトレジストの存在により、エッチングガス
との接触が起こらないので、エッチングされない。
エッチング工程について、さらに詳しく説明する。エ
ッチング工程に用いられるエッチングガスは、エッチン
グされるべき絶縁層34の材料に応じて、選択される。例
えば、絶縁層34が二酸化珪素からなる場合、エッチング
ガスとしては、CHF3、C2F6、O2及びHe等を含有する混合
ガスが選択される。
エッチングは、RIE装置等のエッチング装置内で行わ
れる。異方性の高いエッチングを行う場合、エッチング
装置内に導入されたエッチングガスは、エッチング装置
内の電極間での放電によりイオン化され、プラズマ状態
となる。
第5図は、エッチングにより、第2絶縁層34にコンタ
クトホール40が形成される様子を模式的に示している。
少なくとも一部がイオン化されたプラズマ状態のエッ
チングガスから、シリコン基板30に向かってイオンが加
速され、シリコン基板30上のフォトレジスト37及び第2
絶縁層34にイオンが入射する。このイオンの加速は、プ
ラズマ中に於いてシリコン基板30の表面近傍の部分に形
成されるシース電場により生じる。
第2絶縁層34のコンタクトホール領域は、これらのイ
オンのアシストにより、効率的にエッチングされる。エ
ッチングの進行に伴い、コンタクトホール40及びフォト
レジスト37の側壁部には、炭素を含むポリマー状の膜が
堆積される。この膜(堆積物38)の存在により、コンタ
クトホール40の側壁部の第2絶縁層34のエッチングは阻
止される。なお、堆積物38は、上記のCHF3やC2H6に代表
されるコンタクトホール側壁への堆積物の形成作用を有
するエッチングガスを用いた場合に形成されるものであ
り、例えば「L.M.Ephrath,“Selective etching of sil
icon dioxide using reactive ion etching with CF4
H2",Journal of the Electrochemical Society,Vol 12
6,P1419(1979)」に記載されているように、CF4等のコ
ンタクトホール側壁への堆積物の形成作用を有さないガ
スを用いた場合には形成されない。こうして、第2絶縁
層34のエッチングは、シリコン基板30の主面に対して垂
直方向に進行し、アスペクト比の高いコンタクトホール
40の形成が可能となる。第2絶縁層34がTEOS層である場
合、TEOS層が炭素を多く含有するため、厚い堆積物38が
形成される。
発明が解決しようとする課題 しかしながら、上述のコンタクトホール形成方法は、
エッチングの進行により第1層目金属層33の表面がコン
タクトホール40を介して露出した後、第1層目金属層33
の表面がプラズマ中のイオンによりスッパタされてしま
うという問題を有している。この第1層目金属層33の表
面からスパッタされた金属又は金属化合物は、コンタク
トホール40の近傍のフォトレジスト37又はコンタクトホ
ール40の側壁部に形成された堆積物38に、打ち込まれ
る。金属又は金属化合物が打ち込まれたフォトレジスト
37又は堆積物38の表面は、硬化する。表面が硬化したフ
ォトレジスト37又は堆積物38は、除去することが困難で
ある。従って、コンタクトホール形成工程の後に、フォ
トレジスト37をO2プラズマを用いて除去する工程や、シ
リコン基板30の洗浄工程等を経た後も、硬化したフォト
レジスト37又は堆積物38は、コンタクトホール40の近傍
に残されたままとなる。
第3図は、コンタクトホール40の近傍に残された堆積
物38を示している。この図は、走査型電子顕微鏡写真に
基づいて描かれた斜視図である。
第3図のコンタクトホール40は、A1からなる第1層目
配線層33を覆うTEOS層からなる第2絶縁層34に形成され
たコンタクトホールである。TEOS層からなる第2絶縁層
34のエッチングは、CHF3、O2及びHeの混合されたエッチ
ングガスを用いドライエッチング法により行われた。CH
F3、O2及びHeの流量比は、それぞれ、90sccm、10sccm及
び100sccmである。
エッチング装置は、通常のRIE(リアクティブイオン
エッチング)装置が用いられた。エッチングは、エッチ
ングの対象である第2絶縁層34の厚さの1.5倍の厚さの
絶縁層をエッチングできるだけの時間をもって行われ
た。このようなエッチングは、50%オーバエッチングと
称される。
第3図に示されるように、コンタクトホール40の内部
及び周辺部には、硬化した堆積物38が残存している。こ
のような堆積物38は、コンタクトホール40を介して行わ
れるべき第2層目配線層35と第1層目配線層33の接続状
態を劣化させる。これは、第2層目配線層35の断線又は
第2層目配線層35同士の短絡などによるコンタクト不良
を招き、ひいては半導体装置の製造歩留りを低下させ、
半導体装置の信頼性を劣化させる。
本発明の目的は、コンタクトホール形成のためのエッ
チング工程により形成された堆積物が、その工程後、容
易に除去されるコンタクトホール形成方法を提供するこ
とにある。
本発明の他の目的は、配線の断線及び短絡が生じにく
く、信頼性に優れたコンタクトが実現されるコンタクト
ホールを形成できるコンタクトホール形成方法を提供す
ることにある。
課題を解決するための手段 本発明は、半導体基板、該半導体基板上に形成された
金属層、及び該金属層を覆う絶縁層を備えた半導体装置
の製造工程中に、該金属層に達するコンタクトホールを
該絶縁層に形成するコンタクトホール形成方法であっ
て、窒素原子を含むガスが添加されたエッチングガスを
用いて該絶縁層の所定部分をエッチングすることにより
該コンタクトホールを形成するコンタクトホール形成方
法である。
また、前記窒素原子を含むガスの量は、前記エッチン
グガスの内、希釈ガスを除いた部分の量の約4.5%以上
であってもよい。
また、前記エッチングガスの少なくとも一部をイオン
化し、イオン化された該エッチングガスを用いて前記絶
縁層の前記所定部分をエッチングしてもよい。
また、前記絶縁層をエッチングするとき、少なくとも
前記金属層の表面が露出した後に於ては、前記イオン化
されたエッチングガスのイオンエネルギを、約250eV以
下としてもよい。
また、高圧ナローギャップ方式のRIE装置、プラズマ
エッチング装置、ECRエッチング装置からなる群から選
ばれた装置内で、前記エッチングガスのイオン化、及び
前記絶縁層のエッチングを行ってもよい。
また、前記絶縁層をエッチングするとき、前記金属層
が露出するまでは窒素原子を含むガスが添加されていな
いエッチングガスを用いて該絶縁層を用い、該金属層の
表面が露出した後に於いては、前記窒素原子を含むガス
を含有するエッチングガスを用いてもよい。
作用 本発明は上述の構成により、コンタクトホール底部の
金属表面を窒化しながらイオンでたたくことになる。窒
化された金属表面は窒化しない場合に比べてイオンに対
するスパッタ率が減少し、レジスト側壁及び層間絶縁層
の側壁に形成された堆積物はほとんど硬化されない。そ
のため、これらの堆積物はO2プラズマや洗浄工程により
容易に除去され、コンタクトホール部の金属配線の信頼
性を大幅に向上させることができる。また、イオンエネ
ルギを低下させると金属のスパッタ率を低減させること
が可能であり、堆積物の硬化を防ぐことに役立つ。
実施例 第1図を参照して、本実施例のコンタクトホール形成
方法を説明する。
まず、シリコン基板1上に第1絶縁層2が形成された
後、第1絶縁層2上に金属層3が形成された。この後、
金属層3を覆うように第2絶縁層4が第1絶縁層2上に
形成された。本実施例では、金属層3の材料は、2%の
Siを含有するAl合金である。金属層3の材料としては、
この他に、Alを主成分とする他の合金、純Al、及び高融
点金属等が用いられ得る。金属層3は、スッパタにより
Al合金がウェハ上一面に堆積された後、リソグラフィ技
術により所望の配線形状にパターニングされることによ
り、形成された。絶縁層4の材料は、TEOS層である。絶
縁層4は、TEOSを堆積ガスとして用いたCVD法により形
成された。
以下の説明に於いて、シリコン基板1と、シリコン基
板1上に形成された金属層3及び絶縁層2及び4等の全
ての物を総称して、ウェハと称することとする。
次に、コンタクトホール形成のためのエッチングに対
してマスクとして機能するフォトレジスト7が、絶縁層
4上に形成された。フォトレジスト7は、露光及び現像
により、所定のパターンにパターニングされ、絶縁層2
のコンタクトホール領域を定める開口部を有するエッチ
ングマスクが形成された。
ウェハがRIE装置内に導入された後、装置のエッチン
グ室内にエッチングガスが導入された。エッチングガス
としては、CHF3、O2及びHeを含有する混合ガスにN2が添
加されたエッチングガスが用いられた。CHF3、O2及びHe
の流量は、各々、90sccm、10sccm及び100sccmである。
本実施例では、N2の流量は、5sccmである。Heは希釈ガ
スである。
RIE装置内の電極間にRF電圧を印加することにより、
装置内のエッチングガスは放電し、エッチングガスの一
部がイオン化された。RFパワーは、300Wとした。放電に
より一部がイオン化されたエッチングガスは、プラズマ
状態となった。プラズマ状態のエッチングガスは、RIE
装置内に導入されたウェハと接触し、ウェハ上の絶縁層
4の内フォトレジスト7に覆われていない部分を、高い
異方性をもってエッチングした。
エッチングは、50%オーバエッチングの条件で行われ
た。このため、コンタクトホールの底部に於て金属層3
の表面が露出した後も、しばらくの間、ウェハとプラズ
マ状態のエッチングガスとの接触が維持された。より具
体的には、この間、コンタクトホールを介して、金属層
3とプラズマとの相互作用が行われた。本実施例で用い
たエッチングガスにはN2が添加されているため、上記接
触(相互作用)により金属層3の表面3aは窒化された。
この窒化は、エッチングガス中に窒素原子を含むガスが
添加されていれば、生じる。従って、窒素原子を含むガ
スとして、N2の代わりに、例えばNH4及びNF3等が用いら
れても、金属層3の表面3aは窒化される。
窒化された金属層3の表面3aはスパッタされにくい。
従って、窒化された金属層3の表面3aに対して、プラズ
マ状態のエッチングガスからイオンが衝突しても、金属
層3は、ほとんどスパッタされない。従って、コンタク
トホールの側面部の堆積物8に対して、金属層3を構成
する金属又はその金属の化合物が打ち込まれることが抑
制された。このため、堆積物は、ほとんど硬化されず、
後述するように、エッチング工程後の洗浄などにより容
易に除去されることになった。
上記エッチング工程後に、O2プラズマによるレジスト
除去工程とウェハの洗浄が行われた。洗浄は、硝酸によ
り5分間行われ、さらに、純水により10分間行われた。
第2A図は、上記洗浄後のウェハの表面を示している。
レジスト除去工程及び洗浄により、フォトレジスト7は
除去され、第2絶縁層4が露出している。コンタクトホ
ールの側面部の堆積物8も、ほとんど残存していない。
わずかに残存している堆積物8は、もう一度、上記洗浄
を繰り返することにより完全に除去された。
このように、上記洗浄を繰り返せば、硬化の程度の低
い残存堆積物8は、完全に除去され得る。しかし、洗浄
の時間又は回数が増加する程、金属層3の腐食が生じや
すくなることがわかっている。金属層3の腐食は、半導
体装置の製造歩留り低下、及び信頼性の劣化を招くの
で、洗浄の時間又は回数を増加することなく、堆積物8
は完全に除去されることが好ましい。
第2B図は、N2の量をさらに増加したエッチングガスを
用いた本発明の第2の実施例により形成したコンタクト
ホールを示している。これらのコンタクトホールは、N2
の流量が10sccmである点を除いて、前述のコンタクトホ
ール形成方法と同様の方法で形成されたものである。O2
プラズマによるレジスト除去工程の後にウェハ洗浄が行
われた。
洗浄は、硝酸により5分間行われ、さらに、純水によ
り10分間行われた。この洗浄を1回行うだけで、第2B図
に示されるように、堆積物8は完全に除去された。
実験によれば、窒素原子を含むガスの量がエッチング
ガスのうち希釈ガスを除いた部分の量の4.5%以上であ
るならば、堆積物8は容易に除去された。窒素原子を含
むガスの量が、エッチングガスのうち希釈ガスを除いた
部分の量の約4.5%以下であると、金属層3の表面3aの
窒化が充分に行われないので、金属層3のスパッタを充
分に防止することができない。従って、窒素原子を含む
ガスの量は、エッチングガスのうち希釈ガスを除いた部
分の量の約4.5%以上であることが好ましい。
窒素分子は大気中に多量に含まれるため、窒素が添加
されていないエッチングガスが、微量の窒素を不純物と
して不可避的に含有ていることがあるかもしれない。し
かし、このようなエッチングガスは、窒素原子を含むガ
スが添加されたエッチングガスではない。このようなエ
ッチングガスを用いても、金属層3のスパッタを抑制し
うる程に、金属層3の表面3aを窒化することはない。
上述のように、本実施例のコンタクトホール形成方法
によれば、エッチング中に金属層3の表面3aが窒化され
ることにより、イオンにより金属層3がスパッタされる
割合(スパッタ率)が低下する。金属層3のスパッタ率
を更に低下させると、堆積物8の硬化は一層抑制され
る。スパッタ率を低下させるためには、エッチング時の
放電のためのRFパワーを低減し、金属層3に衝突するイ
オンのエネルギを低下すればよい。スパッタ率は、入射
イオンのエネルギに強く依存するからである。
実験によれば、RFパワーを増加することにより、プラ
ズマ状態のエッチングガスからウェハに入射するイオン
のエネルギを約250eV以上に増加させると、洗浄後も残
存する堆積物が増加した。従って、イオンエネルギが約
250eV以下となる条件でエッチングを行うことが好まし
い。
第6図は、コンタクトチェーンの信頼性についての実
験結果を示している。
第6図に於て、Aで示されるデータ群は、CHF3(流量
90sccm)及びO2(流量10sccm)を含有するエッチングガ
スを用いて形成されたコンタクトホールを介して接続さ
れたコンタクトチェーンの信頼性を表している。一方、
Bで示されるデータ群は、CHF3(流量90sccm)及びO
2(流量10sccm)を含有する混合ガスにN2(流量10scc
m)が添加されたエッチングガスを用いて形成されたコ
ンタクトホールを介して接続されたコンタクトチェーン
の信頼性を示している。金属層の材料は、2%のSiを含
んだAlである。
何れのコンタクトホールも、高圧ナローギャップ方式
のRIE装置を用いてエッチングされることにより、形成
された。また、何れのエッチングも、RFパワー350W、エ
ッチングガス圧力150Pa、50%オーバエッチの条件で行
われた。コンタクトホール形成後の洗浄は、何れのコン
タクトホールついても、硝酸により5分間行われ、さら
に、純水により10分間行われた。
コンタクトチェーンのコンタクトホールの直径は1.2
μm、その数は500コンタクトホールである。実験は、
電流28.8mA、温度150℃の条件下で行われた。
第6図のAで示されるデータ群から、N2が添加されて
いないエッチングガスを用いて形成されたコンタクトホ
ールを有するコンタクトチェーンの平均故障時間は0.3
年であることがわかる。一方、Bで示されるデータ群か
ら、N2が添加されたエッチングガスを用いて形成された
コンタクトホールを有するコンタクトチェーンの平均故
障時間は1.8年であることがわかった。
このように、N2が添加されたエッチングガスを用いて
作成されたコンタクトホールを有するコンタクトチェー
ンは、高い信頼性を呈した。
前述の何れの実施例に於いても、第2絶縁層4のエッ
チングの開始時点から、既にN2が添加されたエッチング
ガスを用いてエッチングを行った。しかし、このような
方法以外に、金属層3が露出するまでは窒素原子を含む
ガスが添加されていない通常のエッチングガスを用いて
エッチングを行い、その後、金属層3の表面が露出した
後に於て、そのエッチングガスに窒素原子を含むガスを
添加してエッチングを行っても良い。金属層3の窒化
は、金属層3の表面3aがコンタクトホールの底部に於い
て露出した後に、始めて可能となるからである。
また、前述の何れの実施例に於いても、第2絶縁層4
をエッチングするとき、エッチング開始時点から、前述
のイオンエネルギを約250eV以下とする必要はない。金
属層3のスパッタが生じるのは、金属層3の表面3aがコ
ンタクトホールの底部に於いて露出した後である。従っ
て、金属層3の表面3aがコンタクトホールの底部に於い
て露出する迄は、イオンエネルギが約250eV以上となっ
ても、金属層3の表面3aがコンタクトホールの底部に於
いて露出した後、イオンエネルギが約250eV以下に低下
すれば、金属層3のスパッタによる堆積物8の硬化は抑
制される。
RFパワーを低減することにより、イオンのエネルギを
約250eV以下としながらも、エッチング工程のスループ
ットを向上させるためには、エッチング装置として、高
圧ナローギャップ方式のRIE装置、プラズマエッチング
装置、ECRエッチング装置を用いることが好ましい。こ
れらの装置によれば、比較的低いエネルギを有するイオ
ンによって、エッチングレートの高いエッチングが実現
される。
例えば、高圧ナローギャップ方式のRIE装置によれ
ば、RFパワー350W、イオンエネルギ150eVの条件で、200
nm/分のエッチングレートが得られる。
発明の効果 以上説明したように、本発明によれば、コンタクトホ
ール形成のためのエッチング工程により形成された堆積
物が、その工程後、容易に除去される。また、配線の断
線及び短絡が生じにくく、信頼性に優れたコンタクトが
実現されるコンタクトホールが形成される。
【図面の簡単な説明】
第1図は本発明のコンタクトホール形成方法に於けるエ
ッチング工程を示す模式図、第2図は本発明の第1の実
施例であるコンタクトホール形成方法により形成された
コンタクトホールを示す斜視図、第3図は本発明の第2
の実施例であるコンタクトホール形成方法により形成さ
れたコンタクトホールを示す斜視図、第4図は従来技術
のコンタクトホール形成方法により形成されたコンタク
トホールを示す斜視図、第5図は2層配線構造を有する
半導体装置を示す断面図、第6図はコンタクトホール形
成のためのエッチング工程を示す模式図、第7図はコン
タクトチェーンの信頼性についての実験結果を示す特性
図である。 1……シリコン基板、2……第1絶縁層、3……金属
層、4……第2絶縁層、7……フォトレジスト、8……
堆積物。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板と、前記半導体基板上に形成さ
    れた金属層と、前記金属層を覆う絶縁層とを備えた半導
    体装置に対し、前記絶縁層をドライエッチングして前記
    金属層表面に達するコンタクトホールを形成するコンタ
    クトホール形成方法であって、前記金属層が純Al、Alを
    主成分とする合金または高融点金属であり、前記ドライ
    エッチングの際に用いられる前記コンタクトホール側壁
    への堆積物の形成作用を有するエッチングガスに窒素原
    子を含有するガスを添加したことを特徴とするコンタク
    トホール形成方法。
  2. 【請求項2】窒素原子を含有するガスとして、N2、NH4
    またはNF3を用いることを特徴とする請求項1記載のコ
    ンタクトホール形成方法。
  3. 【請求項3】ドライエッチングを行って金属が露出して
    いる際のイオン化されたエッチングガスのイオンエネル
    ギーが約250eV以下であることを特徴とする請求項1記
    載のコンタクトホール形成方法。
  4. 【請求項4】絶縁層をドライエッチングして前記金属層
    表面に達するコンタクトホールを形成する際に、前記金
    属層が露出するまでは窒素原子を含有するガスが添加さ
    れていないエッチングガスを用い、前記金属層が露出し
    た後に窒素原子を含有するガスが添加されているエッチ
    ングガスを用いることを特徴とする請求項1記載のコン
    タクトホール形成方法。
JP2289157A 1989-10-25 1990-10-25 コンタクトホ−ル形成方法 Expired - Lifetime JP2502805B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27883989 1989-10-25
JP1-278839 1989-10-25

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP15896095A Division JP2708018B2 (ja) 1995-06-26 1995-06-26 コンタクトホール形成方法
JP15896195A Division JP2708019B2 (ja) 1995-06-26 1995-06-26 コンタクトホール形成方法

Publications (2)

Publication Number Publication Date
JPH03204928A JPH03204928A (ja) 1991-09-06
JP2502805B2 true JP2502805B2 (ja) 1996-05-29

Family

ID=17602871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2289157A Expired - Lifetime JP2502805B2 (ja) 1989-10-25 1990-10-25 コンタクトホ−ル形成方法

Country Status (2)

Country Link
US (1) US5254213A (ja)
JP (1) JP2502805B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254213A (en) * 1989-10-25 1993-10-19 Matsushita Electric Industrial Co., Ltd. Method of forming contact windows
JPH0590221A (ja) * 1991-02-20 1993-04-09 Canon Inc 珪素化合物膜のエツチング方法及び該方法を利用した物品の形成方法
US5284549A (en) * 1992-01-02 1994-02-08 International Business Machines Corporation Selective fluorocarbon-based RIE process utilizing a nitrogen additive
US5549784A (en) * 1992-09-04 1996-08-27 Intel Corporation Method for etching silicon oxide films in a reactive ion etch system to prevent gate oxide damage
US5468340A (en) * 1992-10-09 1995-11-21 Gupta; Subhash Highly selective high aspect ratio oxide etch method and products made by the process
US5468339A (en) * 1992-10-09 1995-11-21 Advanced Micro Devices, Inc. Plasma etch process
US5935877A (en) * 1995-09-01 1999-08-10 Applied Materials, Inc. Etch process for forming contacts over titanium silicide
US5843625A (en) * 1996-07-23 1998-12-01 Advanced Micro Devices, Inc. Method of reducing via and contact dimensions beyond photolithography equipment limits
KR19990071626A (ko) * 1996-09-24 1999-09-27 매튜스 죤 씨. 사파이어플라즈마애셔에서기판으로부터잔류물을제거하는방법및그장치
US6124212A (en) * 1997-10-08 2000-09-26 Taiwan Semiconductor Manufacturing Co. High density plasma (HDP) etch method for suppressing micro-loading effects when etching polysilicon layers
US6117786A (en) * 1998-05-05 2000-09-12 Lam Research Corporation Method for etching silicon dioxide using fluorocarbon gas chemistry
US6319822B1 (en) * 1998-10-01 2001-11-20 Taiwan Semiconductor Manufacturing Company Process for forming an integrated contact or via
JP3695184B2 (ja) * 1998-12-03 2005-09-14 松下電器産業株式会社 プラズマエッチング装置およびプラズマエッチング方法
WO2000039845A1 (en) * 1998-12-28 2000-07-06 Asahi Kasei Microsystems Co., Ltd. Method for forming contact hole
GB9904427D0 (en) 1999-02-26 1999-04-21 Trikon Holdings Ltd Method treating an insulating layer
US6569774B1 (en) * 2000-08-31 2003-05-27 Micron Technology, Inc. Method to eliminate striations and surface roughness caused by dry etch
JP2003282535A (ja) * 2002-03-20 2003-10-03 Sanyo Electric Co Ltd 半導体装置の製造方法
US20060086690A1 (en) * 2004-10-21 2006-04-27 Ming-Huan Tsai Dielectric etching method to prevent photoresist damage and bird's beak
JP5537324B2 (ja) * 2010-08-05 2014-07-02 株式会社東芝 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985373A (en) * 1982-04-23 1991-01-15 At&T Bell Laboratories Multiple insulating layer for two-level interconnected metallization in semiconductor integrated circuit structures
JPS6039849A (ja) * 1983-08-12 1985-03-01 Toshiba Corp 半導体装置の製造方法
US4547261A (en) * 1984-09-28 1985-10-15 Rca Corporation Anisotropic etching of aluminum
US4615764A (en) * 1984-11-05 1986-10-07 Allied Corporation SF6/nitriding gas/oxidizer plasma etch system
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
JPS62124741A (ja) * 1985-11-25 1987-06-06 Sony Corp 半導体装置の製造方法
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
JPS63258021A (ja) * 1987-04-16 1988-10-25 Toshiba Corp 接続孔の形成方法
US4873176A (en) * 1987-08-28 1989-10-10 Shipley Company Inc. Reticulation resistant photoresist coating
JPH088238B2 (ja) * 1987-11-19 1996-01-29 松下電器産業株式会社 半導体装置の製造方法
GB2214709A (en) * 1988-01-20 1989-09-06 Philips Nv A method of enabling connection to a substructure forming part of an electronic device
JPH02139932A (ja) * 1988-11-21 1990-05-29 Toshiba Corp 半導体装置の製造方法
US5254213A (en) * 1989-10-25 1993-10-19 Matsushita Electric Industrial Co., Ltd. Method of forming contact windows

Also Published As

Publication number Publication date
JPH03204928A (ja) 1991-09-06
US5254213A (en) 1993-10-19

Similar Documents

Publication Publication Date Title
JP2502805B2 (ja) コンタクトホ−ル形成方法
US5411631A (en) Dry etching method
KR960000375B1 (ko) 반도체장치의 제조방법
JP3259380B2 (ja) 半導体装置の製造方法
US6465352B1 (en) Method for removing dry-etching residue in a semiconductor device fabricating process
JPH06252107A (ja) ドライエッチング方法
JPH0982687A (ja) 半導体装置の製造方法
JPH0950986A (ja) 接続孔の形成方法
KR100563610B1 (ko) 반도체소자의제조방법
JP3318801B2 (ja) ドライエッチング方法
JP4910231B2 (ja) 半導体装置の製造方法
US20030190807A1 (en) Method for manufacturing semiconductor device
US20030089382A1 (en) Novel post etching treatment process for high density oxide etcher
US6077777A (en) Method for forming wires of semiconductor device
JPH10326830A (ja) 半導体装置の製造方法
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
JP3235549B2 (ja) 導電層形成法
JP3259529B2 (ja) 選択エッチング方法
JP2708019B2 (ja) コンタクトホール形成方法
JP2708018B2 (ja) コンタクトホール形成方法
US6756315B1 (en) Method of forming contact openings
JP2001250817A (ja) ドライエッチング方法及び半導体装置の製造方法
JP3082396B2 (ja) 半導体装置の製造方法
KR20000071322A (ko) 반도체 장치 제조 방법
JPH0982794A (ja) トレンチ分離形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090313

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100313

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110313

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110313

Year of fee payment: 15