KR960000375B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR960000375B1
KR960000375B1 KR1019920000838A KR920000838A KR960000375B1 KR 960000375 B1 KR960000375 B1 KR 960000375B1 KR 1019920000838 A KR1019920000838 A KR 1019920000838A KR 920000838 A KR920000838 A KR 920000838A KR 960000375 B1 KR960000375 B1 KR 960000375B1
Authority
KR
South Korea
Prior art keywords
film
etching
carbon film
pattern
gas
Prior art date
Application number
KR1019920000838A
Other languages
English (en)
Inventor
마사루 호리
히로유키 야노
게이지 호리오카
히사다카 하야시
사다유키 짐보
하루오 오카노
Original Assignee
가부시끼가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4004197A external-priority patent/JPH0590225A/ja
Application filed by 가부시끼가이샤 도시바, 아오이 죠이치 filed Critical 가부시끼가이샤 도시바
Application granted granted Critical
Publication of KR960000375B1 publication Critical patent/KR960000375B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Abstract

내용 없음.

Description

반도체장치의 제조방법
제1도는 본 발명의 제1실시예에 따른 패턴형성공정을 나타낸 단면도.
제2도는 본 발명의 제2실시예에 이용된 에칭장치의 개략적인 구성을 나타낸 도면.
제3도는 기판온도와 패턴측벽의 테이프각도, 에칭속도 및 선택비와의 관계를 나타낸 특성도.
제4도는 본 발명의 제2실시예에 따른 패턴형성공정을 나타낸 단면도.
제5도는 기판온도와 에칭속도와의 관계를 나타낸 특성도.
제6도는 가스유량과 에칭속도와의 관계를 나타낸 특성도.
제7도는 가스의 조성에 따른 패턴측벽의 형상변화를 나타낸 단면도.
제8도는 기판온도와 에칭속도와의 관계를 나타낸 특성도.
제9도는 본 발명의 제4실시예에 따른 패턴형성공정을 나타낸 단면도.
제10도는 기판온도와 탈가스성분(脫 gas 成分)의 관계를 나타낸 특성도.
제11도는 본 발명의 제4실시예에 따른 패턴형성공정을 나타낸 단면도.
제12도는 본 발명의 제4실시예에 따른 패턴형성공정을 나타낸 단면도.
제13도는 탄소마스크를 이용한 경우와 레지스트마스크를 이용한 경우의 불순물량을 비교해서 나타낸 특성도.
제14도는 본 발명의 제6실시예에 따른 패턴형성공정을 나타낸 단면도.
제15도는 본 발명의 제7실시예를 실시하기 위한 에칭장치의 개략도.
제16도는 CF4와 O4가스의 혼합유량과 탄소막 및 레지스트막의 에칭속도와의 관계를 나타낸 특성도.
제17도는 피처리체(被處理體)온도와 탄소막 및 레지스트막의 에칭속도와의 관계를 나타낸 특성도.
제18도는 본 발명의 제8실시예를 실시하기 위한 에칭장치의 개략도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 실리콘산화막
2a : 실리콘산화막패턴 3 : 탄소막
4 : 포토레지스트패턴 20 : 에칭실
20a : 진공용기 21 : 피처리기판
22 : 제1전극 24 : 고주파전원
25 : 히터 26 : 영구저석
27 : 회전축 28a,28b : 가스공급라인
29,129 : 블록킹 패캐시터 29a,29b : 밸브
30a,30b : 유량조정기 41,51,81 : Si 기판
42, 52 : SiO2막 43 : Cu막
44′ : 실리콘산화막 44a′ : SiO2막패턴
45 : 레지스트막 45a : 레지스트패턴
53 : TiN/Ti막 54,73,85 : AlSiCu박막
55,60 : 탄소막 55a, 60a : 탄소막패턴
56,65,75 : 포토레지스트 62,72 : 제1층간절연막
63 : 제1금속배선층 64,74 : 제2층간절연막
66,76 : 접속구멍 67,77 : 제2금속배선층
68,78 : 퇴적물 71 : 반도체기판
82 : 확산층 83 : 층간절연막
84 : 에칭마스크 86 : 콘택트홀
101,111 : 반응실 102,112 : 히터
103,113 : 피처리체 104,114 : 공급관
105,115 : 마이크로파전원 106, 116 : 방전관
107,117 : 배기구 108 : 마이크로파 도파관
120 : 에칭실 121 : 피처리기판
130,140 : 배출용 예비실 124 : 고주파전원
125 : 냉각관 126 : 영구자석
127 : 회전축 131,132,141,142 : 게이트밸브
133,143 : 기판배치대 120a : 진공용기
128a~128g : 공급라인 129a~129g : 유량조절기
131,132 : 게이트밸브
[산업상의 이용분야]
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 드라이에칭공정의 개량을 도모한 반도체장치의 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
근래, 반도체 집적회로의 진보에 따라 소자의 미세화가 진행되는 한편 패턴치수의 고정밀도화에 대한 요구가 높아지고 있다. 일반적으로 반도체 집적회로는 실리콘기판등의 반도체기판상에 소정의 패턴산화실리콘등의 절연성 박막과, 다결정실리콘, 알루미늄, 동, 텅스텐 및, 실리사이드등의 도전성 박막등을 적층시킴으로써 형성되는 바, 이들 박막을 소정의 패턴으로 가공하기 위한 기술로서는, 상기 박막상에 감광성 레지스트를 도포시킨 후, 광이나 자외선을 소정의 패턴형상으로 조사함으로써 레지스트를 노광하고, 현상공정에서 레지스트의 노광부 혹은 미노광부를 선택적으로 제거함으로써 레지스트패턴을 형성하는 리소그래피(ilthograpthy)기술과, 다음에 상기 레지스트패턴을 마스크로 이용하여 밑바탕의 박막을 에칭가공하는 드라이에칭기술 및, 상기 레지스트패턴을 제거하는 박리기술이 이용되고 있다.
그러나, 반도체소자의 집적도의 증대에 수반하여 요구되는 패턴의 최소 치수는 작아지게 되면서 치수의 정밀도는 높아지는 바, 최근에는 0.5 μm이하의 미세패턴의 형성이 필요로 되고 있다. 이와 같은 미세영역의 패턴에 대응하기 위해서는 상기한 패턴형성을 위한 기술에 여러가지 문제가 발생되어 대폭적인 기술의 향상이 필요하게 된다.
이하, 상기 문제에 대해 구체적으로 설명하기로 한다.
현재, 미세한 레지스트패턴을 이용하여 밑바탕의 박막을 가공하는 하나의 방법으로서 프라즈마를 이용하는 RIE기술이 널리 이용되고 있다. 이 방법은, 예컨대 한쌍의 평행평판전극을 구비한 진공용기내에 피가공막의 퇴적된 기판을 수용해서 용기내를 진공으로 만든 후, 할로겐원자등을 함유하는 반응성 가스를 주입하고, 고주파전력의 인가에 따른 방전에 의해 가스를 프라즈마화해서 발생된 프라즈마를 이용하여 피가공막을 에칭하는 방법이다.
이 에칭방법에 의하면, 프라즈마중의 각종 입자중, 이온이 전극표면의 이온 시스(ion sheath)에서 발생되는 직류전계에 의해 가속되어 큰 에너지를 갖추고서 피가공막에 충격을 주어 이온촉진 화학반응을 일으킨다. 이 때문에, 에칭은 이온의 입사방향으로 진행되어 언더커트(under-cut)되지 않는 방향성 에칭이 가능하게 된다.
그러나, 상기 이온충격에 의해 모든 재료가 여기 또는 활성화되기 때문에, 라디칼(radical)만을 이용하는 에칭에 비하면 물질고유의 반응성의 차이가 없어 일반적으로 재료의 차이가 따른 에칭속도의 비, 즉 선택비가 작아지게 된다. 예컨대 Al의 에칭에서는 레지스트의 에칭속도가 크기 때문에 패턴변화차가 커서 고정밀도로 패턴을 형성하는 것이 곤란하다. 더욱이, 단차형성부에서는 레지스트의 막두께가 얇게 되기 때문에 배선부분이 에칭되어 배선절단이 발생되는 등의 문제가 있다.
더욱이, 실리콘산화막의 에칭에 있어서 실리콘산화막은 밑바탕 재료와의 선택비가 적은, 즉 밑바탕인 실리콘(Si)과 알루미늄(Al)의 에칭속도가 크기 때문에 밑바탕 재료표면이 노출된 시점에서 에칭을 고정밀도로 정지할 수 없게되기 때문에, 홀(hole)의 깊이가 다른 콘택트홀을 에칭에 의해 형성할 때에는 낮은 홀의 밑바탕인 실리콘과 알루미늄이 상당량 에칭되어 디바이스로서의 특성이 열화되는 등의 문제가 있다.
또한, 상기와 같은 드라이에칭에 있어서는 라디칼의 운동방향이 나란하지 않기 때문에 적당한 압력범위에서 피에칭막의 에칭속도를 원하는 값으로 유지하면서 마스크에 대한 피에칭막의 에칭속도비(선택성)를 크게 하고자 하면, 얻어진 패턴의 측면에서 원하지 않는 에칭 혹은 퇴적이 발생되어 고정밀도의 패턴형성이 불가능하였다.
따라서, 근본적으로 사이드에칭이 아닌 이방성 가공을 실현하는 것과, 마스크에 대한 피에칭막의 에칭속도비(선택성)를 크게 하는 것 및, 피에칭막의 높은 에칭속도를 달성하는 것은 트레이드 오프의 관계에 있고, 전체를 동시에 실현하는 것은 곤란하였다.
그러나, 최근에 에칭시 웨이퍼 온도를 0℃ 이하의 저온으로 유지하여 제어하는 기구를 설치함으로써 깊이 방향으로는 이온어시스트반응에 의해 높은 에칭속도로 에칭하고, 횡방향으로 저온화에 의해 반응을 동결시켜 고이방성 가공이 가능하게 되었다. 또한, 저온에서의 웨이퍼 온도제어에 의해 패턴측벽에서의 반응이 제어될 수 있기 때문에, 패턴형상의 제어가 가능하게 되었다. 예컨대 실리콘산화막 (SiO2)의 에칭으로는 오오이와(大岩, Dry Process Symposium p105, 1990)에 의해 적당한 압력과 기판온도의 범위에서는 실리콘산화막(을 테이퍼형상으로 에칭할 수 있는 것이 제안되었다.
그러나, 반도체소자의 집적도의 증대에 따라 콘택트홀에서 요구되는 조건은 홀직경의 축소화 및 홀깊이의 증대인 바, 홀의 직경이 작아지게 됨에 따라, 또는 홀의 깊이가 깊어지게 됨에 따라 콘택트홀 측벽에 테이퍼가 부착되기 때문에 홀아래의 직경은 디바이스조건에 비해 작아지게 된다. 여기서, 상기 콘택트홀은 밑바탕실리콘과 실리콘산화막상에 있는 배선을 전기적으로 결합하는 접속구멍이기 때문에 알루미늄 및 텅스텐등의 금속 혹은 폴리실리콘이 콘택트홀중에 매립된다. 따라서, 매립되는 금속 혹은 폴리실리콘과 밑바탕 실리콘과의 접촉면적이 커짐에 따라 양호한 전기적 접촉을 나타내는 것으로 알려져 있다. 그 때문에, 전기적 특성 혹은 집적화의 점으로부터 콘택트홀의 에칭형상이 수직임은 말할 나위도 없다. 즉, 고집적도 디바이스에 이용되는 콘택트홀의 가공에 요구되는 조건은 실리콘에 대해 고선택비(적어도 20 이상)를 갖추는 것과, 패턴형상의 수직화가 필요하게 된다.
그렇지만, 실리콘산화막에 있어서는 기판온도를 상승시킴으로써, 실리콘에 대해 고선택비를 갖는 패턴을 수직형상에 근접시키는 것이 가능하지만, 기판온도가 160℃ 이상이 되면 레지스트패턴이 열에 의해 변형되기 때문에 패턴측벽의 테이퍼각은 83°가 한계이다. 따라서, 원하는 패턴을 고정밀도로 가공하는 것이 불가능하였다. 따라서, 이온밀링등을 이용한 Al와 Au 및 Pe의 가공에서는 고에너지입자가 기판에 충돌하기 때문에 에칭중에 기판의 온도가 상승하고, 그에 따른 레지스트패턴의 열변형에 의해 고정밀도의 에칭이 곤란하게 된다.
또한, 내열성의 마스크로서 실리콘산화막 및 실리콘질화막등을 이용하여 동(銅)등을 고온에서 에칭시킨 예가 보고되어 있는 바, 이 경우 동은 고온에서 극히 산화되기 쉽기 때문에 남은 찌꺼기의 발생 및 형상의 열화 혹은 마스크재료중으로 동의 확산이 발생되어 전기적 특성이 열화되기 때문에 양호한 배선을 형성하는 것이 불가능하였다.
더욱이, 텅스텐등의 에칭에 있어서는 에칭속도가 주변부와 중앙부에서 다르기 때문에 에칭속도가 작은 영역이 완전하게 에칭될 때에 에칭속도가 큰 영역에서는 오우버에칭이 진행되어 밑바탕 재료가 상당량 에칭되어 패턴형상이 변화되는 등의 문제가 발생되었다. 따라서, 웨이퍼의 대구경화에 따라 원하는 패턴을 웨이퍼 전체면에 계속해서 고정밀도로 가공하는 것이 불가능하였다.
더욱이, 마스크재료로서 실리콘산화막등의 절연성 박막을 이용한 경우, 프라즈마를 이용한 에칭방법에 있어서는 프라즈마중의 이온과 전자가 피에칭박막중으로 입사되고, 이들 박막중으로 입사되는 이온 및 전자에 의해 박막에는 전하가 축적된다(charge-up). 예컨대, 마스크패턴에 대해 전자가 비스듬히 입사되면, 한쪽의 벽에만 해당되기 때문에 좌우의 마스크패턴의 벽에 축적되는 전하가 상이하게 된다. 이 전하의 비대칭의 결과, 벽의 좌우방향에 새롭게 발생된 전계가 이온으로 작용하여 운동방향을 구부리고, 패턴형상의 이방성을 열화시키는 문제가 있으며, 미세한 패턴을 고정밀도로 에칭하는 것이 곤란하였다.
또한 금속재료, 특히 AlSiCu등을 에칭시킬 경우 에칭마스크인 레지스트막을 박리시킨 후, 방치하면 AlSiCu의 부식(corrusion)이 발생되어 디바이스특성을 열화시키는 문제가 발생되어 고신뢰성을 갖춘 디바이스를 만드는 것이 곤란하였다.
이와 같이 종래, 반응성 이온에칭기술에 의해 피처리기체(被處理基體)를 이방적으로 가공할 때에는 아래와 같은 문제가 있었다.
(1) 실리콘산화막을 실리콘에 대하여 고선택비를 유지하면서 수직형상으로 가공하는 것이 불가능하였다.
(2) 텅스텐등의 고융점 금속막 혹은 고융점 금속규화막 또는 금속산화물은 웨이퍼의 대구경화에 따라 웨이퍼의 중앙부와 주변부와의 에칭속도의 차이가 커서 고균일성을 실현하는 것이 불가능하였다.
(3) 반응성 이온에칭에서는 에칭마스크의 피에칭재료에 대한 드라이에칭선택비가 작기 때문에 가공중의 에칭마스크재료의 막의 감쇄가 격심해지게 된다. 더욱이, 피처리기체의 온도가 상승하면, 마스크재료의 내열성이 낮기 때문에 마스크패턴에 열화가 발생되어 고정밀도의 가공이 불가능하다.
(4) 동(銅)등을 고온에서 에칭시킨 경우, 동은 고온에서 극히 산화되기 쉽기 때문에 남은 찌꺼기의 발생 및 형상의 열화 혹은 마스크재료중으로 동의 확산이 발생되어 전기적 특성이 열화되어 양호한 배선을 형성할 수 없게 된다.
(5) 유기질박막을 마스크재료로서 이용한 경우에는 막중에 불소(F)등의 불순물이 함유되어 있기 때문에 반응성 이온에칭중에 이들의 불순물이 프라즈마중에 혼입되어 피처리체가 오염된다. 특히, 피처리체가 금속재료인 경우에는 오염으로 유기된 부식(corrusion)이 발생되는 문제가 있어 고신뢰성을 갖춘 디바이스를 얻는 것이 불가능하다.
(6) 마스크재료가 유기질이고, 실리콘 산화막같은 절연성 박막인 경우에 있어서는 프라즈마중에서 이들의 박막중에 입사되는 이온과 전자의 균형에 의해 마스크중에 축적되는 전하량에 의해 마스크패턴이 챠지업되고, 이에 의해 이온의 입사방향이 구부러지기 때문에 미세한 패턴을 고정밀도로 가공할 수 없게 된다.
(7) 마스크재료와 피에칭재료, 더욱이 주변에 인접하는 재료와의 조합에 의해서는 피에칭재료나 주변에 인접하는 재료에 전혀 손상을 주지않고서 마스크재료를 선택적으로 제거하는 것이 불가능한 경우가 있었다.
(8) 반도체소자의 집적화에 따라 요구되는 패턴의 최소 치수 및 치수의 정밀도가 작아지게 되는 바, 최근에는 0.5㎛ 이하의 미세패턴의 형성이 필요로 되어 종래의 리소그래피기술에서는 반사율이 높은 밑바탕의 박막, 예컨대 다결정실리콘막 및 알루미늄막등을 패터닝하는 경우 노광시 레지스트막을 투과한 광 및 자외선이 밑바탕의 박막표면에서 반사되고, 소정의 패턴 이외 부분의 레지스트까지 노광되어 치수의 정밀도가 악화되는 문제가 있었다.
한편, 탄소막 마스크를 이용한 미세패턴형성방법이, 예컨대 일본국 특허공개 소58-212136호에서 제안되어 있다. 이 방법에서는 피에칭막상에 에칭내성이 큰 탄소막을 형성하고, 이 탄소막상에 레지스트를 도포하며, 통상의 리소그래피수단에 의해 레지스트패턴을 형성한 다음 이 레지스트패턴을 마스크로 이용해서 반응성 이온에칭에 의해 탄소막을 에칭한다. 계속해서, 유기용제를 이용하여 탄소막에 대해 선택적으로 레지스트를 박리하고 탄소막패턴 단체의 마스크를 형성한다. 마지막으로 탄소막패턴을 마스크로 이용해서 반응성 이온에칭에 의해 피에칭박막을 가공함으로써 고선택비의 에칭이 가능하게 된다. 따라서, 피에칭막사아에 피착된 탄소막은 상기와 같은 반사방지막으로서의 작용과, 드라이에칭내성을 갖춘 에칭마스크로서의 작용을 갖춘다.
상기 탄소막 마스크패턴을 형성하는 공정에 있어서, 유기레지스트는 유기용제 혹은 H2SO4와 H2O2의 혼합용액, 혹은 이것에 H2O를 첨가한 용액등으로 대표되는 용액중에서 제거하는 방법이 이용되나, 피에칭물이 Al을 주성분 물질로 하는 재료인 경우에는 H2SO4의혼합용액으로 레지스트의 제거를 수행한 경우 피에칭물 자체도 에칭되는 결점이 있었다.
유기용제를 이용한 경우에 있어서도, 광경화처리(光硬化處理)가 실시된 레지스트등을 완전하게 제거할 수 없고, 더욱이 알칼리성 유기용제등은 상기와 같이 Al등의 금속재료가 에칭 혹은 부식되는 등 피에칭박막의 종류가 제한되는 문제가 있다.
더욱이, 용액을 이용한 프로세스에서는 용액의 관리, 작업 안전성의 점에 많은 문제가 있고, 특히 드라이화가 진행되고 있는 반도체소자의 제조공정에는 적합하지 않다.
한편, 산소프라즈마에 의해 유기레지스트를 제거하는 드라이 에칭(탄화)방법이 있는 바, 이 방법은 배럴(barrel)형 혹은 평행평판형등의 방전을 일으키는 반응용기중에 유기레지스트막이 형성된 시료를 배치하고, 산소가스를 방전시켜 상기 유기레지스트막을 박리하는 방법이다. 이 방법에 의하면, 상기한 용액을 이용하는 방법에 비해 간단하면서 밑바탕 재료가 급속이어도 되므로 밑바탕의 재료를 제거할 필요가 없다. 그러나, 이 드라이 에칭방법은 실용적인 소정의 제거속도를 얻기 위해 방전중에 시료들 배치하는 것으로부터 유기레지스트뿐만 아니라 탄소막도 동시에 에칭되는 문제가 있어 탄소막에 대해 유기레지스트를 고선택적으로 제거할 수 없게 된다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 드라이에칭기술에 있어서 피처리기체를 이방성 에칭할 때에 마스크재료 혹은 드라이에칭에 기인하는 각종의 문제(피가공막과의 에칭선택비와, 밑바탕 재료와의 선택비, 챠지엄, 마스크 박리시에 따른 손상, 내열성, 피처리체의 오염 및, 테이퍼형상등)를 없앨 수 있고, 고정밀도의 패턴을 형성할 수 있으면서 고신뢰성을 갖춘 반도체장치의 제조방법을 제공함에 그 목적이 있다.
또, 본 발명의 다른 목적은, 고속이면서 확실하게 탄소막에 대해 고선택비를 갖추고서 유기막패턴을 드라이에칭에 의해 제거할 수 있는 반도체장치의 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은, 고속이면서 확실하게 탄소막에 대해 고선택비를 갖추고서 유기막패턴을 드라이에칭에 의해 제거함과 더불어 탄소막 패턴을 에칭마스크로서 이용하여 고선택비를 갖추고서 피처리기체를 에칭할 수 있는 반도체장치의 제조방법을 제공함에 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 기판상에 형성된 실리콘산화막상에 탄소막을 피착하는 공정과, 상기 탄소막상에 유기막패턴을 형성하는 공정, 상기 유기막패턴을 마스크로 이용하여 상기 탄소막을 에칭하여 탄소막패턴을 형성하는 공정, 상기 유기막패턴을 제거하는 공정 및, 상기 기판을 160℃ 이상 내지 260℃ 미만으로 가열하고 불소와 탄소를 포함하는 가스를 도입해서 상기 탄소막패턴을 마스크로 이용하여 상기 실리콘산화막체를 이방적으로 가공하는 공정을 구비하여 이루어진 것을 특징으로 한다.
또한 본 발명은, 기판상에 형성된 동막(銅膜)상에 탄소막을 피착하는 공정과, 상기 탄소막상에 유기막패턴을 형성하는 공정, 상기 유기막패턴을 마스크로 이용하여 상기 탄소막을 에칭해서 탄소막패턴을 형성하는 공정, 상기 유기막패턴을 제거하는 공정 및, 상기 기판을 150℃ 이상 내지 450℃ 이하로 가열하고 에칭가스를 도입하여 상기 탄소막패턴을 마스크로 이용해서 상기 동막을 이방적으로 가공하는 공정을 구비하여 이루어진 것을 특징으로 한다.
또한 본 발명은, 기판상에 형성된 텅스텐막과 니켈막, 티탄막, 탄탈산화막, 티탄산스트롬치움막, 알루미늄산화막 및 알루미늄질화막으로 이루어진 군으로부터 선택된 피처리막상에 탄소막을 피착하는 공정과, 상기 탄소막상에 유기막패턴을 형성하는 공정, 상기 유기막패턴을 마스크로 이용하여 상기 탄소막을 에칭하여 탄소막패턴을 형성하는 공정, 상기 유기막패턴을 제거하는 공정 및, 상기 기판을 130℃ 이상 내지 800℃ 이하로 가열하고 에칭가스를 도입해서 상기 탄소막패턴을 마스크로 이용하여 상기 피처리막을 이방적으로 가공하는 공정을 구비하여 이루어진 것을 특징으로 한다.
또한 본 발명은, 기판상에 형성된 알루미늄을 주성분으로 하는 막상에 탄소막을 피착하는 공정과, 상기 탄소막상에 유기막패턴을 형성하는 공정, 상기 유기막패턴을 마스크로 이용하여 상기 탄소막을 에칭해서 탄소막패턴을 형성하는 공정, 상기 유기막패턴을 제거하는 공정, 염소원자나 질소를 포함하는 에칭가스를 도입하여 상기 탄소막패턴을 마스크로 이용해서 상기 피처리막을 이방적으로 가공하는 공정 및, 상기 기판을 250℃ 이상 내지 450℃ 이하로 가열하는 공정을 구비하여 이루어진 것을 특징으로 한다.
또한 본 발명은, 기판상에 형성된 알루미늄을 주성분으로 하는 금속막을 형성하는 공정과, 상기 금속막상에 절연막을 형성하는 공정, 상기 절연막상에 탄소막을 피착하는 공정, 상기 탄소막상에 유기막패턴을 형성하는 공정, 상기 유기막패턴을 마스크로 이용해서 상기 탄소막을 에칭하여 탄소막패턴을 형성하는 공정, 상기 유기막패턴을 제거하는 공정, 불소를 포함하는 에칭가스를 도입하여 상기 탄소막패턴을 마스크로 이용해서 상기 절연막을 이방적으로 가공하는 공정 및, 상기 기판율 250℃ 이상 내지 450℃ 이하로 가열하는 공정을 구비하여 이루어진 것을 특징으로 한다.
또한 본 발명은, Si 기판상에 SiO2 절연막을 형성하는 공정과, 상기 절연막상에 탄소막을 피착하는 공정, 상기 탄소막상에 유기막패턴을 형성하는 공정, 상기 유기막패턴을 마스크로 이용하여 상기 탄소막을 에칭해서 탄소막패턴을 형성하는 공정, 상기 유기막패턴을 제거하는 공정, 불소원자를 함유하는 에칭가스를 도입하여 상기 탄소막패턴을 마스크로 이용해서 상기 절연막을 이방적으로 가공하는 공정 및, 상기 기판을 250℃ 이상 내지 800℃ 이하로 가열하는 공정을 구비하여 이루어진 것을 특징으로 한다.
여기서, 본 발명에 대한 바람직한 실시 태양으로서는 다음과 같은 것이 알려져 있다.
(1) 탄소막의 에칭공정에 있어서, 에칭마스크로서 산소와, 질소, 할로겐 또는 알콜, 크림톤, 크세논등의 불활성 가스 혹은 수소 또는 플로오로카본가스중의 어느 하나의 가스를 이용하는 것.
(2) 탄소막을 스파클링방법, 진공증착법 혹은 CVD법에 의해 막을 형성하는 것.
(3) 레지스트패턴을 박리하는 수단으로서 피처리기체를 진공용기내에 설치하고, 상기 용기와는 별도의 영역에서 적어도 불소원소를 포함하는 가스와 산소가스로 이루어진 혼합가스를 여기하며, 이에 따라 생성되는 활성종(活性縱)을 진공용기내로 공급하는 다운플로우애싱을 이용하는 것.
더욱이 본 발명에 의하면, Si의 피처리기체상에 탄소막을 피착하는 공정과, 상기 탄소막상에 유기막패턴을 형성하는 공정, 상기 유기막패턴을 따라 상기 탄소막을 에칭하여 탄소막패턴을 형성하는 공정 및, 산소원자를 할로겐원자의 활성종을 포함하는 에칭가스에 의해 또는 상기 피처리기체를 20℃ 이상 내지 100℃ 이하로 가열함과 더불어 산소원자의 활성종 또는 산소원자 및 할로겐원자의 활성종을 포함하는 에칭가스에 의해 상기 유기막패턴을 에칭하여 선택적으로 제거하는 공정을 구비하여 이루어진 것을 특징으로 한다.
또한 본 발명에 의하면, Si 의 피처리기체상에 탄소막을 피착하는 공정과, 상기 탄소막상에 유기막패턴을 형성하는 공정, 상기 유기막패턴을 따라 상기 탄소막을 에칭하여 탄소막패턴을 형성하는 공정, 할로겐원자와 산소원자의 활정송을 포함하는 제1에칭가스에 의해 또는 상기 피처리기체를 20℃ 이상 내지 100℃ 이하로 가열함과 더불어 산소원자의 활성종을 포함하는 제1에칭가스 혹은 할로겐원자를 포함하는 활성종과 산소원자를 포함하는 활성종을 포함하는 제1에칭가스에 의해 상기 유기막패턴을 가스에칭해서 선택적으로 제거하는 공정 및, 할로겐원자를 포함하는 제2에칭가스에 의해 상기 탄소막패턴을 마스크로 이용하여 상기 피처리기체를 이방적으로 에칭하는 공정을 구비하여 이루어진 것을 특징으로 한다.
[작용]
상기와 같이 구성된 본 발명은, 탄소막을 에칭마스크로서 이용한 경우의 드라이 에칭특성을 조사하기 위해 기판온도를 실온에서 600℃까지 변화시켜 반응성 이온에칭이 가능한 에칭장치를 만들고, 이 에칭장치에서 에칭가스로서 여러가지의 가스를 이용하여 기판온도를 변화시켜 실리콘산화막과, 동, 텅스텐 혹은 탄탈산화막을 에칭하여 그 에칭속도와 가공형상 및 균일성을 조사한다.
먼저, 레지스트패턴을 마스크로 이용하여 적어도 C와 F및 H를 포함하는 반응성 가스, 예컨대 CHF3Co 가스와 가스를 이용해서 소정의 압력 및 고주파 압력하에서 기판온도를 50~300℃까지 변화시켜 실리콘산화막의 에칭을 수행하였다. 그 결과, 기판온도를 50~160℃ 까지 변화시키면, 얻어지는 실리콘산화막패턴의 측벽의 테이퍼각이 80。~83。까지 변화되어 가공형상을 수직에 가깝게 하는 것이 가능하게 되었다. 그러나, 기판온도를 160℃ 이상으로 상승시킨 경우, 레지스트패턴이 열에 의해 변형되기 때문에 원하는 패턴치수의 패턴을 고정밀도로 가공하는 것이 실현되지 않았다.
따라서, 에칭마스크로서 탄소막을 이용하여 실리콘산화막을 상기와 동일한 조건으로 에칭한 결과, 기판온도 50℃에서 얻어진 실리콘산화막 패턴의 가공형상은 패턴측벽의 테이퍼각도 80°,170℃에서 테이퍼각도 83°로 변화되는 것을 알 수 있었다. 더욱이, 기판온도 260℃에서는 대(對 )실리콘선택비 20, 테이퍼각도 90°가 얻어지고, 큰 대(對)실리콘선택비와 가공형상을 동시에 만족시키는 것이 성공되었다. 또한, 300℃ 이상으로 기판온도를 상승시켰지만, 탄소막 마스크 자체로는 열에 따른 열화 혹은 변형등을 전혀 볼 수 없고, 또한 탈가스도 극히 작은 것이 판명되었다. 더욱이, 탄소막의 에칭속도는 매우 작은 것도 판명되었다.
즉, 이와 같이 기판온도를 레지스트가 열화되는 온도이상으로 상승시키고, 또한 기판온도를 제어하는 반응성 이온에칭은 지금까지 수행되지 않았지만, 기판온도를 상승시킨 고온하에서 적절한 에칭가스를 이용하여 탄소막 마스크를 이용함으로써 비로소 실리콘산화막의 고정밀도의 에칭이 가능하게 되는 것을 발견하였다.
여기서, 상기와 동일한 방법으로 염소가스를 이용하여 동막의 에칭을 수행하는 경우, 기판온도 250℃ 이상에서 동막은 수직형상으로 에칭되고, 탄소박막의 에칭속도는 매우 작은 것이 판명되었다. 즉, 통상의 드라이 에칭에서는 대단히 낮은 중기압의 에칭생성물이 발생되지 않는 동막등에 관해서도 남은 찌꺼기의 발생이 없고, 고정밀도로 이방성 가공이 가능하게 된다.
더욱이, 텅스텐 및 탄탈산화막을 불소가스와 염화가스와의 혼합가스를 이용하여 적당하게 이 가스의 혼합비를 변화시켜 에칭한 경우, 텅스텐 및 탄탈산화막의 에칭속도의 균일성이 기판온도의 상승과 더불어 향상되는 현상이 나타나고, 웨이퍼 전체면에 걸쳐 고정밀도의 가공이 가능하게 되었다.
다음, 본 발명자등은 탄소막 마스크를 이용하여 AlSiCu박막과, 밑바탕에 AlSiCu박막을 갖춘 실리콘 산화막 혹은 밑바탕에 Si기판을 갖춘 실리콘산화막의 에칭을 수행한 후, 기판온도를 상승시켜 진공중 혹은 소정의 가스분위기중에서 열처리를 수행하는 경우, 에칭에 의해 발생된 오염물 혹은 잔유물을 제거할 수 있다는 것을 발견하였다. 이와 같이 열처리를 수행한 경우, 부식 혹은 디바이스에 대한 전기적 특성의 열화등은 전혀 관찰되지 않았다. 즉, 반도체집적회로에 따른 배선구조 및 캐패시터의 형성에 있어서, 신뢰성 높은 디바이스의 형성이 가능하게 되었다.
[실시예]
이하, 예시도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
[실시예 1]
본 발명의 제1실시예를 제1도를 참조하여 설명한다.
먼저, 제1도(a)에 나타낸 바와 같이, 실리콘 기판(1)상에 실리콘산화막(2)을 열산화에 의해 1.4㎛의 두께로 퇴적한 다음 막의 두께가 250nm인 탄소막(3)을 스퍼터법에 의해 형성한 후, 통상의 포토리소그래피기술에 의해 상기 탄소막(3)상에 원하는 패턴의 노보락(novolac)계의 포토레지스트패턴(4; 도쿄오카 : 상품명 TSMR-CBB1)을 형성한다. 다음에 H2가스를 이용한 드라이 에칭기술에 의해 레지스트패턴(4; 막두께 1.5㎛)을 마스크로 이용해서 상기 탄소막(3)의 수직가공을 수행하여 탄소막패턴(3)을 형성한다.
그리고, CF4/O2가스를 이용한 다운플로우애싱에 잔존하는 레지스트(4)를 제거함으로써 제1도(b)에 나타낸 바와 같이 실리콘산화막(2)상에 탄소막패턴(3)을 남겨둔다.
다음에, 제1도(c)에 나타낸 바와 같이 드라이에칭장치를 이용하여 실리콘산화막(2)의 에칭을 수행하여 실리콘산화막패턴(2a)을 형성하였다.
이하, 제1도(c)의 공정에 대해서 상세히 설명한다.
먼저, 제2도를 참조하여 본 실시예에 적용시킨 드라이에칭장치로부터 설명한다.
제2도에 나타낸 에칭장치에 있어서, 에칭실(20)은 진공용기(20a)와, 이 진공용기(20a)내에 배치된 피처리기판(21)을 배치하기 위한 제1전극(22), 이제1전극 (22)에 13.56MHz의 고주파전력을 인가하도록 블록킹캐패시터(29)를 매개하여 접속된 고주파전원(24) 및, 상기 제1전극(22)을 승온시켜 상기 피처리기판(21)의 기판온도를 원하는 온도로 제어하기 위한 히터(25)를 구비하고 있다. 여기서 상기 히터(25) 대신 상기 제1전극(22)내에 가열한 실리콘오일을 순환시켜 승온시키도록 해도 된다.
또한, 상기 에칭실(20)에는 CHF3가스공급라인(28a) 및 일산화탄소가스공급라인(28b)이 접속되고 이들 공급라인(28a,28b)으로부터 진공용기(20a)내로 CHF3와 CO가 주입되며 상기 제1전극(22)과 제2전극을 겸하는 진공용기(20a)의 내벽(상벽)간에 고주파전압이 인가되도록 되어 있다.
여기서, 상기 진공용기(20a)는 어스(ground)에 접속되어 있다. 가스공급라인 (28a,28b)은 각각 밸브(29a,29b)와 유량조정기(30a,30b)를 구비하여 유량 및 가스압을 원하는 값으로 조정할 수 있도록 되어 있다.
또한, 상기 진공용기(20a)의 제2전극으로서 작용하는 상벽의 위쪽에는 사마리움 코발트(Sm-Co)제의 영구자석(26)이 설치되어 있는 바, 이 영구자석(26)은 모우터에 의해 회전축(27) 주위에서 편심회전되거나, 이 영구자석(26)에서 발생되는 150~500가우스(gauss)의 자계에 의해 10-3Torr, 또는 그 이하의 고진공에서도 고밀도의 프라즈마를 발생·유지활 수 있도록 구성되어 있다. 이와같이 하여 생성된 고밀도 프라즈마로부터 대량의 이온이 인출되고, 피처리기판(21)에 조사되어 에칭이 수행된다. 여기서는 피처리기판(21) 표면의 자강강도를 120가우스로 하였다.
상기 제2도에 나타낸 드라이에칭장치를 이용하여 제1도(c)에 나타낸 실리콘산화막(2)의 드라이에칭을 수행하였는 바, 에칭가스로서는 CHF3와 CO가스와의 혼합가스를 이용하였고, 에칭조건은 CHF3가스유량 45sccm, CO가스유량 155sccm, 파워 2.6W/cm2, 압력 40mTorr이며, 기판온도를 50℃에서 300℃까지 변화시켜 에칭하였다.
제3도는 기판온도를 변화시켜 에칭할 경우 실리콘산화막(2)의 에칭속도와, 대(對)실리콘선택비 및, 실리콘산화막패턴(2A)의 에칭단면형상을 주사형 전자현미경(SEM)으로 관찰할 때의 테이퍼각도를 나타낸 도면이다.
제3도로부터 기판온도 50℃에서 패턴측벽의 테이퍼각도가 80°이고, 기판온도 175℃에서 테이퍼각도 84°이며, 기판온도 260℃에서 테이퍼각도 90°, 즉 수직형상인 것을 알 수 있게 된다. 그리고, 기판온도 260℃이상에서는 프라즈마중의 라디컬에 따른 실리콘산화막의 에칭이 촉진되고, 탄소막 마스크하에 언더커트에 들어온다.
실리콘산화막의 에칭속도는 기판온도가 상승함에 따라 직선적으로 저하된다. 그러나, 실리콘의 에칭속도 50℃에서 170℃까지는 마찬가지로 기판온도가 상승함에 따라 직선적으로 저하되기 때문에, 선택비는 그정도로 변화되지 않는다. 그러나, 170℃ 이상의 온도영역에서는 탄소막패턴으로부터의 비산물(飛散物)이 많기 때문에 실리콘에칭속도가 한층 증가되어 이 온도영역에서 선택비가 상승하는 것이 판명되었다.
다음에, 제1도(d)에 나타낸 바와 같이 O2프라즈마 에칭에 의해 탄소막패턴 (3)만을 제거하여 테이퍼형태에서 수직까지의 측벽형상을 갖추고서 고정밀도로 가공된 실리콘산화막패턴(2a)을 얻을 수 있게 되었다.
비교를 위해 레지스트패턴을 마스크로 이용하여 상기와 거의 동일한 조건으로 실리콘산화막(2)의 에칭을 수행하는 경우, 기판온도 50℃부터 160℃까지는 측벽의 테이퍼각도를 80°로부터 83°까지 수직으로 근접시킬 수 있게 되나, 기판온도를 160℃ 이상으로 상승시킨 경우 레지스트패턴이 열에 의해 변형되기 때문에 원하는 패턴치수의 패턴을 고정밀도로 가공하는 것은 곤란하였다.
다음에, CO가스를 첨가하지 않고서 CHF3가스만을 에칭가스로 이용하여 실리콘산화막의 에칭을 수행하였다. 즉, CO가스를 첨가하지 않고, CHF3가스의 유량을 200sccm로 한 이외에, 그 밖의 조건은 상기와 동일한 조건으로 파워 2.6W/cm2, 압력 40mTorr, 기판온도를 50℃에서 300℃까지 변화시켜 에칭을 수행하였다.
그 결과, CHF3단복가스의 경우 50℃의 기판온도에서는 테이퍼각도가 74。, 125℃에서는 테이퍼각도가 84。, 170℃에서는 테이퍼각도가 90。로 되었다. 이와 같이, 상기 CHF3가스에 CO가스를 첨가한 경우에 대해, 보다 저온에서 수직형상이 얻어지는 것이 판명되었다. 그러나, 어느 온도에 있어서도 대실리콘산화막 선택비는 10 미만이었다. 대실리콘선택비를 올리기 위해 총유량을 200sccm에서 일정하게 하여 가스의 첨가량을 증가시키면, 기판온도가 170℃일 경우 CHF3가스유량 70sccm, CO가스유량 130sccm에서 대실리콘선택비가 20으로 되었다. 그때의 패턴가공형상을 SEM으로 관찰하면 테이퍼각도는 84。이었다.
이상 설명한 기판온도 이외에 압력변화 및 파워변화를 시험하였다. 그러나 어느 경우에도 약간은 테이퍼각도와 대실리콘선택비에 영향을 미치는 정도로 되었다.
이하, 제1실시예에 의해, 테이퍼각도 83。이상, 대실리콘선택비 20 이상을 양립시키는 데에는 기판온도를 160℃ 이상, 250℃ 미만으로 제어할 필요가 있는 것이 판명되었다.
상기 실시예에서는 CHF3가스를 이용하였지만, CF4가스등도 사용할 수 있다. 또, CO가스 대신 또는 이에 부가하여 H2가스를 이용해도 된다.
[실시예 2]
다음, 본 발명을 동(Cu)의 드라이에칭에 있어서, 에칭마스크로서 탄소막을 이용한 경우에 적용한 제2실시예에 대해 설명한다. 즉 본 실시예에 있어서, Cu등의 할로겐 화합물은 증기압이 낮아 이온등의 높은 에너지충격 및 기판온도가 에칭에 필요로 되기 때문에 레지스트등의 유기질재료 대신 탄소막패턴을 에칭마스크로서 이용한 예이다.
먼저, 제4도(a)에 나타낸 바와 같이 Si기판(41)상에 SiO2막(42)을 형성하고, 이 SiO2막(42)상에 Cu막(43 ; 400nm)을 스퍼터링법에 의해 형성한다. 그후, 제4도(b)에 나타낸 바와 같이, 탄소막(44)을 200nm의 두께로 상기와 동일한 스퍼터링법에 의해 형성하고, 동시에 비교를 위해 스퍼터링법에 의해 실리콘산화막(44′ ; SiO2)을 두께 300nm로 형성한 시료도 만들었다.
다음, 제4도(c)에 나타낸 바와 같이 탄소막(44) 및 SiO2막(44′)상에 각각 1.6 μm두께의 레지스트막(45)을 퇴격하여 제4도(d)에 나타낸 바와 같이 레지스트패턴(45a)의 형성을 수행하였다. 상기 제4도(d)에 나타낸 공정에 있어서, 탄소막(44) 혹은 SiO2막(44′)의 용출박리(溶出剝離)는 전혀 발생되지 않았다.
다음, 제4도(e)에 나타낸 바와 같이 레지스트패턴(45a)을 마스크로 이용하며 반응성 이온에칭으로 탄소막(44)의 패터닝을 실시하였는 바, 이용된 드라이에칭장치는 상기한 마그네트론을 배치한 반응성 이온에칭장치이고, 에칭조건은 H2가스유량 100sccm, 압력 1.5Pa, 고주파전력 1.7W/cm2, 기판온도 25℃이었다.
그 결과, 제4도(e)에 나타낸 바와 같이 탄소막패턴(44a)이 형성되었고, 더욱이 이 탄소막패턴(44a)상에는 레지스트패턴(45a)이 잔존하게 된다. 한편, 상기와 동일한 에칭장치로 레지스트패턴(5a)을 마스크로 이용하여 SiO2막(44′)의 패터닝을 수행하였는 바, SiO2막(44′)의 패터닝도 상기와 같이 H2가스를 이용한 동일조건으로 에칭하였다. 이에따라 제4도(e)에 나타낸 것과 마찬가지로 SiO2막패턴(44a′)이 얻어지고, 이 SiO2막패턴(44a′)상에도 레지스트패턴(45a)이 잔존하게 된다.
다음, 제4도(f)에 나타낸 바와 같이 이들의 박막상에 잔존하는 레지스트패턴 (45a)을 제거하기 위해 유기용액처리에 의해 레지스트패턴(45a)의 박리를 수해하였는 바, 이에 의해 탄소막패턴(44a) 및 SiO2막패턴(44a′상의 레지스트패턴(45a)은 완전히 에칭제거되고, 탄소막패턴(44a) 또는 SiO2막패턴(44a′)으로 이루어진 에칭마스크패턴이 형성되었다.
다음, 제4도(g)에 나타낸 바와 같이 탄소막패턴(44a) 또는 SiO2막패턴(44a′)을 에칭마스크로 이용하여 Cu막(43)의 에칭을 수행하는 바, 에칭장치는 실시예 1에서 이용된 마그네트론을 배치한 반응성 이온에칭장치를 이용하였고, 에칭가스로서 Cl2(총유량 100sccm)를 이용하여 압력0.5Pa, 고주파전력 1.7W/cm2으로 기판온도를 200~400℃까지 변화시켰다.
먼저, 고주파전력을 인가하지 않고 압력과 기판온도를 변화시켜 Cu막의 에칭속도를 측정한 경우, 제5도에 나타낸 바와 같이 기판온도 250℃ 미만에서는 압력을 변화시켜도 Cu는 완전히 에칭되지 않는 것이 판명되었고, 또한 압력이 크게 되는 동안 Cu막의 에칭속도는 커지는 것이 판명되었다. 더욱이, 탄소막패턴을 상기 조건하에서는 완전히 에칭되지 않고, 열에 의한 변형도 발생되지 않았다.
따라서, 고주파전력을 인가하여 Cu막의 에칭을 수행하는 경우, 기판온도 250℃미만에서는 극히 Cu막의 에칭속도가 작은 것이 판명되었다.
더욱이, 기판온도를 300℃ 이상으로 상승시켜 에칭하는 경우, 제4도(G)에 나타낸 바와 같이 거의 수직형상으로 Cu를 에칭하는 것이 가능한 것이 판명되었다. 또한, 잔유물등의 발생은 전혀 관찰되지 않았다.
이때 Cu의 에칭속도는 400nm/min, 탄소막의 에칭속도는 100nm/min, Cu와 탄소막과의 에칭선택비는 4이다. 따라서, 탄소막은 300℃ 이상의 고온에서도 할로겐가스를 이용한 반응성 이온에칭의 양호한 에칭마스크로서 작용하는 내열성을 갖추기 위해, Cu와 같은 할로겐화합물의 증기압이 낮은 재료에 있어서도 고정밀도의 에칭이 가능하게 된다.
비교를 위해, Cu막상에 SiO2막으로 이루어진 마스크패턴을 형성한 것에 대해 상기 조건으로 에칭한 경우, 기판온도 300℃에 있어서는 잔유물의 발생이 관찰되었다. 이는 에칭중에 SiO2막에서는 산소가 발생되기 때문에 Cu의 에칭생성물이 발생되고 혹은 Cu의 에칭표면이 국부적으로 산화되며, 극히 증기압이 낮은 Cu산화물이 형성되어 에칭되게 되는 경우도 관찰된다.
한편, 탄소막 마스크를 이용한 경우는 마스크에서의 산소발생이 발생되지 않는다. 더욱이, 마스크에서 발생되는 탄소 혹은 탄소 염화물은 잔유분위기중에 잔존하는 수분 및 산소와 반응하고, 수분 및 산소를 제거하는 작용이 발생되어 Cu표면이 산화되게 되어 잔유물의 발생이 발생되지 않는다.
또한, Cu막상에 통상의 레지스트패턴을 형성하여 기판온도를 상승시켜 에칭시킨 경우, 광경화처리를 실시한 레지스트패턴에서도 기판온도 150℃ 이상에서는 레지스트패턴이 열에 의해 열화되는 것이 판명되었다. 한편, 탄소막패턴을 마스크로 이용한 경우, 기판온도 400℃에 있어서도 패턴의 열화는 관찰되지 않았다.
그리고, 제4도(h)에 나타낸 바와 같이 탄소막패턴(44a)을 Cu막(43)상에서 제거하기 위해 통상의 평행평판전극을 갖춘 에칭장치를 이용하여 수행하였는 바, 에칭스로서는 SF6혹은 NF3등의 적어도 불소원자를 함유하고, 산소원자를 함유하지 않는 가스 혹은 H2가스를 이용하여 압력 50mTorr, 고주파전력 150W, 기판온도 50℃에서 수행하였다.
탄소막패턴(44a)의 제거후, Cu막패턴(43a)의 형상을 SEM으로 관찰하는 경우, 패턴의 일화는 관찰되지 않고, 0.4 μm 치수의 라인 앤드 스페이스(line and space)에서 고정밀도의 에칭이 가능하게 되었다.
더욱이, 상기 실시예에서는 Cl2가스를 이용하였지만 BHr등의 가스, 또는 이들의 혼합가스를 이용할 수도 있다. 또한, 에칭가스로서 트리알킬포스핀을 이용한 경우에는 기판온도 150℃ 이상에서 Cu막의 에칭이 가능하다.
[실시예 3]
다음, 본 발명의 방법을 텅스텐의 패턴형성방법에 적용한 제3실시예에 대해 설명한다.
먼저, 실시예 2와 마찬가지로 제4도(a)에 나타낸 바와 같이 실리콘기판(41)상에 열산화에 의해 막두께가 10nm인 산화실리콘(SiO2)막(42)을 형성하고 CVD법에 의해 막두께가 200nm인 텅스텐막(43 ; W)을 형성한다. 다음에 제4도(b)에 나타낸 바와 같이 이 상층에 스피터법에 의해 탄소막(44 ; 두께 100nm)을 형성한다.
다음에, 제4도(d)에 나타낸 바와 같이 탄소막(44)상에 포토레지스트를 도포하고, 제4도(c)에 나타낸 바와 같이 통상의 리소그래피기술을 이용하여 레지스트패턴(45a)을 형성한다. 다음에, 제4도(e)에 나타낸 바와 같이 레지스트패턴(45a)을 마스크로 이용해서 H2가스를 이용한 반응성 이온에칭법에 의해 탄소막(44)을 수직의 측벽형상에 가공한다. 그리고, 제4도(f)에 나타낸 바와 같이 레지스트패턴(45a)을 CF4/O2가스를 이용한 다운플로우에칭에 의해 제거하여 탄소막패턴(44a)을 형성하였다.
다음, 제4도(g)에 나타낸 바와 같이 탄소막패턴(44a)을 에칭마스크로 이용하여 W막(43)의 에칭을 수행하고, 이 W막(43)의 에칭에 있어서도 상기한 드라이에칭장치를 이용한다.
에칭조건은 반응용기내의 가스압력을 50mTorr로 하고, 에칭가스로서 Cl2가스 혹은 SF6또는 이들의 혼합가스를 이용하여 혼합가스의 혼합비를 변화시켜 고주파전력 150W하에서 실온으로 수행한다. 그 결과 제6도에 나타낸 바와 같이 에칭가스로서 SF6가스(100%)가 이용된 경우에는 W막의 에칭속도가 350nm/min인 것에 비해, Cl2가스(100%)를 이용한 경우에는 W막의 에칭속도는 20nm/min까지 감소되는 것이 판명되었다. 이때 탄소막의 에칭속도는 SF6가스(100%)에서는 10nm/min, Cl2가스(100%)에서는 5nm/min로 극히 적은 것이 판명되었다. 더욱이, 웨이퍼면내에서의 에칭속도의 분포를 측정한 경우, SF6가스(100%)에서는 웨이퍼주변부에서의 에칭속도가 빠르고, 균일성이 75%(3δ/X : 평균에칭속도)로 극히 낮은 것이 판명되었다. 또한, 에칭에 의해 얻어진 패턴의 단명형상을 SEM으로 관찰한 경우, SF6가스(100%)하에서는 제7도(a)에 나타낸 바와 같이 W막(43)에 언더커트가 발생되고, 반대로 Cl가스 (100%)하에서는 제7도(c)에 나타낸 바와 같이 패턴측벽이 테이퍼형상으로 되어 고정밀도의 패터닝이 가능하게 되었다.
따라서, SF6가스와 Cl2가스의 혼합가스비를 적절히 변화시킴으로써 기판온도를 상승시켜 에칭을 수행하였다. 그 결과, 기판온도 130℃, Cl2와 SF6의 가스분압(7 대 3)에 있어서, 제7도(b)에 나타낸 바와 같이 수직형상의 패터닝이 가능하게 되었다.
또한, 제8도에 나타낸 바와 같이 기판온도의 상승과 더불어 W막의 에칭속도가 증가하여 130℃에서는 450nm/min 인 것에 대해, 탄소막의 에칭속도는 50nm/min으로 극히 적은 것이 판명되고, 고선택비를 갖는 W막을 에칭할 수 있는 것이 명백해졌다. 더욱이, 웨이퍼내에서의 에칭속도분포를 측정한 경우, 제8도에 나타낸 바와 같이 기판온도와 더불어 에칭균일성이 향상되는 현상이 나타나고, 기판온도 160℃에서의 균일성 (3δ/X)은 10%이었다. 이 요인으로서는 웨이퍼 주변부에 비해 웨이퍼중앙부에서는 에칭생성물인 텅스텐염화물(WCl6)등의 농도가 높아지게 되고, 이들 생성물의 재퇴적에 의해 에칭속도가 억제된다. 따라서, 웨이퍼중앙부에서의 에칭속도는 주변부와 비교하면 작게 되지만, 기판온도를 상승시킴으로써 이들 에칭생성물(WCl6)등의 증기압이 높아지게 되어 재퇴적이 발생하게 되는 것으로 추측된다. 더욱이, 기판온도를 상승시키면, 에칭속도 및 에칭균일성은 향상되기는 하지만, 형상에 언더커트가 발생되었다.
여기서 상기 영역에 있어서, CO가스를 첨가하여 에칭을 수행하였는 바, CO가스의 첨가와 더불어 W막 및 탄소막의 에칭속도는 천천히 감소하지만 언더커트는 억제되고, CO의 첨가량에 의해 형상을 제어하는 것이 가능하였다. 또한, 에칭균일성은 CO의 첨가에 의해 크게 변화되지 않는 것이 판명되었다.
따라서, W막등을 높은 에칭속도에서 웨이퍼면내에서의 높은 균일성을 갖추면서 고정밀도로 에칭하기 위해서는 기판온도를 상승시키고, 탄소막 마스크를 이용해서 고선택비로 에칭하는 것이 매우 유효하다는 것이 판명되었다. 또한, 기판온도의 상승에 의해 에칭형상도 변화되지만, 이 경우에는 적절하게 에칭가스혼합비를 변화시키거나, 예컨대 CO가스를 첨가함으로써 고정밀도의 에칭이 가능하게 되는 것이 판명되었다.
마지막으로, 제4도(h)에 나타낸 바와 같이 배럴형 프라즈마 에칭장치에서 O2가스를 이용하여 탄소막패턴(44a)을 에칭에 의해 제거하였다. 탄소막패턴(44a)을 제거한 후 W 막패턴(43a)을 SEM으로 평가하는 경우 수직형상으로 0.4㎛의 선폭의 패턴이 면내의 전역으로 퍼져 양호하게 형성되는 것이 판명되었다.
상기 실시예에서는 Cl2가스, CF6가스를 이용하였지만, HBr등의 가스, 또는 이들의 혼합가스를 이용할 수도 있다.
[실시예 4]
다음, 본 발명을 Al 합금막패턴의 형성에 적용시킨 제4실시예에 대해 설명한다.
제9도(a) 내지 제9도(f)는 Al합금막패턴의 형성공정을 나타낸 단면도로서, 먼저 제9도(a)에 나타낸 바와 같이 Si기판(51)상에 SiO2막(52)을 형성하고, 이 SiO2막(52)상에 순차적으로 Ti막 및 TiN막(53 ; TiN/Ti) 및 AlSiCu박막(54 ; Si농도 1wt%, Cu농도 0.5wt%)을 퇴적하였다. 다음에, AlSiCu박막(54)의 표면을 산소가스를 이용한 프라즈마로 쪼임으로써 AlSiCu박막(54) 표면의 질의 개선을 수행한 다음 제9도(b)에 나타낸 바와 같이 박막(54)상에 탄소막(55 ; 두께 200nm)을 형성하였다. 여기서, 탄소막(55)은 마그네트론 스퍼터링 장치로 퇴적하였다.
다음에, 제9도(c)에 나타낸 바와 같이 탄소막(55)상에 포토레지스트(56 ; 막두께 1.6㎛)를 도포하고, 통상의 리소그래피기술을 이용하여 노광 및 형상하여 레지스트패턴(56)을 형성하였다. 상기 제9도(c)에 나타낸 공정에서는 현상액으로서 알칼리성 유기용제를 이용했지만, 밑바탕에 탄소막(55)의 막이 형성되어 있기 때문에 AlSiCu박막(54)의 용출등의 문제는 발생되지 않았다.
그후, 레지스트패턴(56)을 마스크로서 이용하여 반응성 이온에칭으로 탄소막(54)의 패터닝을 실시하였는바, 이용된 드라이에칭장치는 상기 마그네트론을 배치한 반응성 이온에칭장치이고, 에칭조건은 H2가스유량이 100sccm, 압력 1.5Pa, 고주파전력 1.7W/cm2, 기판온도 25℃이었다. 그 결과, 탄소막패턴(55a)이 형성되었다. 다음에, CF4/O2가스를 이용한 다운플로우애칭장치로 탄소막(55)상의 레지스트패턴(56)만을 제거함으로써 제9도(d)에 나타낸 바와 같이 레지스트패턴(56)이 완전히 에칭제거되어 탄소막(55)으로 이루어진 에칭마스크패턴이 형성되었다.
다음에, 제9도(e)에 나타낸 바와 같이 탄소막(55a)을 에칭마스크로 이용해서 AlSiCu막(54) 및 TiN/Ti막(53)의 에칭을 수행하였는 바, 이 에칭에서는 상기의 마그네트론배치의 드라이에칭장치를 이용하여 수행하였고, 에칭조건은 기판온도를 25℃로 유지하고, 에칭가스로서 Cl2와 BCl3의 혼합가스를 이용하며, 에칭압력은 0.2Pa, 고주파전력은 0.8W/cm2이었다.
이때, AlSiCu막(54)의 에칭속도는 약 350nm/min, TiN/Ti막(53)의 에칭속도는 약 150nm/min, 탄소막의 에칭속도는 20nm/min, AlSiCu와 탄소막의 선택비는 약 13이었다. 이 조건에서 웨이퍼상에서 발생되는 잔유물을 관찰하는 경우, 잔유물을 전혀 볼 수 없었다. 또한, 에칭된 AlSiCu막(54)의 형상을 SEM으로 관찰한 경우, 거의 수직의 측벽형상의 패턴이 얻어진다. 에칭후, 상기 시료를 N2분위기중에서 200℃로 기판을 가열해서 2분간 처리를 수행하고, 상기 시료를 대기중에 방치하여 부식입자를 광학현미경에 의해 평가하는 경우, 1주간 방치하여도 부식발생을 전혀 확인할 수 없었다. 여기서, 가습방치에 따른 부식의 평가를 수행하는 경우, 6시간의 가습방치에 의해 부식발생이 관측되었다.
그리고, 에칭후 350℃로 기판을 가열하고, 2분간의 후처리를 수행한 경우, 6시간의 가습방치에서도, 부식발생이 관측되지 않았다.
이 요인을 조사하기 위해, TDS법(Thermal Desorption Spectra)을 이용하는, 즉 기판온도를 가열하여 기판에서의 탈가스를 질량분석법에 의해 조사하였다. 그 결과, 제10도에 나타낸 바와 같이 기판온도의 상승과 더불어 에칭가스 성분인 Cl이나 에칭생성물인 AlCl이 방출되는 것이 판명되었다. 따라서, 가습방치에 따른 부식발생은 에칭후에 잔류하는 Cl 및 AlCl에 기인하는 것으로 관측된다. 이와 같이, TDS법에 의해 450℃까지 승온가열함으로써 Cl 및 AlCl이 완전하게 이탈하는 것이 판명되었다. 지금까지, 레지스트막 마스크를 이용한 경우에는 레지스트가 160℃ 근방에서부터 열변형되어 레지스트부터의 분해물이 AlSiCu막패턴에 부착되기 때문에 다량의 부식이 발생되는 것이다.
그러나, 이와 같이 내열성을 갖추고 탈가스가 대단히 적은 탄소막 마스크를 이용함으로써 탄소막패턴을 제거하기 전에 기판온도를 500℃ 정도까지 가열 상승시킬 수 있게 된다. 실제, 기판온도를 1100℃까지 상승시켜도 탄소막 마스크(55)로부터의 탈가스는 전혀 관측되지 않고 열변형에 따른 패턴의 열화도 관측되지 않았다. 그러나, 450℃를 넘는 온도에서 가열처리하면, AlSiCu박막(54)이 열변형되기 때문에 가열처리온도는 200~450℃가 바람직한 것으로 판명되었다.
실시예 5
다음에, 본 발명의 제5실시예로서 반도체장치에 따른 상층 금속배선과 하층 금속배선과의 접속부(VIA콘닉트)를 형성하는 공정에 있어서, 탄소막을 에칭마스크로 이용해서 적용시킨 예에 대해, 제11도를 참조하여 설명한다.
먼저, 제11도(a)에 나타낸 바와 같이, 소자가 형성된 반도체기판(61)상에 퇴적된 제1층간절연막(62)상에 제1금속배선층(63)으로서, 예컨대 Al합금배선막(Si : 1wt%, Cu : 0.5wt%)을 800nm 정도의 두께로 스퍼터법에 의해 퇴적한다. 다음 제2층간절연막으로서 저온프라즈마 CVD(기상성장)장치로 TEOS등을 이용하여 SiO2막(64)을 퇴적한다.
계속해서, 실시예 1~4에서 상술한 바와 같이 SiO2막(64)상에 스퍼터법에 의해 탄소막(60)을 200nm의 두께로 퇴적하고, 이 탄소막(60)상에 포토레지스트(65)를 퇴적하며, 통상의 포토리소그래피공정에 의해, 제2층간절연막(64)의 접속구멍형성 예점부상의 부분만 포토레지스트(65)를 제거한다.
다음에 제11도(b)에 나타낸 바와 같이 포토레지스트(65)를 마스크로 이용해서 실시예 2에서 상술한 바와 같이 H2가스를 이용한 드라이에칭기술에 의해 탄소막(60)을 이방성 에칭하여 탄소막패턴(60a)을 형성한다. 다음 제11도(c)에 나타낸 바와 같이 실시예 2와 동일한 CF4/O2가스를 이용한 다운플로우형 애싱에 의해 레지스트막(65)을 에칭제거한다.
다음에, 제11도(D)에 나타낸 바와 같이 실시예 1~4에서 이용된 드라이에칭장치를 이용하여 반응성 이온에칭법에 의해 상기의 SiO2막(64)을 제1금속배선(63)이 노출될 때까지 이방성 에칭하여 접속구멍(66)를 형성한다. 이때의 에칭은 에칭가스로서 CHF3가스를 이용하여 파워 1.4W/cm2, 압력 40mTorr, 가스유량 20sccm, 기판온도 150℃로 수행하였는 바, SiO2막의 에칭속도를 관측한 경우, 에칭속도는 200nm/mi n이었다. 이때의 형상을 SEM으로 관측할 경우, 접속구멍 측벽의 형상은 거의 수직이었다. 그러나, 에칭시의 기판온도를 100℃ 이하로 낮춤으로써 SiO2막(64)의 접속구멍의 측벽형상이 수직인 경우에 있어서는, 측벽 측면에 약간의 퇴적물(68)이 형성되지만, 에칭시의 기판온도를 낮추고 테이퍼형상된 경우 퇴적물(68)은 전혀 관찰되지 않았다.
다음, 실시예 2에서 기술한 바와 같이, O2가스프라즈마에칭에 의해 탄소막( 60)을 제거한 다음, 제11도(e)에 나타낸 바와 같이 스퍼터링법에 의해 전체면에 제2금속배선층(67 : 예컨대 AlSiCu막)을 퇴적하고, 이를 패터닝하여 제2금속배선을 형성하였다.
여기서, 비교를 위해 종래의 제조방법인 레지스트를 에칭마스크로서 이용해서 VIA콘택트를 형성하였다.
먼저, 제12도(a)에 나타낸 바와 같이 소자가 형성된 반도체기판(71)상에 퇴적된 제1층간절연막(72)상에 Al합금배선으로 AlSiCu막(73 : Si : 1wt%, Cu : 0.5wt%)을 800nm 정도 스퍼터법에 의해 퇴적하고, 더욱이 제2층간절연막으로서 저온프라즈마 CVD법에 의해 SiO2막(74)을 퇴적하였다. 여기까지의 공정은 제11도에 나타낸 것과 모두 동일하다.
다음에, SiO2막(74)상에 포토레지스트(75 : 두께 1.6 μm)를 퇴적하고, 통상의 포토리소그래피공정에 의해 층간절연막(74)의 접속구멍형성 예정부상의 부분이 레지스트(75)만을 제거한다. 다음 제12도(b)에 나타낸 바와 같이 레지스트(75)를 마스크로 이용하여 상기와 동일 조건으로 SiO2막(74)을 제1금속배선(73)이 노출될 때까지 CHF3가스를 이용하여 이방성 에칭하여 접속구멍(76)을 형성하였다.
이때, 기판온도를 130℃로 한 경우 SiO2막(74)의 접속구멍의 측벽은 약간 테이퍼형태이다. 그러나, 통상의 O2프라즈마애싱에 의해 레지스트(75)의 제거를 수행하는 경우, 제12도(b)에 나타낸 바와 같이 SiO2막(74)의 접속구멍의 측벽에 펜스 (fence)로 불리는 퇴적물(78)이 제11도(a) 내지 제11도(e)에 나타낸 탄소막(60)을 이용한 프로세스와 비교하여 보다 다량으로 형성되어 있는 것이 판명되었다. 그러나, 에칭시의 기판온도를 낮추고, SiO2막(74)의 접속구멍의 측벽을 테이퍼형태로 한 경우 퇴적물(78)은 전혀 관찰되지 않았다.
다음, 제12도(c)에 나타낸 바와 같이 스퍼터링법에 의해 전체면에 제2금속배선층인 AlSiCu막(77)을 퇴적하고, 이것을 패터닝하여 제2금속배선을 형성하였다.
다음에, 이상 설명한 탄소막을 마스크로 이용한 프로세스 (제11도 (a)~제11도(e)와 레지스트를 마스크로서 이용한 프로세스(제12도)에 의해 형성된 VIA 콘택트의 구식특성을 평가하였는 바, 평가는 실시예 4에서 기술한 바와 같이 대기에 장시간 방치하여 침내에서 발생된 부식량을 현미경관찰에 의해 조사하는 것을 수행하였다. 그 결과, 레지스트를 마스크로서 이용한 프로세스에는 다량의 부식 (corrusion)발생이 관찰되었으나, 카본을 마스크로서 이용한 프로세스에서는 1주간 방치하여도 부식은 전혀 확인되지 않았다.
이 요인을 조사하기 위해, VIA콘택트 개공후 웨이퍼를 순수한 물에 담그고, 이온크로마토그라피법에 의한 분석을 수행하는 경우, 제13도에 나타낸 바와 같이 불순물로서 Cl및 F가 검출되었다. 특히, 탄소막 마스크에 비교해 레지스트를 마스크로서 이용한 것은 Cl및 F의 양이 많은 것이 판명되었다.
즉, 부식의 요인으로서는 접속구멍 개공 종료후에 대기중에 방치하면, 제1금속배선층(73)과 그 표면에 존재하는 Cl 및 F를 포함하는 불순물과 공기중의 수분에 의해 HCl및 HF가 형성되고, 수분중에 HCl 및 HF가 포함되면 물은 전해질이 되어, 다음과 같은 반응이 용이하게 발생된다.
[반응식 1]
Al+3Cl-······················AlCl3+3e-
[반응식2]
2AlCl3+6H2O ···············2Al(OH)3+6H+6Cl-
이 반응이 한번 시작되면, 생성되는 Cl에 의해 제1금속배선층(73)을 구성하는 AlSiCu의 부식이 촉진되는 것으로 생각된다.
이와 같이, 제11도(d)와 제12도(b)에 나타낸 바와 같이 이방성 에칭에 따른 접속개공시에 포토레지스트(75)중에 포함되는 불순물이 프라즈마중에 방출되어 VIA개공무 측벽에 부착된다. 한편, 탄소막은 고순도이기 때문에 불순물의 부착등은 발생되지 않는다.
또한, 에칭이 하층의 제1금속배선(73)의 표면까지 도달하면 제1금속배선중에 포함되는 금속 및, 마스크재료(75 혹은 60) 및 SiO2막(74)에 포함되는 원자가 스퍼터되고, 이들의 물질은 접속구멍(76)의 측면 및 접속구멍(76)의 저면에 부착된다. 이들 부착물은 O2애싱에 의해 제거되지 않기 때문에 애싱후, 예컨대 접속구멍의 측면에서의 퇴적물(78 : 펜스)이 발생된다. 이는 다음 공정에 있어서 상층의 제2금속배선층(77)의 스퍼터시에 오퍼행형상을 발생시킴으로써 배선의 단절등의 문제가 발생된다.
이에 대해, 에칭마스크로서 탄소막을 사용한 경우 레지스트를 마스크로서 이용한 경우에 비해 프라즈마에 칭중의 분해물이 적기 때문에 VIA측벽에서의 퇴적물을 감소시킬 수 있게 되고, 따라서 상기한 배선이 단절되는 문제는 발생되지 않는다. 또한, 레지스트를 마스크로 이용한 경우에는 레지스트에서는 Cl과 F 등의 불순물이 발생되기 때문에 레지스트 제거후, 공기중의 수분과의 반응에 의해 용이하게 Cl-혹은 F-이온이 형성되어 부식이 다량 발생된다. 이에 대해, 탄소막 마스크에서는 미리 레지스트가 제거되어 있기 때문에 VIA구멍내에서의 불순물의 양은 대단히 적어지게 된다. 따라서, 부식은 발생되지 않는다.
여기서, 가습방치에 의한 부식평가를 수행하는 경우, 실시예 4와 마찬가지로 6시간의 가습방치에 의해 부식발생이 관측되었는 바, 여기서 부식발생을 억제하기 위한 여러 가지의 후처리를 검토하였다.
즉, 콘택트홀의 형성후 기판온도를 250℃ 이상으로 가열하고, Si2H6혹은 CO가스로 쪼인 경우, SiO2표면 혹은 AlSiCu표면에 잔류된 F 혹은 S등은 SiH4의 분해에 의해 발생된 H와, SiHx혹은 Si, 또는 CO와 직접 반응하여 SiHxF, COF, HF, HS, COS가 형성되는 것이 질량분석측정의 결과 명백하게 되었다. 따라서, 에칭후에 발생되는 SiO2혹은 AlSiCu 표면의 잔류물은 상기 기판가열처리와 적당한 반응성 가스의 선택에 따른 후처리에 의해 제거할 수 있게 되었다.
이와 같은 처리를 한 후, 가습평가에 따른 부식을 평가하는 경우 부식발생은 관측되지 않았다. 또한, 이 프로세스에 있어서는 기판을 250℃ 이상으로 가열할 필요가 있고, 레지스트마스크를 이용한 경우에는 레지스트로부터의 탈가스성분이 SiO2혹은 AlSiCu표면에 부착되기 때문에 완전한 제거는 불가능하였다. 따라서, 내열성을 갖추고 탈가스가 극히 적은 탄소막 마스크를 이용함으로써 프로세스의 실시가 가능한 것이 판명되었다. 또한, 실시예 4에 나타낸 바와 같이, 기판온도 450℃를 넘으면, SiO2표면 혹은를 넘으면, 밑바탕의 AlSiCu막이 열변형되기 때문에 후처리온도는 250℃ 이상 450 ℃ 이하에서 수행하는 것이 적당하다는 것이 판별되었다.
마지막으로, 제11도(e)에 나타낸 바와 같이 통상의 O2프라즈마애싱에 의해 탄소막(60)을 제거해서 얻어진 배선구조의 전기적 특성을 평가한 경우 양호한 특성이 얻어지고, 고신뢰성을 갖춘 디바이스를 만들 수 있게 되었다.
[실시예 6]
다음, 본 발명의 제6실시예로서 반도체장치에 대한 금속배선의 콘택트홀을 개공(開孔)하는 공정에 있어서 탄소막을 에칭마스크로 이용해서 적용시킨 예에 대해 제14도를 이용하여 설명한다.
먼저, 제14도(a)에 나타낸 바와 같이 면방위[100]인 Si기판(81)상에 불순물을 도입하여 확산층(82)을 형성한 다음, 제14도(b)에 나타낸 바와 같이 CVD법에 의해 SiO2막을 300nm 정도의 막두께로 퇴적한 후, 이 SiO2막상에 BPSG(보론, 인규화그라스)를 600nm 정도의 두께로 퇴적하고, 저온리플로우공정을 거쳐 표면을 평탄화하여 층간절연막(83)을 형성한다.
다음에, 층간절연막(83)에 다음과 같이 개공을 형성한다. 이 공정에서는 제14도(c)에 나타낸 바와 같이 층간절연막(83)상에 포토레지스트를 퇴적하고 통상의 포토리소그래피기술에 의해 개공해서 패터닝한 레지스트를 층간절연막(83)의 에칭마스크(84)로 이용하여 실시예 5에서 나타낸 것과 동일한 드라이에칭기술에 의해 층간절연막(83)을 개공한 것과, 실시예 5에서 나타낸 바와 같이 제11도 (a) ~제11도(d)의 공정에 의해 탄소막을 마스크(84)로서 층간절연막(83)을 개공한 것을 만들었다.
다음, 레지스트 및 탄소막등의 마스크(84)를 제거한 후, 개공부에 확산층 (82)이 노출된 콘택트홀(86)을 매립하도록 배선용 금속막인 AlSiCu박막(85)을 스퍼터법에 의해 전면체에 퇴적한다.
이와같이 하여 형성된 콘택트홀의 특성을 평가하는 경우, 레지스트를 마스크로 이용해서 콘택트를 개공하는 것은 콘택트저항의 증대, 접합파괴, 콘택트저항의 오차, 더욱이 AlSiCu배선의 부식이 발생되었다. 부식에 관해서는 제13도에 나타낸 바와 같이 콘택트부에서 방치시간과 더불어 부식량의 증가가 관찰되었다. 이에 대해, 탄소막을 마스크로 이용한 것은 접촉저항 증대등의 열화 및 부식의 발생이 거의 없었다.
이는, 레지스트마스크를 이용한 경우 반응성 이온에칭중에 발생되는 레지스트로부터의 분해물중 S, F, Cl등의 불순물이 콘택트홀중에 부착되어 전기적 특성의 열화를 발생시키기 위한 것으로 생각된다. 한편, 탄소막을 이용한 경우는 에칭선택비가 높기 때문에 에칭중에 있는 탄소막의 열화가 적다. 더욱이, 콘택트홀중에 부착된 경우 마스크로부터의 부착물은 탄소이기 때문에 부식등의 발생이 없고 전기적 특성을 발생하지 않는 것으로 생각된다.
또한, 에칭가스로서 상기한 바와 같이 CHF3등의 탄소를 포함한 할로겐가스를 이용한 경우는 가스 자체중에도 탄소가 포함되어 있어 마스크재료로부터의 탄소가 특히 전기적 특성의 열화를 발생시키는 것은 아니다. 이 경우에도 실시예 5와 마찬가지로 가습장치에 따른 부식의 가속시험을 수행하는 경우, 탄소막 마스크를 이용한 경우에 있어서도 부식의 발생이 관측되었다. 여기서, 실시예 5와 마찬가지로 기판온도를 250℃ 이상으로 가열하여 Si2H6, Co, B2H6등의 가스에 쪼이는 경우, Si 혹은 SiO2표면의 잔유물을 제거할 수 있었다. 또한, 본 프로세스에 있어서는 기판온도를 약 1000℃까지 상승시켜도 Si 혹은 SiO2막의 열변형등이 발생되지 않았다. 그러나, Si기판중에 형성된 확산층등에서의 불순물분포는 800℃보다 높으면 변형된다. 따라서, 신뢰성을 갖춘 디바이스를 얻기 위해서는 기판의 가열온도가 800℃ 이하인 것이 바람직하다.
이와 같은 후처리를 수행한 콘택트홀의 특성을 평가하는 경우 가습방치에 따른 부식의 가속시험에 있어서도 부식의 발생은 전혀 관측되지 않았다. 또한, 접촉저항의 증대등 전기적 특성의 열화는 전혀 보이지 않고, 고신뢰성을 갖춘 디바이스를 만들 수 있게 되었다.
더욱이, 이상의 실시예 1~6에 있어서 에칭장치로서 평행평판을 갖춘 마그네트론형의 반응성 이온에칭장치를 이용했지만 마이크로파를 인가한 ECR방전을 이용한 반응성 이온에칭장치 혹은 마이크로파, 또는 전자선을 인가함으로써 생성된 방전프라즈마하에서 피에칭기체에 전압을 인가한 반응성 이온에칭장치 또는 통상의 평행평판형의 에칭장치를 이용해도 된다.
또한, 실시예 4에서는 텅스텐막의 에칭에 대해서 기술했지만, 니켈, 티탄, 탄탈, 탄탈산화물, 티탄산스트론치움, 알루미늄산화물 혹은 알루미질화물등 고융점금속, 고융점금속규화물, 금속산화물, 금속질화물등의 에칭마스크로서 탄소막을 이용하여 기판온도를 상승시켜 이들의 재료를 에칭하는 것도 가능하다.
그외 압력, 고주파전력, 기판온도, 가스유량등은 본 발명의 요지를 이탈하지 않은 범위내에서 여러 가지로 변형하여 실시할 수 있다.
본 발명에 있어서, 탄소막과 유기레지스트막의 드라이에치특성을 조사하기 위해 다운플로우형 에칭장치, 원통형 에칭장치 및, 평행평판형 에칭장치를 이용하고, 여러 가지의 에칭가스를 이용해서 에칭가스압력, 고주파 혹은 마이크로파전력 및 기판온도를 변화시켜 에칭속도를 측정하였다.
상기 실험의 결과 원통형 에칭장치 및 평행평판형 에칭장치에 있어서는 유기레지스트막을 큰 에칭속도로 에칭하여 제거하고자 하면, 탄소막과 유기레지스트막이 동시에 에칭되어 탄소막에 대해 유기레지스트막을 선택적으로 박리시키는 것이 불가능한 것으로 판명되었다. 또한, 탄소막의 산화프라즈마에 대한 인가전압의존성을 자세히 조사한 경우, 소정 전압보다 급속히 에칭이 진행되는 것이 판명되었다.
한편, 레지스트는 인가전압에 대해 에칭속도가 단순하게 증가하는 바, 즉 탄소막에 대해 유기레지스트막을 선택적으로 박리하기 위해서는 가능한 한 프라즈마와의 사이에서 발생된 인가전압을 작게 하는 것이 바람직한 것으로 판명되었다.
여기서, 이온충격이 없는 라디칼에 대한 에칭이 진행되어 다운플로우형 에칭장치로 4불화탄소와 산소의 혼합가스를 이용한 에칭에 있어서 적절하게 이 가스비를 변화시켜 에칭속도를 측정한 경우, 소정 혼합비하에서 유기레지스트막이 매우 큰 속도로 에칭되는 것에 대해 탄소막은 거의 에칭되지 않는 현상이 발견되었다.
더욱이, 4불화탄소와 수증기를 포함하는 혼합가스 혹은 오존을 이용한 경우에는 기판온도를 제어함으로써 유기레즈스트막이 매우 큰 속도로 에칭되는 것에 대해 탄소막은 거의 에칭되지 않는 것이 판명되었다. 이 경우 Al, 실리콘, 실리콘산화막 혹은 금속막등은 전혀 에칭되지 않는 것이 판명되었다.
즉, 다운플로우형 에칭장치에서 적절히 에칭조건을 선택함으로써 레지스트패턴을 고속으로 에칭할 수 있게 된다. 더욱이, 탄소막 혹은 피에칭재료인 Al, 실리콘, 실리콘산화막 혹은 금속막에 대해 고선택비로 제거할 수 있게 된다.
이상 설명한 바와 같이 본 발명에 의하면, 탄소막을 드라이에칭시의 마스크패턴으로 이용하고 있기 때문에, 드라이에칭시에 피처리기체의 온도를 상승시켜 고온에서 에칭할 수 있게 된다. 더욱이, 에칭후 마스크패턴을 제거하기 전에 피처리기체를 고온으로 열처리하기 때문에 실리콘산화물등은 수직형상의 즉벽가공이 가능하고, 또 밑바탕 막과의 큰 선택비를 얻을 수 있게 된다. 또한, 동(銅)등의 에칭생성물의 증기압이 매우 낮은 재료에 있어서도 측벽이 수직형상에서 남은 찌꺼기가 없는 패턴을 형성할 수 있게 된다. 또한, 텅스텐, 니켈, 티탄, 탄탈, 탄탈산화물, 티탄산스트론치움, 알루미늄산화물 혹은 알루미늄질화물등의 재료에 있어서도 큰 에칭속도에서 고정밀도로 면내의 균일성이 양호하게 에칭할 수 있게 된다.
더욱이, 할로겐가스를 이용한 에칭후 마스크패턴을 박리하기 전에 고온의 열처리를 수행하기 때문에 부식 혹은 접촉저항의 증대등의 전기적 특성의 열화는 발생되지 않고, 고신뢰성을 갖춘 디바이스를 만들 수 있게 된다.
[실시예 7]
제15도는 본 발명의 제7실시예에 사용되는 장치의 개략도를 나타낸 것으로, 도면중 참조부호 101은 반응실을 나타내고, 반응실(101)내에는 피처리체를 가열하기 위한 히터(102)와, 이 히터(102)상에 설치된 피처리체(103)가 수용되어 있다. 또한, 상기 반응실(101)에는 산소원소를 포함하는 활성종등을 공급하기 위한 공급관(104)이 접속되어 있고, 상기 활성중의 반응실(101)에 대한 공급은 상기 공급관(104)으로부터 산소원소를 포함하는 가스, 혹은 산소원소를 포함하는 가스와 할로겐원소를 포함하는 가스와의 혼합가스를 도입하여 마이크로파전원(105)과 접속되어 공급관(104)에 접속된 방전관(106)을 매개로 수행된다. 또한, 반응실(110)은 배기구(107)로부터 진공배기되도록 되어 있다. 이와 같이 구성된 제15도에 나타낸 장치를 이용하여 산소와 CF4의 혼합가스를 공급관(104)으로부터 공급받아 가스에칭을 수행하였다. 또, 참조부호 108은 마이크로파 도파관이다. 여기서, 도입가스는 마이크로파방전으로 방전되어 발생된 활성종, 즉 산소가스의 경우는 0°, 산소와 CF4의 혼합가스의 경우는 0°와 F°의 중세 라디칼이 프라즈마로부터 이격된 반응실에 수송되어 피처리기체가 가스에칭된다. 여기서 에칭되는 피처리체(103)는 Si기판 혹은 Si기판상에 SiO2막을 형성하고, 이 SiO2막상에 퇴적된 AlSiCu막상에 탄소막(두께 200nm)을 형성하며, 이 탄소막상에 포토레지스트(막두께 1.6 m)를 도포해서 통상의 리소그래피기술을 이용하여 포토레지스트패턴을 형성한 것을 이용하였다.
또한, 에칭형상을 확인하기 위해 상기 포토레지스트패턴을 마스크로 이용하고, 에칭가스로서 산소가스를 이용한 반응성 이온에칭으로 탄소막을 이방성 에칭한 것을 이용하였다. 기판온도 25℃에서 산소가스와 CF4가스의 혼합비를 변화시킬 때의 레지스트 및 탄소막의 에칭속도와의 관계를 제16도에 나타낸다. 여기서, 에칭가스로서 산소가스만을 이용한 경우 레지스트 및 탄소막은 더 에칭되지 않지만, 소량의 CF4가스를 산소가스중에 혼합시킴으로써 레지스트의 에칭속도가 증가된다. 따라서, CF4의 유량이 20sccm, O2의 유량이 480sccm일 경우 레지스트의 에칭속도는 10,000 Å/분이고, 탄소막의 에칭속도는 16Å/분이며, 선택비 600과 큰 선택비를 얻는 것이 가능하였다. 이때 탄소막의 형상을 SEM에 의해 평가되는 경우, 탄소막패턴은 전혀 에칭되지 않고 탄소막상의 레지스트패턴도 완전히 박리할 수 있게 되었다.
다음에, 피처리체의 온도와 에칭가스로서 산소가스를 이용한 경우의 탄소막 및 레지스트의 에칭속도와의 관계를 제17도에 나타낸다. 제17도로부터 에칭가스로서 산소가스만을 이용한 경우 혹은 산호와 CF4의 혼합가스를 이용한 경우의 어느 경우에 있어서도 100℃부근에서 에칭이 시작되고, 피처리체의 온도상승과 더불어 탄소막의 에칭속도로 상승되는 것을 알 수 있다. 한편, 레지스트는 산소가스만을 이용한 경우 약 50℃ 부근에서 에칭이 시작되고, 또한 산소와 CF4의 혼합가스를 이용한 경우에는 실온(20℃)에서 에칭이 시작된다. 따라서, 탄소막은 100℃ 이상에서 가열하지 않으면 에칭되지 않기 때문에 기판온도를 100℃ 이하로 유지하면서 산소가스 또는 산소와 CF4의 혼합가스와 같은 산소원소를 포함하는 가스와 할로겐원소를 포함하는 가스를 이용한 다운플로우에칭에 의해 탄소막상의 레지스트만을 제거할 수 있는 것을 알 수 있다.
여기서, 기판온도를 100℃로 유지하고, 산소와 CF4의 혼합가스를 이용하여 레지스트패턴을 박리한 경우 피처리체의 단면형상을 SEM에 의해 평가하는 경우, 탄소막패턴은 거의 에칭되지 않고 탄소막상의 레지스트패턴도 완전히 박리되어 있는 것이 판명되었다.
[실시예 8]
제18도는 본 발명의 제8실시예에 따른 다운플로우에칭에 의해 탄소막에 대해 레지스트를 선택적으로 박리하고, 탄소막 마스크패턴을 형성한 후, 이 탄소막 마스크패턴을 마스크로 이용하여 피처리체를 반응성 이온에칭시킨 경우에 이용된 장치의 개략도를 나타낸다.
제18도에 나타낸 장치는 제15도에 나타낸 장치에 마그네트론을 배치한 반응성 이온에칭장치를 접속시킨 것이다.
먼저, 제18도를 참조하여 본 실시예에 적용한 드라이에칭장치에 대해 설명한다.
참조부호 111은 반응실을 나타내고, 이 반응실(111)내에는 피처리체를 가열하기 위한 히터(112)와, 히터(112)상에 설치된 피처리체(113)가 수용되어 있다. 또한, 반응실(111)에는 산소원소를 포함하는 활성종등을 공급하기 위한 관(114)으로부터 산소원소를 포함하는 가스 혹은, 산소원소를 포함하는 가스와 할로겐원소를 포함하는 가스와의 혼합가스를 도입하여 마이크로파전원(115)과 접속되어 공급관에 접속된 방전관(116)을 매개하여 수행된다. 또한 반응실(111)은 배기구(117)로부터 진공배기되도록 되어 있다.
다음에 본 장치는 에칭실(120), 배출용 예비실(140)로 구성되어 있고, 상기 에칭실(120)과 반응실(111) 및 배출용 예비실(140)간은 게이트밸브(131,141)에 의해 각각 경계지어져 있다. 그리고, 에칭실(120)을 진공으로 유지한 채로 반응실 (111)에 배치된 게이트밸브(132)로부터 피처리기체를 도입하여 배출용 예비실(140)에 배치된 게이트밸브(142)로부터 피처리기체를 배출함으로써 대기중의 수분이나 산소등의 악영향을 피할 수 있도록 되어 있다. 또한, 예비실(130,140)내에는 기판배치대(133,143)가 각각 설치되어 있다.
상기 에칭실(120)은 진공용기(120a)내에 배치된 피처리기판(121)을 배치하기 위한 제1전극(122)과, 이제1전극(122)에 13.56MHz의 고주파전력을 인가하도록 블록킹캐패시터(129)를 매개하여 접속된 고주파전원(124) 및, 상기 제1전극(122)을 냉각하여 피처리기판(121)의 기판온도를 원하는 온도로 제어하기 위한 냉각관(125)을 구비하고 있다.
또한, 염소가스(Cl2)공급라인(128a), 3염화붕소(BCl3)공급라인(128b), 브롬화수소가스(HBr)공급라인(128c), 산소가스(O2)공급라인(128d), 불활성 가스(He,Ar 혹은 Kr)공급라인(128e), 수소가스(H2)공급라인(128f) 및, 일산화탄소 (CO) 공급라인 (128g)으로부터 진공용기(120a)내에 Cl2, BCl3, HBr, O2, H2He(혹은 Ar, Kr)을 도입하면서 제1전극(122)과 제2전극을 겸한 진공용기(120a)의 내벽(상벽)간에 고주파전압이 인가되도록 되어 있다.
여기서, 진공용기(!20a)는 어스(ground)에 접속되어 있다. 또, 가스공급라인 (128a~128g)은 각각 밸브와 유량조정기(129a~129g)를 구비하고, 유량 및 가스압을 원하는 값으로 조정할 수 있도록 되어 있다.
또한, 진공용기(120a)의 제2전극부분의 위쪽에는 영구자석(126)이 설치되어 있고, 모우터에 의해 회전축(127)의 주위에서 편심회전되며, 이 영구자석(126)이 가동되는 50~500가우스의 자계에 의해 10-3Torr, 혹은 그 이하의 고진공에서도 고밀도의 프라즈마를 발생유지시킬 수 있도록 구성되어 있다. 이와같이 하여 생성된 고밀도프라즈마로부터 대량의 이온이 인출되어 피처리기판(121)에 조사되어 에칭이 수행된다.
다음에 상기한 드라이에칭장치를 사용하여 아래에 나타낸 구조의 시료에 대해 에칭프로세스를 실시한다. 더욱이, 이 프로세스의 공정도는 상기한 제4도 (a)~제4도(h)와 동일하기 때문에, 이하 제4도(a)~제4도(h)를 참조하여 설명한다.
먼저, 제4도(a)에 나타낸 바와 같이 Si기판(41)상에 SiO2막(42)을 형성하고, 이 SiO2막(42)상에 AlSiCu(Si농도 1wt%, Cu농도 0.5wt%)박막 (43)을 퇴적한다. 다음 제4도(b)에 나타낸 바와 같이 박막(43)상에 탄소막(44; 두께 200nm)을 형성한다.
다음에, 제4도(c)에 나타낸 바와 같이 탄소막(44)상에 포토레지스트(45; 두께 1.6㎛)를 도포하고, 통상의 리소그래피기술을 이용하였다. 이어 제4도(d)에 나타낸 바와 같이 레지스트패턴(45a)을 형성하였다. 이 제4도(d)에 나타낸 공정에서는 현상액으로서 알칼리성 유기이용제를 이용했지만, 현상시에 탄소막(44a)의 용출·박리등의 문제는 발생되지 않았다.
다음에, 상기 에칭시료를 제18도에 나타낸 장치내에 게이트밸브(132), 다음으로 게이트밸브(131)를 매개해서 드라이에칭 반응실(120)의 시료대(121)에 설치하였다.
다음에, 제4도(e)에 나타낸 바와 같이 O2가스를 이용하고, 기판온도를 -75℃를 유지하고, 탄소막(44)을 에칭하였는 바, 에칭조건은 O2가스(유량 100sccm), 압력은 40mTorr로 하고, 고주파전력을 1.7W/cm2로 인가하도록 하였다. 에칭된 탄소막(44a)의 형상을 SEM으로 관찰한 경우, 탄소막(44)은 거의 수직으로 에칭가능한 것이 판명되었다.
다음에, 제4도(f)에 나타낸 바와 같이 레지스트패턴(45a)의 제거를 수행하였는 바, 즉 탄소막(44)의 에칭후 게이트밸브(!31)를 매체로 진공중에서 시료를 다운플로우형 에칭반응실(111)로 반입하여 시료대(!12)에 설치하였다. 에칭가스로서 CF4/O2혼합가스를 이용하였고, CF4/O2의 유량은 20/480sccm으로 일정하게 하며, 압력은 0.3Torr로 유지하였다. 온도는 실온으로 해서 마이크로파를 인가하여 방전을 발생시켜 에칭하였다. 이에 따라 제4도(f)에 나타낸 바와 같이 레지스트패턴은 잔존물이 발생시키지 않고서 완전하게 제거할 수 있게 되었다.
다음, 제4도(f)에 나타낸 바와 같이 탄소막(44a)을 에칭마스크로 이용해서 AlSiCu막(43)의 선택에칭을 수행하였는 바, 이 AlSiCu막(43)의 에칭에 있어서도 상기한 드라이에칭장치를 이용하였다. 즉, 진공중에서 시료를 제18도에 나타낸 게이트밸브(131)에 개입하여 드라이에칭반응실(120)에 반송하여 시료대(121)에 설치하였다. 여기서, 에칭조건은, 기판온도 50℃로 유지하고, 에칭가스로서 Cl2BCl3와의 혼합가스(유량 100sccm)를 이용하였으며, 퇴적가스로서 CO(유량 20sccm)를 에칭하였다. 또, 에칭압력은 2.0Pa, RF전압밀도 0.8W/cm2로 에칭을 수행하였다. 에칭후, 시료는 배출용 예비실(140)에 게이트밸브(142)를 매개해 반입되어 배출된다. 에칭후의 AlSiCu막 패턴(43a)을 SEM으로 관찰한 경우, 제4도(g)에 나타낸 바와 같이 0.4㎛L/S(line and space)의 패턴이 양호하게 에칭되어 있는 것이 판명되었다.
마지막으로, 제4도(h)에 나타낸 바와 같이 탄소막패턴(44a)의 제거를 수행하였는 바, 에칭장치로서 통상의 배럴형 프라즈마에칭장치를 이용한 에칭가스로서 O2를 이용하여 프라즈마에칭처리를 실시한 경우, 탄소막패턴(44a)이 용이하게 박리되는 것이 확인되었다.
박리후, AlSiCu패턴(43a)을 SEM으로 평가한 경우, Cl2와 BCl3혼합가스 혹은 Cl2와 Hbr혼합가스를 이용한 경우도 테이퍼형태에서 라인/스페이스의 선폭 0.4㎛/0.4㎛의 AlSiCu막이 양호하게 형성되어 있는 것이 판명되었다.
또한, AlSiCu막패턴(43a) 표면에는 전혀 잔존물이 관측되지 않았다.
그리고, 탄소막의 패터닝방법으로서 레지스트를 마스크로 이용하여 H2, 불활성 가스나 이들의 혼합가스를 이용하여 탄소막의 드라이에칭을 수행했지만 상기 가스 혹은 혼합가스의 어느 하나를 이용해서 에칭한 경우에도 양호한 탄소막의 가공이 가능하고, 이들의 프로세스를 이용하여 형성된 AlSiCu막패턴(53a)에 대해 양호한 형상으로 남은 찌꺼기가 없는 것을 얻었다.
다음에, 에칭시료로서 AlSiCu/TiN/Ti/SiO2의 적층구조의 박막에 대해 상기한 CO를 첨가한 조건에서 에칭시킨 후 탄소막패턴을 박리한 시료를 대기중에 방치하고, 부식상태를 광학현미경에 의해 평가하는 경우, 1주간 방치하여도 부식발생이 전혀 확인되지 않았다.
이 경우, 레지스트를 제거하는 공정에서 이용된 가스는 산소원소를 포함하는 가스와 할로겐원소를 포함하는 가스의 혼합가스로 되는 어느 것이어도 되고, 할로겐원소를 포함하는 가스로서는 CF4에 한정되지 않고, FCl, C2F6, C3F8, BF3, XeF6, F2등의 NF3, SF6등의 가스가 이용된다.
또한, 레지스트를 에칭하는 수단으로서는 할로겐원소를 포함하는 활성종에 수증기체 혹은 적어도 수소원소를 포함하는 가스와의 혼합가스에 따른 방법등, 탄소막이 에칭되지 않는 방법 및 기판온도를 선택하면 어느 방법이어도 된다.
또, 이상 설명한 실시예 8에 있어서 AlSiCu막(43)을 에칭한 후, 탄소막패턴 (44a)의 박리는 배럴형 에싱장치를 이용해서 수행했지만, 제18도에 나타낸 드라이에칭장치내에 탄소막패턴(44a)을 박리하는 기능을 부가시킴으로써 탄소막패턴(44a)의 박리에 대해서도 대기에 노출시키지 않으면서 일괄된 진공장치내에서 처리할 수 있게 된다.
상기한 바와 같이, 본 발명의 방법은 상기 실시예에 한정되는 것은 아니고, 본 발명의 요지를 이탈하지 않는 범위내에서 여러 가지로 변형하여 이용할 수 있다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 피처리체에 대미지를 주지 않고서 고속으로 더욱이 탄소막에 대해 고선택비를 갖추고서 레지스트막의 제거를 수행할 수 있게 된다. 또한, 상기와 같이 레지스트막이 제거된 탄소막패턴을 마스크로 이용하여 고선택비로 피처리체의 패터닝이 가능하다.

Claims (15)

  1. 기판상에 형성된 실리콘산화막상에 탄소막을 피착하는 공정과, 상기 탄소막상에 유기막패턴을 형성하는 공정, 상기 유기막패턴을 마스크로 이용하여 상기 탄소막을 에칭하여 탄소막패턴을 형성하는 공정, 상기 유기막패턴을 제거하는 공정 및, 상기 기판을 160℃ 이상 내지 260℃ 미만으로 가열하고 불소와 탄소를 포함하는 가스를 도입해서 상기 탄소막패턴을 마스크로 이용하여 상기 실리콘산화막체를 이방적으로 가공하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 에칭가스는 불소원자와 탄소원자를 갖춘 가스, 또는 불소원자와 탄소원자 및 탄화수소 또는 수소가스를 갖춘 가스를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 기판상에 형성된 동막(銅膜) 상에 탄소막을 피착하는 공정과, 상기 탄소막상에 유기패턴을 형성하는 공정, 상기 유기막패턴을 마스크로 이용하여 상기 탄소막을 에칭해서 탄소막패턴을 형성하는 공정, 상기 유기막패턴을 제거하는 공정 및, 상기 기판을 150℃ 이상 내지 450℃ 이하로 가열하고 에칭가스를 도입하여 상기 탄소막패턴을 마스크로 이용해서 상기 동막을 이방적으로 가공하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제3항에 있어서, 상기 에칭가스는 염소원자 및 브롬화원자 또는 어느 한쪽을 포함하고, 상기 기판의 가열온도가 250℃ 이상인 것을 특징으로 하는 반도체장치의 제조방법.
  5. 기판상에 형성된 텅스텐막과 니켈막, 티탄막, 탄탈산화막, 티탄산스트롬치움막, 알루미늄산화막 및 알루미늄질화막으로 이루어진 군으로부터 선택된 피처리막상에 탄소막을 피착하는 공정과, 상기 탄소막상에 유기막패턴을 형성하는 공정, 상기 유기막패턴을 마스크로 이용하여 상기 탄소막을 에칭하여 탄소막패턴을 형성하는 공정, 상기 유기막패턴을 제거하는 공정 및, 상기 기판을 130℃ 이상 내지 800℃ 이하로 가열하고 에칭가스를 도입해서 상기 탄소막패턴을 마스크로 이용하여 상기 피처리막을 이방적으로 가공하는 공정을 구비하여 이루어진 것을 특직으로 하는 반도체장치의 제조방법.
  6. 제5항에 있어서, 상기 에칭가스는 적어도 염소원자와 브롬원자 및 불소원자중 어느 하나를 포함하는 가스, 또는 탄화수소를 갖춘 가스인 것을 특징으로 하는 반도체장치의 제조방법.
  7. 기판상에 형성된 알루미늄을 주성분으로 하는 막상에 탄소막을 피착하는 공정과, 상기 탄소막상에 유기막패턴을 형성하는 공정, 상기 유기막패턴을 마스크로 이용하여 상기 탄소막을 에칭해서 탄소막패턴을 형성하는 공정, 상기 유기막패턴을 제거하는 공정, 염소원자나 질소를 포함하는 에칭가스를 도입하여 상기 탄소막패턴을 마스크로 이용해서 상기 피처리막을 이방적으로 가공하는 공정 및, 상기 기판을 250℃ 이상 내지 450℃ 이하로 가열하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  8. 기판상에 형성된 알루미늄을 주성분으로 하는 금속막을 형성하는 공정과, 상기 금속막상에 절연막을 형성하는 공정, 상기 절연막상에 탄소막을 피착하는 공정, 상기 탄소막상에 유기막패턴을 형성하는 공정, 상기 유기막패턴을 마스크로 이용해서 상기 탄소막을 에칭하여 탄소막패턴을 형성하는 공정, 상기 유기막패턴을 제거하는 공정, 불소를 포함하는 에칭가스를 도입하여 상기 탄소막패턴을 마스크로 이용해서 상기 절연막을 이방적으로 가공하는 공정 및, 상기 기판을 250℃ 이상 내지 450℃ 이하로 가열하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  9. Si기판상에 SiO2절연막을 형성하는 공정과, 상기 절연막상에 탄소막을 피착하는 공정, 상기 탄소막상에 유기막패턴을 형성하는 공정, 상기 유기막패턴을 마스크로 이용하여 상기 탄소막을 에칭해서 탄소막패턴을 형성하는 공정, 상기 유기막패턴을 제거하는 공정, 불소원자를 함유하는 에칭가스를 도입하여 상기 탄소막패턴을 마스크로 이용해서 상기 절연막을 이방적으로 가공하는 공정 및, 상기 기판을 250℃ 이상 내지 800℃ 이하로 가열하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  10. Si의 피처리기체상에 탄소막을 피착하는 공정과, 상기 탄소막상에 유기막패턴을 형성하는 공정, 상기 유기막패턴을 따라 상기 탄소막을 에칭하여 탄소막패턴을 형성하는 공정 및, 산소원자를 할로겐원자의 활성종을 포함하는 에칭가스에 의해 또는 상기 피처리기체를 20℃ 이상 내지 100℃ 이하로 가열함과 더불어 산소원자의 활성종 또는 산소원자 및 할로겐원자의 활성종을 포함하는 에칭가스에 의해 상기 유기막패턴을 에칭하여 선택적으로 제거하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제10항에 있어서, 상기 에칭가스는 상기 피처리기체를 수용하는 처리영역과는 별도의 영역내에서 여기되어 상기 처리영역에 공급되는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제10항에 있어서, 상기 에칭가스는 불소원자를 포함하고, 그 원료가스는 SF6와 FCl, NF3, CF4, C2F6, C3F6, BF3, XeF6및, F2로 이루어진 군으로부터 선택된 적어도 1종류인 것을 특징으로 하는 반도체장치의 제조방법.
  13. Si의 피처리기체상에 탄소막을 피착하는 공정과, 상기 탄소막상에 유기막패턴을 형성하는 공정, 상기 유기막패턴을 따라 상기 탄소막을 에칭하여 탄소막패턴을 형성하는 공정, 할로겐원자와 산소원자의 활성종을 포함하는 제1에칭가스에 의해 또는 상기 피처리기체를 20℃ 이상 내지 100℃ 이하로 가열함과 더불어 산소원자의 활성종을 포함하는 제1에칭가스 혹은 할로겐원자를 포함하는 활성종과 산소원자를 포함하는 활성종을 포함하는 제1에칭가스에 의해 상기 유기막패턴을 가스에칭해서 선택적으로 제거하는 공정 및 할로겐원자를 포함하는 제2에칭가스에 의해 상기 탄소막패턴을 마스크로 이용하여 상기 피처리기체를 이방적으로 에칭하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제13항에 있어서, 산소원자의 활성종을 포함하는 제1에칭가스를 이용한 유기막 제거의 상기 피처리기체의 온도가 50~100℃인 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제10항에 있어서, 상기 산소원자의 원료가스가 O2또는 O3인 것을 특징으로 하는 반도체장치의 제조방법.
KR1019920000838A 1991-01-22 1992-01-22 반도체장치의 제조방법 KR960000375B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2156991 1991-01-22
JP91-021569 1991-01-22
JP21130291 1991-07-30
JP91-211302 1991-07-30
JP92-004198 1992-01-13
JP92-004197 1992-01-13
JP4004197A JPH0590225A (ja) 1991-01-22 1992-01-13 半導体装置の製造方法
JP419892A JPH0590223A (ja) 1991-01-22 1992-01-13 半導体装置の製造方法及び半導体製造装置

Publications (1)

Publication Number Publication Date
KR960000375B1 true KR960000375B1 (ko) 1996-01-05

Family

ID=27454037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000838A KR960000375B1 (ko) 1991-01-22 1992-01-22 반도체장치의 제조방법

Country Status (2)

Country Link
US (1) US5240554A (ko)
KR (1) KR960000375B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327564B1 (ko) * 1998-04-21 2002-07-03 박종섭 주사전자현미경관찰용시료제작방법
US11921427B2 (en) 2018-11-14 2024-03-05 Lam Research Corporation Methods for making hard masks useful in next-generation lithography

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950011563B1 (ko) * 1990-11-27 1995-10-06 가부시끼가이샤 도시바 반도체장치의 제조방법
US5302240A (en) * 1991-01-22 1994-04-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JPH0590224A (ja) * 1991-01-22 1993-04-09 Toshiba Corp 半導体装置の製造方法
US5589422A (en) * 1993-01-15 1996-12-31 Intel Corporation Controlled, gas phase process for removal of trace metal contamination and for removal of a semiconductor layer
KR100188508B1 (ko) * 1993-03-26 1999-06-01 세끼사와 다까시 비정질탄소막을 사용하는 패턴형성방법과 에칭방법 및 비정질탄소막 형성방법
US6007732A (en) * 1993-03-26 1999-12-28 Fujitsu Limited Reduction of reflection by amorphous carbon
US5340438A (en) * 1993-06-07 1994-08-23 Eastman Kodak Company Low temperature insitu image reversal process for microelectric fabrication
US5439847A (en) * 1993-11-05 1995-08-08 At&T Corp. Integrated circuit fabrication with a raised feature as mask
JP3326644B2 (ja) * 1993-11-16 2002-09-24 ソニー株式会社 シリコン系材料層の加工方法
US5468342A (en) * 1994-04-28 1995-11-21 Cypress Semiconductor Corp. Method of etching an oxide layer
TW320749B (ko) * 1994-09-22 1997-11-21 Tokyo Electron Co Ltd
US5633207A (en) * 1994-10-14 1997-05-27 Kabushiki Kaisha Toshiba Method of forming a wiring layer for a semiconductor device
JP2639369B2 (ja) * 1994-12-22 1997-08-13 日本電気株式会社 半導体装置の製造方法
JPH08241858A (ja) * 1995-01-25 1996-09-17 Toshiba Corp 半導体の反射防止膜及びこの反射防止膜を用いた半導体の製造方法
US5571576A (en) * 1995-02-10 1996-11-05 Watkins-Johnson Method of forming a fluorinated silicon oxide layer using plasma chemical vapor deposition
US5817174A (en) * 1995-12-15 1998-10-06 Kabushiki Kaisha Toshiba Semiconductor substrate and method of treating semiconductor substrate
JP3887035B2 (ja) 1995-12-28 2007-02-28 株式会社東芝 半導体装置の製造方法
US5960304A (en) * 1996-05-20 1999-09-28 Texas Instruments Incorporated Method for forming a contact to a substrate
US5759746A (en) * 1996-05-24 1998-06-02 Kabushiki Kaisha Toshiba Fabrication process using a thin resist
KR0184158B1 (ko) * 1996-07-13 1999-04-15 문정환 반도체장치의 자기 정합정 금속 배선 형성 방법
KR100209698B1 (ko) * 1996-10-11 1999-07-15 구본준 유기 반사방지막 식각방법
KR100239719B1 (ko) * 1997-01-07 2000-01-15 김영환 반도체 소자의 제조를 위한 유기막의 식각 방법
JP2000036488A (ja) * 1998-07-21 2000-02-02 Speedfam-Ipec Co Ltd ウエハ平坦化方法及びそのシステム
US6548230B1 (en) * 1998-09-18 2003-04-15 Taiwan Semiconductor Manufacturing Co., Ltd Method for in-situ removal of photoresist and sidewall polymer
US6255211B1 (en) * 1998-10-02 2001-07-03 Texas Instruments Incorporated Silicon carbide stop layer in chemical mechanical polishing over metallization layers
GB9930603D0 (en) * 1999-12-24 2000-02-16 Surface Tech Sys Ltd Plasma process and apparatus
US6576404B2 (en) * 2000-12-19 2003-06-10 Lsi Logic Corporation Carbon-doped hard mask and method of passivating structures during semiconductor device fabrication
DE10103524A1 (de) * 2001-01-26 2002-08-22 Infineon Technologies Ag Verfahren und Halbleiteranordnung zur Ätzung einer Schicht eines Halbleitersubstrats mittels einer siliziumhaltigen Ätzmaske
JP2002280354A (ja) * 2001-03-19 2002-09-27 Osaka Prefecture 炭素薄膜のエッチング方法及びエッチング装置
JP3708031B2 (ja) * 2001-06-29 2005-10-19 株式会社日立製作所 プラズマ処理装置および処理方法
US6972265B1 (en) * 2002-04-15 2005-12-06 Silicon Magnetic Systems Metal etch process selective to metallic insulating materials
US20050181604A1 (en) * 2002-07-11 2005-08-18 Hans-Peter Sperlich Method for structuring metal by means of a carbon mask
US6767824B2 (en) * 2002-09-23 2004-07-27 Padmapani C. Nallan Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask
DE10330795B4 (de) * 2003-07-08 2008-01-24 Qimonda Ag Kohlenstoff-Hartmaske mit einer Stickstoff-dotierten Kohlenstoffschicht als haftfähiger Schicht zur Haftung auf Metall oder metallhaltigen anorganischen Materialien und Verfahren zu deren Herstellung
JP4223348B2 (ja) * 2003-07-31 2009-02-12 Ｔｄｋ株式会社 磁気記録媒体の製造方法及び製造装置
JP2006012332A (ja) * 2004-06-28 2006-01-12 Tdk Corp ドライエッチング方法、磁気記録媒体の製造方法及び磁気記録媒体
KR100780944B1 (ko) * 2005-10-12 2007-12-03 삼성전자주식회사 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
KR100831252B1 (ko) * 2006-11-01 2008-05-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조 방법
KR100824536B1 (ko) * 2006-11-29 2008-04-24 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US9484220B2 (en) * 2013-03-15 2016-11-01 International Business Machines Corporation Sputter etch processing for heavy metal patterning in integrated circuits
JP6255187B2 (ja) * 2013-08-20 2017-12-27 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
CN114645281B (zh) * 2022-04-06 2023-11-24 岭南师范学院 一种褪除金属工件表面碳膜的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58212136A (ja) * 1982-06-03 1983-12-09 Toshiba Corp 微細パタ−ンの形成方法
US4620898A (en) * 1985-09-13 1986-11-04 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Ion beam sputter etching
JPS62136025A (ja) * 1985-12-10 1987-06-19 Nippon Telegr & Teleph Corp <Ntt> 極微細パタン加工用カ−ボン膜及び極微細パタン加工方法
JPS62136820A (ja) * 1985-12-11 1987-06-19 Nippon Telegr & Teleph Corp <Ntt> 極微細パタ−ン形成法
JPS6376438A (ja) * 1986-09-19 1988-04-06 Hitachi Ltd パタ−ン形成方法
JPH0258221A (ja) * 1988-08-23 1990-02-27 Semiconductor Energy Lab Co Ltd 炭素または炭素を主成分とするマスクを用いたエッチング方法
US4904338A (en) * 1988-09-23 1990-02-27 Arizona Board Of Regents Carbon enhanced vapor etching

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327564B1 (ko) * 1998-04-21 2002-07-03 박종섭 주사전자현미경관찰용시료제작방법
US11921427B2 (en) 2018-11-14 2024-03-05 Lam Research Corporation Methods for making hard masks useful in next-generation lithography

Also Published As

Publication number Publication date
US5240554A (en) 1993-08-31

Similar Documents

Publication Publication Date Title
KR960000375B1 (ko) 반도체장치의 제조방법
US5302240A (en) Method of manufacturing semiconductor device
US5411631A (en) Dry etching method
US5707487A (en) Method of manufacturing semiconductor device
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
EP0416774B1 (en) A method of treating a sample of aluminium-containing material
JP3259380B2 (ja) 半導体装置の製造方法
US5980768A (en) Methods and apparatus for removing photoresist mask defects in a plasma reactor
US5405491A (en) Plasma etching process
WO2000014793A2 (en) In-situ integrated oxide etch process particularly useful for copper dual damascene
KR930002677B1 (ko) 내화금속류 및 그 화합물의 건조식각방법
JPS6352118B2 (ko)
JPH0336300B2 (ko)
US5254213A (en) Method of forming contact windows
JP2020520554A (ja) 超伝導体相互接続のための予洗浄および堆積の方法
EP0596593B1 (en) Plasma etch process
JP3318801B2 (ja) ドライエッチング方法
KR100838502B1 (ko) 반도체 장치의 제조 방법
JP3183929B2 (ja) 半導体装置の製造方法
JPH06338479A (ja) エッチング方法
US6472329B1 (en) Etching aluminum over refractory metal with successive plasmas
JPH0590225A (ja) 半導体装置の製造方法
US20130074769A1 (en) Apparatus for the deposition of a conformal film on a substrate and methods therefor
Gorowitz et al. Reactive ion etching
US6756315B1 (en) Method of forming contact openings

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee