JPH0364923A - 多層配線間の接続方法 - Google Patents

多層配線間の接続方法

Info

Publication number
JPH0364923A
JPH0364923A JP20178289A JP20178289A JPH0364923A JP H0364923 A JPH0364923 A JP H0364923A JP 20178289 A JP20178289 A JP 20178289A JP 20178289 A JP20178289 A JP 20178289A JP H0364923 A JPH0364923 A JP H0364923A
Authority
JP
Japan
Prior art keywords
contact
layer
metal layer
insulating layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20178289A
Other languages
English (en)
Inventor
Hisatoshi Mori
森 久敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP20178289A priority Critical patent/JPH0364923A/ja
Publication of JPH0364923A publication Critical patent/JPH0364923A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概   要〕 本発明は、第1の配線金属層と、その上に絶縁層を介し
て設けられた第2の配線金属層とを互いに接続する多層
配線間の接続方法に関し、第2の配線金属層を厚く形成
することなしに、コンタクト歩留りを向上させるため、
層間の絶縁層を形成する前に第1の配線金属層上にコン
タクト用の金属層を形成しておき、その後に絶縁層を形
成して表面を平坦化し、この絶縁層をエッチバックして
上記コンタクト用金属層の表面を露出させ、その上に第
2の配線金属層を形成するようにしたものである。
〔産業上の利用分野〕
本発明は、各種ICや薄膜トランジスタパネル等におけ
る多層配線間の接続方法に関する。
〔従来の技術〕
例えば液晶テレビ等に使用されるアクデイプマトリクス
型の液晶表示装置は、一般に、画素電極及びこの画素電
極に接続されたスイッチング素子としての薄膜トランジ
スタを絶縁基板上にマトリクス状に複数配列してなる、
薄膜トランジスタパネルを備えている。第3図は、上記
薄膜トランジスタパネルにおける薄膜トランジスタと画
素電極との従来の接続構造を示す断面図である。
同図において、絶縁性の基板1上にはゲート電極2がパ
ターン形成され、その上がゲート絶縁層3で覆われてい
る。そして、その上の所定領域には、a−3i(アモル
ファスシリコン)からなるa−3t半導体層4が設けら
れ、更にa−3t半導体[4上からゲート絶縁N3上へ
かけてソース電極5とドレイン電極6がパターン形成さ
れている。
更に、以上の構成からなる薄膜トランジスタT上を覆っ
て、表面の平坦な保護絶縁層7が形成され、この保護絶
縁層7にはその表面から上記ソース電極5上まで達する
コンタクトホール8が形成されている。そして、このコ
ンタクトホール8内を含む保護絶縁N7上に画素電極9
が堆積及びバターニングにより形成されている0以上の
構成により、第1の配線金属層(この場合、ソース電極
5)と第2の配線金属N(この場合、画素電極9)とが
コンタクトホール8を介して電気的に接続された状態と
なる。
〔発明が解決しようとする課題〕 上記従来の接続構造では、コンタクトホール8を形成し
た後にその中に金属を埋め込むという方法をとっている
ため、どうしても第2の配線金属層(画素電極9)がコ
ンタクトホール8の段差部分(破線で囲んだ部分)で薄
くなってしまい、その部分で断線しやすく、よってコン
タクト歩留りが悪いという問題があった。
この問題は、第2の配線金属層(画素電極9)を相当に
厚く堆積させることにより解決できるが、その反面、金
属層が不必要に厚くなってしまい、その堆積及びエツチ
ングの際におけるスループットと加工精度が非常に悪く
なるという問題が生じる。
なお、これらの問題は、コンタクトホールを用いて多層
配線間を接続する方法であれば、上記の薄膜トランジス
タパネルにおいてのみならず、IC等を初めとする各種
分野で使用されている多層配線間の接続構造においても
生じている。
本発明は、上記従来の問題点に鑑みてなされたものであ
り、その目的は、第2の配線金属層を厚く形成すること
なしに、コンタクト歩留りを太きく向上させることので
きる多層配線間の接続方法を提供することにある。
(ff!題を解決するための手段〕 本発明の多層配線間の接続方法は、第1の配線金属層上
にコンタクト用の金属層をパターン形成する工程と、該
コンタクト用金属層上を覆って全面に絶縁層を形成して
表面を平坦化する工程と、該絶縁層の全面にエツチング
を施して、前記コンタクト用金属層の上面を露出させる
工程と、該コンタクト用盆属層の上面を含む前記絶縁層
上に第2の金属配線層をパターン形成する工程とを備え
たことを特徴とする。
〔作  用〕
本発明では、従来のように絶縁層に形成したコンタクト
ホールに金属を埋め込むのではなく、絶縁層を形成する
前にコンタクト用の金属層を第1の配線金属層上に形成
しておき、その上に第2の配線金属層を形成することで
、コンタクトをとっている。すなわち、第2の配線金属
層を堆積する際は、従来のようなコンタクトホールの大
きな段差部分が存在せず、コンタクトホールに相当する
空間には既にコンタクト用金属層が埋め込まれた状態と
なっている。そのため、第2の配線金属層には、コンタ
クト用金属層の高さと絶縁層の高さとの違いによる非常
に緩やかな段差が生じるだけであり、よって第2の配線
金属層を厚く堆積させることなしに断線を確実に防止す
ることができる。
もし、絶縁層のエツチングが過剰に行われて、上記の段
差が非常に大きくなってしまったとしても、コンタクト
用金属層が絶縁層表面から突出して側面が露出した状態
となっていることから、段差部分においてはコンタクト
用金属層の側面と第2の配線金属層との間で十分なコン
タクトが得られ、断線の心配はない。
〔実  施  例〕 以下、本発明の実施例について、図面を参照しながら説
明する。
第1図は、本発明の一実施例を適用して得られた薄膜ト
ランジスタと画素電極との接続構造を示す断面図である
同図において、ガラス等でできた絶縁性の基板1上には
、第3図と同様に、Cr(クロム)等からなるゲート電
極2.5iN(窒化シリコン)等からなるゲート絶縁層
3、a−3i(アモルファスシリコン)からなるa−3
i半導体層4、Cr等からなるソース電極5及びドレイ
ン電極6によって構成された薄膜トランジスタTが形成
されている。
そして、この薄膜トランジスタTのソース電極5上には
、/l(アルミニウム)等からなるコンタクト用の金属
J511が所定の厚さで設けられ、また、このコンタク
ト用金属層11の上面11aが十分に露出する程度に、
薄膜トランジスタTの全体がSOG等の保護絶縁層12
で覆われている。
更に、上記コンタクト用金属層11の上面11a上を含
む保護絶縁N12上に画素電極13が形成されている。
以上に述べたソース電極5と画素電極13との接続構造
は、第3図のようにコンタクトホール8内に第2の配線
金属N(画素電極9)を埋め込むことにより第1の配線
金属N(ソース電極5)とのコンタクトをとるようにし
た構造ではなく、第1の配線金属F!(ソース電極5)
上に設けられたコンタクト用金属層11の上に第2の配
線金属層(画素電極13)を設けることによりコンタク
トをとるようにした構造である。
次に、上記の接続構造を得るための本実施例の接続方法
を第2図(a)〜((至)に基づき説明する。
まず、第2図(a)に示すように、ガラス等でできた絶
縁性の基板l上の全面に、ゲート電極用のCr等の金属
を真空蒸着法やスパッタ法等により堆積させ、これをパ
ターニングすることによりゲート電極2を形成する。続
いて、ゲート電極2上を含む全面に、プラズマCVD法
等により、SiN等のゲート絶縁N3と、a−3t半導
体F!!4とを順次堆積させた後、a−3t半導体1′
!4をパターニングしてチャネル領域となる部分のみを
残す。
次に、第2図(ロ)に示すように、ソース及びドレイン
電極となるCr等の金属114と、コンタクト用金属層
となる六ぷ等の金属[15とを、真空蒸着法やスパッタ
法等により順次堆積させる。その後、第3図(C)に示
すように、金属1j14に対する金属115の大きなエ
ツチング選択比を利用することにより金属Fj15のみ
をパターニングして、金属F514のうちのソース電極
となる領域上にのみコンタクト用金属層11として残す
。例えば金属層14がCrで、金属115が/lである
場合は、塩素と塩化ボロンとヘリウムの混合ガスをエツ
チングガスとして用いたプラズマエツチングを利用する
ことにより、上記のように十分に大きなエツチング選択
比を得ることができる。続いて、第2図(d)に示すよ
うに、金属Fij14をパターニングして、a−3t半
導体J!!4上からゲート絶縁層3上にかけて互いに分
離されたソース電極5及びドレイン電極6を形成する。
その後、第2図(e)に示すように、コンタクト用金属
層11の上面11aが隠れる程度まで、スピンコード法
等によりSOGを塗布し、これを焼成することにより、
平坦化された保護絶縁N12を形成する。続いて、第2
図(f)に示すように、コンタクト用金属層11に対す
る保護絶縁層12のエツチング選択比が十分に大きくな
るようにして保護絶縁N12の全面をエッチバックして
いき、コンタクト用金属[11の上面11aが十分に露
出された時点でエツチングを終了する。なお、コンタク
ト用金属JigllがAlで、保護絶縁層12がSOG
である場合は、例えば四弗化炭素と酸素の混合ガスをエ
ツチングガスとして用いたプラズマエツチングを利用す
ることにより、上記のように十分に大きなエツチング選
択比を得ることができる。また、コンタクト用金属Fi
llの側面がわずかに露出する程度まで保護絶縁N12
をエッチバックすれば、コンタクト用金属N11の上面
11aを十分に露出させて、上面11a上から保護絶縁
層12の残査をきれいに除去することができる。
最後に、第2図(2)に示すように、コンタクト用金属
層11の上面11a上を含む保護絶縁112上の全面に
、画素電極となる金属層を堆積させた後、これをパター
ニングして、上記コンタクト用金属層11と十分なコン
タクトが得られる領域内に画素電極13として残す。こ
の画素電極13の材料としては、保護絶縁層12との間
で十分なエツチング選択比を得ることのできる、例えば
へlやCr等の金属を使用する。以上の工程により、第
1の配線金属層(薄膜トランジスタTのソース電極5)
と第2の配線金属層(画素電極13)とをコンタクト用
金属F!llにより電気的に接続することができる。
本実施例では、第3図のように絶縁層7に形成したコン
タクトホール8に金属を埋め込むのではなく、絶縁N1
2を形成する前にコンタクト用の金属N11を第1の配
線金属層(ソース電極5)上に形成しておき(第2図6
)〜(イ)参照)、その後にコンタクト用金属FJII
とほぼ同一高さの絶縁Ji12を全面に形成しく第2図
(e)、(f)参照)、その上に第2の配線金属J! 
(i!素電極13)を形成することで、コンタクトをと
っているー。すなわち、第2の配線金属FM(画素電極
13)を堆積する際は、第3図に示したようなコンタク
トホール8の大きな段差部分が存在せず、このコンタク
トホールに相当する空間には既にコンタクト用金属F!
!11が埋め込まれた状態となっている。そのため、第
2の配線金属J!(画素電極13)には、第1図または
第2図(2)に明らかなように、コンタクト用金属層1
1の高さが絶縁層12の高さよりも若干高いことによっ
て生じる非常に緩やかな段差が生じるだけであり、よっ
て第2の配線金属層(画素電極13)を厚く堆積させな
くとも、断線を確実に防止することができる。もし、絶
縁層12のエッチバックが過剰に行われて、上記の段差
が大きくなってしまったとしても、コンタクト用金属層
11の側面の一部が絶縁N12の表面上に露出した状態
となっていることから、段差部分においてはコンタクト
用金属層11の露出した側面を介して第2の配線金属F
J(画素電極13)との間で十分なコンタクトが得られ
、よって断線の心配はない。
更に、従来のようなコンタクトホール形成のための孔開
は加工が必要ないので、孔開けの不良によるコンタクト
不良もなくなる。
なお、保護絶縁層12の材料としては、上述したSOG
以外にも、平坦化可能な他の絶縁材料を使用できる。
また、本発明は、上述した薄膜トランジスタと画素電極
との間の接続の他にも、IC等における各種の多層配線
間の接続にも適用できることは勿論である。
〔発明の効果〕
本発明によれば、第1の配線金属層と第2の配線金属層
とを絶縁層を介して接続する際に、第2の配線金属層を
厚く形成することなしに、断線を確実に防止して、コン
タクト歩留りを大きく向上させることができる。
【図面の簡単な説明】
第1図は本発明の一実施例を適用して得られた薄膜トラ
ンジスタと画素電極との接続構造を示す断面図、 第2図(a)〜(2)は同実施例を示す製造工程図、第
3図は従来における薄膜トランジスタと画素電極との接
続構造を示す断面図である。 l・・・基板、 2 ・ 3 ・ 4 ・ 5 ・ 6 ・ 11 ・ 12 ・ 13 ・ T・ ゲート電極、 ゲート絶縁層、 a−3t半導体層、 ソース電極(第1の配線金属層)、 ドレイン電極、 コンタクト用金属層、 保護絶縁層、 画素電極(第2の配線金属層)、 薄膜トランジスタ。

Claims (1)

  1. 【特許請求の範囲】 第1の配線金属層上にコンタクト用の金属層をパターン
    形成する工程と、 該コンタクト用金属層上を覆って全面に絶縁層を形成し
    、表面を平坦化する工程と、 該絶縁層の全面にエッチングを施して、前記コンタクト
    用金属層の上面を露出させる工程と、該コンタクト用金
    属層の上面を含む前記絶縁層上に第2の金属配線層をパ
    ターン形成する工程とを備えたことを特徴とする多層配
    線間の接続方法。
JP20178289A 1989-08-03 1989-08-03 多層配線間の接続方法 Pending JPH0364923A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20178289A JPH0364923A (ja) 1989-08-03 1989-08-03 多層配線間の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20178289A JPH0364923A (ja) 1989-08-03 1989-08-03 多層配線間の接続方法

Publications (1)

Publication Number Publication Date
JPH0364923A true JPH0364923A (ja) 1991-03-20

Family

ID=16446854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20178289A Pending JPH0364923A (ja) 1989-08-03 1989-08-03 多層配線間の接続方法

Country Status (1)

Country Link
JP (1) JPH0364923A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016080809A (ja) * 2014-10-15 2016-05-16 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
US9469492B2 (en) 2014-09-08 2016-10-18 Murata Machinery, Ltd. Transfer device and carrier system with pair of hooks

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9469492B2 (en) 2014-09-08 2016-10-18 Murata Machinery, Ltd. Transfer device and carrier system with pair of hooks
JP2016080809A (ja) * 2014-10-15 2016-05-16 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器

Similar Documents

Publication Publication Date Title
US5828433A (en) Liquid crystal display device and a method of manufacturing the same
US7705355B2 (en) Thin-film transistor display devices having composite electrodes
US5066106A (en) Liquid crystal display device having redundant buses
US5930676A (en) Multilayered interconnection substrate and process for fabricating the same
US5995174A (en) Liquid crystal display apparatus with source/drain electrodes and pixel electrode formed by the same material
US5682059A (en) Semiconductor device including anti-fuse element and method of manufacturing the device
CN100367103C (zh) 基片、具有该基片的液晶显示器及其制造方法
JPS63104371A (ja) 半導体メモリの製造方法
CN111312731A (zh) 一种阵列基板及其制备方法、显示面板
JPH0364923A (ja) 多層配線間の接続方法
KR100202236B1 (ko) 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판
JPS60261174A (ja) マトリツクスアレ−
JPH09260668A (ja) 薄膜トランジスタおよびその製造方法
JPS58213449A (ja) 半導体集積回路装置
JP2570255B2 (ja) 薄膜トランジスタマトリツクスアレ−パネル及びその製造方法
JP2621287B2 (ja) 多層配線層の形成方法
US6159759A (en) Method to form liquid crystal displays using a triple damascene technique
JP3326929B2 (ja) 液晶表示装置の製造方法
JPS62155537A (ja) 半導体装置の製造方法
JPH08236622A (ja) 半導体装置及びその製造方法
JPS63258043A (ja) 半導体装置の製造方法
JPS6246574A (ja) アクテイブマトリクスアレ−の製造方法
JPH03112151A (ja) 能動層積層素子
JPS61134786A (ja) 表示装置
JP2727587B2 (ja) 多層配線法