KR100430924B1 - 집적회로 및 그의 제조 방법 - Google Patents

집적회로 및 그의 제조 방법 Download PDF

Info

Publication number
KR100430924B1
KR100430924B1 KR10-2001-7002949A KR20017002949A KR100430924B1 KR 100430924 B1 KR100430924 B1 KR 100430924B1 KR 20017002949 A KR20017002949 A KR 20017002949A KR 100430924 B1 KR100430924 B1 KR 100430924B1
Authority
KR
South Korea
Prior art keywords
conductive structure
conductive
diffusion barrier
layer
contact hole
Prior art date
Application number
KR10-2001-7002949A
Other languages
English (en)
Other versions
KR20010086369A (ko
Inventor
만프레트 엥겔하르트
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010086369A publication Critical patent/KR20010086369A/ko
Application granted granted Critical
Publication of KR100430924B1 publication Critical patent/KR100430924B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 집적회로에 관한 것으로, 제 1 배리어층(7) 및 제 2 배리어층(8)은 제 1 절연층(4)에 형성된 제 1 도전성 구조물(6) 위로 배치된다. 상기 제 1 배리어층 및 제 2 배리어층에 콘택홀(10)이 제공되며, 상기 콘택홀은 상기 도전성 구조물(6)까지 연장된다. 상기 콘택홀(10)의 측벽은 상기 제 1 배리어층(7) 위로 스페이서를 포함한다. 상기 스페이서는 확산 배리어로서의 역할을 하며 상기 제 1 배리어층(7)의 표면까지 연장된다. 제 2 도전성 구조물(13)이 상기 콘택홀(10)에 위치되고 상기 제 1 도전성 구조물(6)과 도전성 연결된다. 상기 스페이서는 콘택홀을 형성하면서 제 1 도전성 구조물로부터의 재료가 상기 제 2 절연층(8)의 표면상에 증착되는 것을 방지한다.

Description

집적회로 및 그의 제조 방법{INTEGRATED CIRCUIT AND METHOD FOR PRODUCING THE SAME}
집적회로의 장래성을 위한 새로운 재료에 대한 요구가 증가되고 있다. 이러한 재료에서, 구리가 도전 재료로 연구되고 있다.
이러한 새로운 재료에 있어, 발생되는 문제점중 하나는 반도체 웨이퍼, 특히 실리콘 웨이퍼가 상기 재료에 의해 오염된다는 것이다.
따라서 구리로 구성된 도전성 구조물과 반도체 기판 사이에 절연 확산 배리어를 제공하고, 도전성 구조물의 콘택 영역에 반도체 기판에 도전성 배리어를 제공하기 위해 도전 재료로서 구리를 포함하고 있는 집적회로가 제안되고 있다(예를 들어, M. Woo 등의 1998 Symp. VLSI Technology Digest of Technical Papers, 12-13 페이지, 또는 L.Su 등의 1998 Symp. VLSI Technology Digest of Technical Papers, 18-19 페이지 참조). 이러한 배리어의 목적은 도전성 구조물로부터 도전 재료가 반도체 기판을 오염시키는 확산을 방지하기 위한 것이다.
또한, 이러한 도전성 구리 구조물 위로 확산 배리어를 제공하는 방법이 제안되고 있고, 상기 배리어는 상이한 금속 평면 사이에서 소위 층간 유전체로서 사용되는 유전체층으로 구리 확산을 방지한다.
구리로 구성되는 도전성 구조물의 2개 평면을 갖는 집적회로를 제조하기 위해, 먼저 구리로 도전성 구조의 하부 평면을 형성하는 방법이 공지되어 있다(예를 들어, M. Woo 등의, 1998 Symp. VLSI Technology Digest of Technical Papers, 12-13페이지 또는 Su 등의, 1998 Symp. VLSI Technology Digest of Technical Papers, 18-19페이지 참조). 상기 하부 평면은 확산 배리어층에 의해 반도체 기판으로부터 분리되며, 도전성 확산 배리어는 콘택 영역에 사용된다. 절연 확산 배리어층은 하부 금속화 평면의 전체 영역에 형성되며, 하부 금속화 평면의 도전성 구조물에서 콘택홀이 개방되는 추가의 유전체층이 상기 절연 확산 배리어층에 형성된다. 다음, 먼저 전기적으로 도전성있는 배리어가 형성되고 콘택홀이 구리로 충진된다.
본 구조물에서도 구리에 의해 유전체층의 오염이 발생한다.
본 발명은 특히 도전 재료로 구리를 사용함으로써 수행될 수 있는 집적회로 에 관한 것이다.
도 1은 제 1 도전성 구조물에 형성되는 제 1 절연층, 제 1 도전성 구조물을 덮는 확산 배리어층, 및 확산 배리어층까지 개방되는 콘택홀이 있는 제 2 절연층을 포함하는 기판의 단면도.
도 2는 균일한 배리어층을 증착한 후의 반도체 기판 단면도.
도 3은 콘택홀의 측벽상에서 확산 배리어 효과를 갖는 스페이서를 형성한 후의 반도체 기판 단면도.
도 4는 콘택홀 내에 제 1 도전성 구조물의 표면이 노출된 후의 반도체 기판 단면도.
도 5는 제 2 도전성 구조물을 형성한 후의 반도체 기판 단면도.
따라서, 본 발명은 2개 이상의 도전성 구조물을 갖고 도전성 구조물로부터의 재료가 주변 재료속으로 확산되는 집적회로에서 나타나는 문제점을 방지하는 것에 기초한다. 또한, 본 발명은 이러한 집적회로 장치를 제조하는 방법을 설명한다.
본 발명에 따라, 상기 문제점은 청구항 제 1 항에 따른 집접회로 및 청구항 제 6 항에 따른 집적회로 제조 방법에 의해 해결된다. 본 발명의 또다른 장점은 나머지 종속항들에 의해 달성된다.
본 발명에 따른 집적회로에는 제 1 절연층에 형성되는 제 1 도전성 구조물이 제공된다. 제 1 도전성 구조물 위로는 확산 배리어층 및 제 2 절연층이 배열되며, 제 1 도전성 구조에 이르는 콘택홀이 제공된다. 확산 배리어층 위로, 콘택홀의 측벽에는 제 1 도전성 구조물로부터 제 2 절연층으로 재료의 확산에 대해 배리어로서의 역할을 하며 확산 배리어층의 표면에 이르는 스페이서가 제공된다. 제 1 도전성 구조물과 도전성으로 연결되는 제 2 도전성 구조물이 콘택홀에 배열된다.
이러한 형태의 집적회로를 제조하기 위해서, 제 1 도전성 구조물을 포함하여 적어도 제 1 절연층을 갖는 기판에 확산 배리어층이 형성된다. 제 2 절연층이 상기 확산 배리어층에 형성된다. 제 1 도전성 구조물 위로 제 2 절연층에 콘택홀이 에칭되고 제 1 도전성 구조물의 표면은 확산 배리어층으로 덮힌다. 다음 콘택홀의 측벽상에 제 1 도전성 구조물로부터 제 2 절연층 속으로 재료의 확산에 대해 배리어로서의 역할을 하는 스페이서가 형성된다. 그다음, 콘택홀은 제 1 도전성 구조물의 표면까지 개방되어 제 2 도전성 구조물이 형성된다.
제 1 도전성 구조물의 표면이 콘택홀에 노출되기 전에 콘택홀의 측벽은 확산 배리어 효과를 갖는 스페이서로 덮혀져 있기 때문에, 상기 회로는 콘택홀이 개방되는 경우, 콘택홀이 개방되는 동안 제 1 도전성 구조물의 표면에서 제거된 재료가 제 2 절연층의 측벽상에 증착되는 것이 방지된다. 콘택홀을 에칭하는 동안 이러한 유형의 증착은 공지된 방법에 따라 제조된 집적회로에서는 확산 배리어의 사용에도 불구하고 유전체층 오염이 발생한다는 사실에 따른 문제점을 해결할 것으로 여겨진다. 본 발명에 따른 방법에서는, 이러한 증착은 단지 스페이서 또는 확산 배리어층의 표면에서만 발생할 수 있다. 스페이서 및 확산 배리어층은 확산 배리어를 구성하기 때문에, 제 2 절연층의 오염이 효과적으로 방지된다.
스페이서는 확산 배리어 효과를 갖는 전기적으로 도전성인 재료로 형성되며, 이러한 경우에, 제 2 도전성 구조물의 유효 도전 단면은 스페이서 단면적 만큼 확대된다.
제 1 도전성 구조물와 인접한 도전성 구조물 사이에 회로의 단락을 방지하기 위해서, 절연 확산 배리어 재료, 특히 SiN 또는 SiON으로 구성된 확산 배리어층을 제공하는 것이 바람직하다.
본 발명에 따른 집적회로, 및 그의 제조 방법은 제 1 도전성 구조물 및/또는 인접한 재료속으로의 큰 확산을 나타내는 제 2 도전성 구조물에 사용되는 경우 효과적으로 적용될 수 있다. 특히, 집적회로 및 그의 제조 방법은 제 1 도전성 구조물 및/또는 제 2 도전성 구조물에 있어 구리, 은, 금, 백금 또는 팔라듐이 사용되는 경우 효과적으로 적용될 수 있다.
확산 배리어 효과를 갖는 모든 재료가 스페이서로 적합하며, 특히 SiN, SiON, Ta, TaN 또는 Ti 또는 TiN이 적합하며, 도전 재료는 도전 단면에 대해 바람직하다.
제 1 도전성 구조물은 전기적으로 도전성이 있고, 제 1 도전성 구조물의 적어도 하부면과 측면에 배열되고 제 1 도전성 구조물로부터 재료가 인접한 재료속으로 확산되는 것에 대해 배리어로서의 역할을 하는 제 1 확산 배리어 구조와 인접해 있다. 특히, Ta, TaN, Ti 또는 TiN이 제 1 확산 배리어 구조물에 적합하다.
또한, 제 2 도전성 구조물 아래에는 전기적으로 도전성이 있고 제 2 도전성 구조물로부터 재료가 확산에 대한 배리어로서의 역할을 하는 제 2 확산 배리어 구조물을 제공하는 것이 바람직하다. 특히, Ta, TaN, Ti 또는 TiN이 제 2 확산 배리어 구조물에 적합하다.
이하 본 발명은 첨부 도면을 참조로 보다 상세히 설명한다.
반도체 기판은 1개 이상의 보호층(1) 및 그위로 배열되는 절연 확산 배리어층(2)을 포함한다. 대체로 반도체 기판은 단결정 실리콘으로 구성되며, 보호층(1)은 SiO2로 구성되며 절연 확산 배리어층(2)은 SiN으로 구성된다. 보호층(1) 및 절연 확산 배리어층(2)에는 폴리실리콘 또는 텅스텐으로 이루어진 단자(3)가 제공되며, 이는 보호층(1) 하부에 있는 반도체 기판에 콘택을 제조하도록 제공된다(도 1 참조).
절연 배리어층(2)의 표면에는 SiO2또는 당업자들에게는 낮은 k 재료로 알려져 있는 SiO2보다 낮은 유전 상수를 갖는 유기 또는 무기 재료의 제 1 절연층(4)이 형성되며, 제 1 절연층(4)은 상업적 명칭이 PBO, BCB, 플로우필(flowfill) 또는 실크를 갖는 폴리이미드 또는 물질로 0.1㎛ 내지 2㎛의 두께가 적합하다. 형성된 제 1 절연층(4)에는 개구부 형성, Ta로 이루어진 제 1 도전성 배리어층 증착 및 구리층 증착, 및 제 1 절연층(4)의 표면이 노출될 때까지 화학적 기계적 연마 처리에 의해 제 1 확산 배리어 구조물(5) 및 제 1 도전성 구조물(6)이 형성된다. 제 1 확산 배리어 구조물(5)은 제 1 도전성 구조물(6)의 측면과 바닥부에 인접해 있다. 제 1 도전성 구조물(6)로부터 제 1 절연층(4) 속으로, 또한 하부에 위치된 단자(3) 속으로, 그리고 단자(3)를 통한 반도체 기판속으로의 어떠한 확산도 방지된다. 제 1 도전성 구조물(6)이 제 1 절연층(4)에 형성된다.
다음, SiN으로 구성되는 제 1 확산 배리어층(7)이 전형적으로 <100㎚, 바람직하게는 10 내지 50㎚의 두께로 가능한 하부층에 형성된다. 확산 배리어층(7)에는 0.1㎛ 내지 2㎛ 층 두께로 SiO2또는 k가 낮은 재료의 제 2 절연층(8)이 형성된다. 에칭 마스크(9)의 도움으로, 플라즈마 공정에 의해 콘택홀(10)이 형성되며, 상기 홀은 제 1 도전성 구조(6) 위로 배열되며 확산 배리어층(7)의 표면까지 연장된다.
제 2 절연층(8)이 SiO2로 구성되는 경우, 에칭 마스크(9)는 포토레지스트, 폴리이미드 또는 포토이미드로 형성되며, 플라즈마 에칭 공정은 CF4, CHF3및/또는 C4F8를 함유한 에칭 가스를 사용하여 실행된다.
제 2 절연층(8)이 k가 낮은 재료로 구성되는 경우, 에칭 마스크(9)는 SiO2, SiN 또는 SiON으로 형성되며, 플라즈마 에칭 공정은 N2, CF4등이 첨가된 O2를 함유한 에칭 가스를 사용하여 실행된다.
에칭 마스크(9)가 제거된 후에, Ta로 이루어진 균일한(conformal) 확산 배리어층(11)이 PVD(물리적 기상 증착) 또는 CVD(화학적 기상 증착)에 의해 10 내지 50㎚ 두께로 증착된다(도 2 참조).
불소의 화학작용(chemistry)(CF4, CHF3, 예를 들어 CF4+ O2)을 사용하는 이방성 에칭에 의해, 스페이서(11')가 콘택홀(10)의 측벽 상에 있는 균일한 배리어층(11)으로부터 형성된다. 스페이서(11')는 TaN으로 구성되며 구리에 대한 확산 배리어 효과를 갖는다(도 3 참조). 스페이서(11')는 제 1 확산 배리어층(7)의 표면까지 연장된다.
불소의 화학작용을 이용하는 이방성 에칭에 의해, 확산 배리어층(7)이 구조화되어, 콘택홀(10)이 제 1 도전성 구조(6)의 표면까지 연장된다. 이러한 에칭 단계 동안, 콘택홀을 면하고 있는 제 2 절연층(8)의 표면은 스페이서(11')로 덮혀져, 콘택홀(10)을 면하고 있는 제 2 절연층(8)의 측면상에 제 1 도전성 구조물(6)의 표면에서 제거되는 재료의 증착이 방지된다(도 4 참조). 선택적으로, 스페이서(11')의 에칭 및 확산 배리어층(7)의 구조화는 1개의 에칭 단계로 실행될 수 있다.
그다음, 제 2 절연층(8), 스페이서(11') 및 제 1 도전성 구조물(6)의 노출된 표면을 덮는 제 2 도전성 확산 배리어층이 증착된다. 제 2 도전 확산 배리어층은 PVD 또는 CVD 증착에 의해 10㎚ 내지 50㎚ 두께로 TaN으로 형성된다. 콘택홀(10)에서 나머지 틈을 충진시키는 추가의 구리층을 증착하고, 구리층 및 그아래에 배열된 제 2 도전성 확산 배리어층을 구조화함으로써, 제 2 확산 배리어층(12) 및 제 2 도전성 구조물(13)이 형성되고, 상기 제 2 도전성 구조물은 제 1 도전성 구조물(6)과 도전성 연결된다(도 5 참조). 제 2 도전성 구조물(13)은 금속 트랙이 금속 평면에 속하도록 구성된다.

Claims (10)

  1. - 절연층(4)에 제공되는 제 1 도전성 구조물(6)이 형성되고, 상기 제 1 도전성 구조물 위로 배리어층(7) 및 제 2 절연층(8)이 배열되고, 상기 제 1 도전성 구조물(6)까지 연장되는 콘택홀(10)이 제공되고,
    - 상기 제 1 도전성 구조물(6)에 도전성 연결되는 제 2 도전성 구조물(13)이 상기 콘택홀(10)에 배열되는 집적회로에 있어서,
    - 상기 제 1 도전성 구조물(6)의 표면이 상기 콘택홀(10)에 노출되기 이전에, 상기 확산 배리어층(7) 위로 상기 콘택홀(10)의 측벽에는 상기 제 1 도전성 구조물로부터 상기 확산 배리어층(7)의 표면까지 연장되는 스페이서(11')가 제공되어 제 2 절연층(8) 속으로의 재료 확산에 대해 배리어로서의 역할을 하는 것을 특징으로 하는 집적회로.
  2. 제 1 항에 있어서,
    상기 스페이서(11')는 전기적으로 도전성이 있는 것을 특징으로 하는 집적회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 도전성 구조물(6)은, 전기적으로 도전성이 있고 상기 제 1 도전성 구조물(6)의 적어도 하부면과 측면에 배열되고 상기 제 1 도전성 구조물(6)로부터의 재료의 확산에 대해 배리어로서의 역할을 하는 제 1 확산 배리어 구조물(5)과 인접해 있는 것을 특징으로 하는 집적회로.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 도전성 구조물(13)은, 전기적으로 도전성이 있고 적어도 상기 제 2 도전성 구조물(13)의 하부면에 배열되고 상기 제 2 도전성 구조물(13)로부터의 재료의 확산에 대해 배리어로서의 역할을 하는 제 2 확산 배리어 구조물(12)과 인접해 있는 것을 특징으로 하는 집적회로.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 도전성 구조물(6) 및/또는 상기 제 2 도전성 구조물(13)은 구리, 은, 금, 백금 또는 팔라듐을 포함하고,
    상기 스페이서(11') 및/또는 상기 제 1 확산 배리어 구조물(5) 및/또는 제 2 확산 배리어 구조물(12)은 Ta, TaN, Ti 또는 TiN을 포함하고,
    상기 확산 배리어층(7) 및/또는 상기 스페이서(11')는 SiN 또는 SiON을 포함하는 것을 특징으로 하는 집적회로.
  6. -제 1 도전성 구조물(6)에 형성된 적어도 제 1 절연층(4)을 갖는 기판(1,2,3)에 확산 배리어층(7)을 형성하고,
    -상기 확산 배리어층(7)에 제 2 절연층(8)을 형성하고,
    -상기 제 1 도전성 구조(6) 위에서 상기 제 2 절연층(8)속으로 콘택홀(10)이 에칭되고,
    -상기 제 1 도전성 구조물(6) 표면의 홀이 상기 확산 배리어층(7)으로 덮히고,
    -상기 콘택홀(10)의 측벽상에, 상기 제 1 도전성 구조물(6)로부터의 재료가 상기 제 2 절연층(8) 속으로의 확산에 대해 배리어로서의 역할을 하는 스페이서(11')를 형성하고,
    -상기 콘택홀(10)에, 상기 제 1 도전성 구조물(6)과 도전성 연결되는 제 2 도전성 구조물(13)을 형성하는 것을 특징으로 하는 집적회로 제조 방법.
  7. 제 6 항에 있어서,
    상기 스페이서(11')는 전기적으로 도전성의 물질로 형성되는 것을 특징으로 하는 집적회로 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    -상기 전기적 도전성 구조물(6)을 형성하기 위해서, 상기 제 1 절연층(5)을 상기 기판(1,2,3)에 형성하고,
    -제 1 도전성 배리어층을 증착 및 구조화시킴으로써, 전기적으로 도전성이 있고 개구부의 하부면과 측벽을 덮는 제 1 확산 배리어 구조물(6)이 형성되고,
    -상기 제 1 도전성 구조물(8)이 도전 재료로 개구부를 충진시킴으로써 형성되는 것을 특징으로 하는 집적회로 제조 방법.
  9. 제 6 항 또는 제 7 항에 있어서,
    -상기 제 1 도전성 구조물(6)의 표면까지 연장되는 상기 콘택홀(10)이 형성되고 난 후에, 제 2 도전성 배리어층이 증착되고,
    -도전층이 증착되고,
    -상기 도전층 및 상기 제 2 도전성 배리어층을 구조화시킴으로써, 상기 제 2 도전성 구조물(13)과 상기 제 2 도전성 구조물(13) 아래에 배열되는 제 2 확산 배리어 구조(12)가 형성되는 것을 특징으로 하는 집적회로 제조 방법.
  10. 제 6 항 또는 제 7 항에 있어서,
    -상기 제 1 도전성 구조물(6) 및/또는 상기 제 2 도전성 구조물(13)은 구리, 은, 금, 백금 또는 팔라듐을 포함하며,
    상기 스페이서(11') 및/또는 상기 제 1 확산 배리어 구조(5) 및/또는 상기 제 2 확산 배리어 구조(12)는 Ta, TaN, Ti 또는 TiN을 포함하며,
    상기 확산 배리어층(7) 및/또는 상기 스페이서(11')는 SiN 또는 SiON을 포함하는 것을 특징으로 하는 집적회로 제조 방법.
KR10-2001-7002949A 1998-09-23 1999-09-14 집적회로 및 그의 제조 방법 KR100430924B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19843624A DE19843624C1 (de) 1998-09-23 1998-09-23 Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE19843624.6 1999-09-23

Publications (2)

Publication Number Publication Date
KR20010086369A KR20010086369A (ko) 2001-09-10
KR100430924B1 true KR100430924B1 (ko) 2004-05-12

Family

ID=7881968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7002949A KR100430924B1 (ko) 1998-09-23 1999-09-14 집적회로 및 그의 제조 방법

Country Status (7)

Country Link
US (2) US6828680B2 (ko)
EP (1) EP1118122B1 (ko)
JP (1) JP2002525871A (ko)
KR (1) KR100430924B1 (ko)
DE (2) DE19843624C1 (ko)
TW (1) TW444375B (ko)
WO (1) WO2000017928A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2789803B1 (fr) * 1999-02-12 2002-03-08 St Microelectronics Sa Procede de realisation d'une connexion metallique verticale dans un circuit integre
FR2798512B1 (fr) * 1999-09-14 2001-10-19 Commissariat Energie Atomique Procede de realisation d'une connexion en cuivre au travers d'une couche de materiau dielectrique d'un circuit integre
JP4381526B2 (ja) * 1999-10-26 2009-12-09 東京エレクトロン株式会社 プラズマエッチング方法
KR100835779B1 (ko) * 2002-06-24 2008-06-05 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
KR100954685B1 (ko) * 2003-02-17 2010-04-27 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성 방법
JP4813778B2 (ja) * 2004-06-30 2011-11-09 富士通セミコンダクター株式会社 半導体装置
US7282433B2 (en) * 2005-01-10 2007-10-16 Micron Technology, Inc. Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
KR100641362B1 (ko) * 2005-01-13 2006-10-31 삼성전자주식회사 이중 확산방지막을 갖는 배선구조 및 그 제조방법
DE102007004860B4 (de) * 2007-01-31 2008-11-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
JP5466889B2 (ja) * 2009-06-18 2014-04-09 東京エレクトロン株式会社 多層配線の形成方法
KR101113327B1 (ko) * 2009-12-29 2012-03-13 주식회사 하이닉스반도체 관통전극을 갖는 반도체소자 및 그 제조방법
CN109326596B (zh) * 2017-08-01 2022-05-03 联华电子股份有限公司 具有电容连接垫的半导体结构与电容连接垫的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529254A (ja) * 1991-07-24 1993-02-05 Sony Corp 配線形成方法
JPH05198786A (ja) * 1992-01-22 1993-08-06 Sharp Corp クリアモールドｃｃｄ固体撮像素子
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US5847460A (en) * 1995-12-19 1998-12-08 Stmicroelectronics, Inc. Submicron contacts and vias in an integrated circuit
JPH09260492A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 半導体装置の製造方法
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US5821168A (en) * 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
US5904565A (en) * 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US6136682A (en) * 1997-10-20 2000-10-24 Motorola Inc. Method for forming a conductive structure having a composite or amorphous barrier layer
US6197688B1 (en) * 1998-02-12 2001-03-06 Motorola Inc. Interconnect structure in a semiconductor device and method of formation
JPH11317446A (ja) 1998-05-01 1999-11-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6117769A (en) * 1998-08-11 2000-09-12 Advanced Micro Devices, Inc. Pad structure for copper interconnection and its formation
KR100302593B1 (ko) * 1998-10-24 2001-09-22 김영환 반도체패키지및그제조방법
US6150272A (en) * 1998-11-16 2000-11-21 Taiwan Semiconductor Manufacturing Company Method for making metal plug contacts and metal lines in an insulating layer by chemical/mechanical polishing that reduces polishing-induced damage
TW426980B (en) * 1999-01-23 2001-03-21 Lucent Technologies Inc Wire bonding to copper
US20020000665A1 (en) * 1999-04-05 2002-01-03 Alexander L. Barr Semiconductor device conductive bump and interconnect barrier
US6251772B1 (en) * 1999-04-29 2001-06-26 Advanced Micro Devicees, Inc. Dielectric adhesion enhancement in damascene process for semiconductors
US6221780B1 (en) * 1999-09-29 2001-04-24 International Business Machines Corporation Dual damascene flowable oxide insulation structure and metallic barrier
TW434854B (en) * 1999-11-09 2001-05-16 Advanced Semiconductor Eng Manufacturing method for stacked chip package
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
JP2002057126A (ja) * 2000-08-10 2002-02-22 Fujitsu Ltd 半導体装置とその製造方法
US6607937B1 (en) * 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
US20020098673A1 (en) * 2001-01-19 2002-07-25 Ming-Shi Yeh Method for fabricating metal interconnects
US20030042615A1 (en) * 2001-08-30 2003-03-06 Tongbi Jiang Stacked microelectronic devices and methods of fabricating same
US20030127719A1 (en) * 2002-01-07 2003-07-10 Picta Technology, Inc. Structure and process for packaging multi-chip
US20030160311A1 (en) * 2002-02-28 2003-08-28 Aminuddin Ismail Stacked die semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate

Also Published As

Publication number Publication date
KR20010086369A (ko) 2001-09-10
EP1118122A1 (de) 2001-07-25
WO2000017928A1 (de) 2000-03-30
DE19843624C1 (de) 2000-06-15
JP2002525871A (ja) 2002-08-13
US20040038507A1 (en) 2004-02-26
DE59915066D1 (de) 2009-10-01
TW444375B (en) 2001-07-01
US6828680B2 (en) 2004-12-07
US6998338B2 (en) 2006-02-14
US20010026952A1 (en) 2001-10-04
EP1118122B1 (de) 2009-08-19

Similar Documents

Publication Publication Date Title
US6633074B2 (en) Integrated circuit wiring with low RC time delay
US5795823A (en) Self aligned via dual damascene
US4977105A (en) Method for manufacturing interconnection structure in semiconductor device
US6876028B1 (en) Metal-insulator-metal capacitor and method of fabrication
JP2007221161A (ja) 半導体デバイスで用いられるキャパシタとその製造方法
US20080232025A1 (en) Mim capacitor and method of making same
US4872050A (en) Interconnection structure in semiconductor device and manufacturing method of the same
US6440839B1 (en) Selective air gap insulation
KR100430924B1 (ko) 집적회로 및 그의 제조 방법
KR20010072659A (ko) 반도체 부품 제조 방법
EP0355339A2 (en) Process for making self-aligned contacts
KR100342639B1 (ko) 반도체 구조물의 제조 방법
EP1384264A2 (en) Metal-to-metal antifuse structure and fabrication method
US6054389A (en) Method of forming metal conducting pillars
KR20060050475A (ko) 반도체장치 및 그 제조방법
KR19990082907A (ko) 반도체 장치 및 그 제조 방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR100387254B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100349346B1 (ko) 반도체장치의 배선패턴 형성방법
US6180520B1 (en) Multiple layer interconnects with low stray lateral capacitance
JP3999940B2 (ja) 半導体装置の製造方法
KR0126102B1 (ko) 반도체 소자의 금속막간 절연 방법
KR100262009B1 (ko) 반도체장치의 제조 방법
KR100300075B1 (ko) 반도체 소자의 배선구조
US20040124528A1 (en) Metal line structures in semiconductor devices and methods of forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150422

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee