TW444375B - Integrated circuit-arrangement and its production method - Google Patents

Description

經濟部智慧財產局員工消费合作杜印製 1 4443 7 5 A7 B7 五、發明說明（（） 本發明係開於一種積體電路配置，其恃別是可在使用 銅作為導電性材料之情況下製成。 新材料在未來中已逐漸增加地使用在積體電路配置 中。此外，亦研究以銅作為導電性材料。 在逭些新材料中會發生以下之問題：半導體晶圓（待別 是矽晶圓）會與此種材相接觸β 因此，己有論文建謙（例如，該參閲M. Woo et al, 1998 Syaip. VLSI Technology Digest of Technical Papers, page 12 to 13， or L. Su et al, 1998 Sy雇p. VLSI Technology Digest of Technical Papers, page 18 to 19}在積體電路(其 含有銅作為導電性材料）中在此種由網所構成之導鬣性結構以 及半導睡基板之間設置一種隔離用之擴散位障且在至半 導體基板之導霣性結構之接觸匾中設置一種導霄性位 障。藉由逋些位障可防止導霣性结構之接觸用之導霣性 材料擴散至半導體基板中。 此外，亦建謙在此種由銅所構成之導®性結檐上方設 置一些擴散位陣，其可防止銅擴散至介電層中，這些介 AS/S是作為各禰不同之金屬面之間所辅之中間金颶介霣 質之用。 為了裂进一種具有二個導霣性結構（其由銅所携成）平面 之積體電路，則已為人所知者（例如，請參閲H, Woo et al, 1 9 98 Sjrmp· VLSI Technology Digest of Technical Papers, page 12 to 13, or L . Su et a 1, 1 9 9 8 Symp.^8Ι

Technology Digest of Technical Papers, page 18 to 1，)是 -3- 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公S ) ---- I J— I n n » n I [ l I i ϋ ϋ ϋ n ϋ I ^ {锖先M讀背面之;i意事項再¾寫本頁) 經濟部智慧財產局員工消費合作社印製 4443 7 5 A7 B7 五、發明說明（> ) 首先形成這些由銅所構成之導電性結之下部平面β此種 下部平面藉由擴散位障層而與半導體基板相隔離，其中 在接觸區中使用導電性之擴散位障《在下部之金屬面上 在整面上施加一種隔離用之擴散位障層且其上再施加另 一介電層，此一介電層中須開啓一些接觸孔以連通至下 部金屬面之導電性結構。然後施加一棰導電性位障。然 後接觸孔中以銅填入 已顯示之情況是：在此種結構中此棰介電層會受到銅 所污染β 本發明之目的是提供一極稹髖電路配置，其具有至少 二锢導電性結構且其中可防止導電性結構之材料擴散至 周圔之材料中，此外，本發明亦涉及此種積體電路配置 之製造方法。 依據本發明，上述目的是藉由申諳専利範圍第1項之 積體電路配置以及第6項之裂造方法來逹成。本發明之 其它形式敍述在其餘之各項申諳專利範圍中。 在本發明之電路配置中設置第一導電性結構，其埋置 於第一隔離餍中。在第一導電性結構上方配置一種擴散 位障層和第二隔雔層，在這些層中設置一種接觸孔，此 接觸孔可抵達第一導電性结構。接觸孔之側壁在搌散位 障層上方設有間隔層（spacer),其作為一種位障以防止第 一導電性結構之材料擴散至第二隔離層且.此種間隔層可 逹擴散位障層之表面。在接觸孔中K置第二導電性結 構，其導電生地與第一導霉性結構相連。 本紙張尺度適用中囷國家標準（CNS)A4規格（210 X 297公釐） ---^--I Η---------------訂---------線 Υ (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明說明（4 ) 料（特別是S i R或S i Ο N >所構成之擴散位障層。 本發明電路配置及其製造方法可有利地應用在材料之 使用上以製成第一導電性結構及/或第二導電性結構，此 二種導電性結構對相鄰之材料具有很高之擴散性。待別 是此積體電路及其裂造方法可有利地使用銅、銀、金、 白金或把來製成第一導電性結構及/或第二導電性結構。 所有具有擴散位障功能之材料都適合用作間隔層 (spacer),造些材料特別是SiN, SiON, Ta，TaN或Ti或 TiN,其中就導霣横切面而言導電性材料是較有利的。 第一導霉性結構較佳是鄰接於第一擴散位障結構，其 是導電性的且至少配置在第一導電性結構之下方及侧面 且對第一導電性結構之材料擴散至相鄰之材料而言是作 為一種位障用。特別.是Ta, TaN, Ti或TiN適合作用第一 擴散位障结構β 此外，在第二導轚性結構下方設置第二擴散位障結構 是有利的。第二擴散位障結構是導霄性的且由下方鄰接於第二 導霣性結構且對第二導電性結構之材料之擴散而言是作為一種 ---.---------复--------訂---------線Υ (請先閱讀背面之注意事項再填寫本頁) 經濟部智铎財產局員工消費合作杜印製 是 9 ΠΛ 待。 C 構 用結 陣障 位位

N T

或 T 散 擴二 第 作 用 合 適 亦 圖 ο 述 詳 來 例 施 實 之 中 式 圖 在 示 顯 據 依 ： 將下 下如 以明 明說 發單 本簡 式 第第 入蓋 第埋授 構其 第 圖 面 切 之 板 基 之 層 離 隔1 MaJ 有 具 圖 : 層 括離 包隔 又二 板第 基 ； .構 中結 層性 離電 隔導 結 性 導 ，接 層種 障一 位啓 散開 擴中 UBU L ί 種其 本紙張尺度適用中囤國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印" ；} 4443 7 5 A7 _______B7__________ 五、發明說明（Γ ) 觭孔直至擴散位障層之表面為止。 第2圓在沈積一種共形（conform)之位障層之後 之切面圃。 第3匾在接梅孔之侧壁上形成一種具有擴散位障 之間隔層之後此半導髂基板之切面圖* 第4圖在接觸孔内部使第一導電性結構之表面 後此半導體基板之切面圖《 第5圖在形成第二導電性結構之後此半導髖基@ 面圖》 半導體基板具有至少一層鈍化層1及配置於其上之隔 離用之擴敢位障層2。半導雔基板基本上含有單晶 鈍化層1含有Sit^，隔離用之擴散位障層2含有SiN。 在鈍化層1以及隔雌用之擴散位障層2中設置一種由多 晶矽或鎢所構成之终端3,其是用來與半導體基板中~ 種設置在鈍化層1下方之組件相接觸（第1圖）》 在隔離用之位障層2之表面上施加一種厚度〇· 1卜《«至 2 fx·之由Si 0»或介轚常數較Si 埋小之有機或無機材 料構成之第一隔離層4,此種有機或無機材料在學術界 稱為低K材料且庙用於具有商用名稱為PBO,BCB，Fl〇wfill或silk之聚 醛亞胺(polyinid)或材料。在第一隔離層4中薙由開口之形成， 由Ta所構成之第一導電性位障層之沈積，銅層之沈稹以 及随後進行化學-機械式抛光直至第一隔離層4之表面裸 露為止以形成第一擴散位障結構5及第一導霣性結構6。 第一擴散位障結構5邮接於第一導锺性結構6之側面和底 本紙張尺度適用中困國家標準（CNS)A4規格（210 X 297公釐） ---JllJIm ------ 訂.--I-----線 ^ C請先閱讀背面之注意事項再填寫本頁) 4443 7 b A7 B7 五、發明說明（b ) (請先閱讀背面之注意事項再填寫本頁) 部，此種層5對第一導電性結構6之銅擴散至第一隔離 層4及其下之終端3中且經由终端3擴散至半導睦基板 中都具有防止作用。第一導電性結構6埋置於第一隔離 層4中。 随後以盡可能小之層厚度（典型上是小於1 Q Ο η π，較佳 是1G至50nra)施加一種由SiN所構成之第一擴散位障層 7。在擴散位障層7上施加一種由Si 或低K材料所構 成之第二隔離層8(厚度是G.ljjuii至Μ助於蝕刻 遮罩S而在電漿拽刻過程中開啓一痼接觸孔1Q,其配置 在第一導電性結構6上方且達到擴散位障層7之表面。 若第二隔離層8由Si 構成，則姓刻遮單3須由光阻， 聚醯亞胺或光敏之聚醢亞胺(Photoimid)所構成且電漿蝕刻過程須使用一 種含有C F4 , C H F5及/或C+ Fe之蝕刻氣體來進行。 若第二隔離層8是由低K材料所構成，則蝕刻遮罩9 須由SiO；^, SiN或SiOH所構成且電漿蝕刻過程是以一種 含有\之蝕刻氣體在添加CFM或類似物之情況下來 進行。 經濟部智慧財產局員工消費合作社印製 在去除此蝕刻遮罩8之後藉由PVD(Physical Vapor deposition)^ CVD (Chemical Vapor depositiοn )而沈積一 種由T a所構成之共形之擴敗位障層n,其厚度是i〇至 5 Οηη (第 2圃）。 緒由以氟化物（C & , C Η %例如C + Oi )來進行之非等 向性蝕刻而由共形之位障層11使間隔層11_形成於接觸 孔10之側壁上。間隔層II1由TaN所構成且對銅（Cu)而 -8 - 本紙張尺度適用中囤國家標準（CNS)A4規格（210 X 297公釐） 4443 7 5 經濟部智慈財產局員工消費合作杜印製 A7 B7 五、發明說明（7 ) 言具有一種擴敗位障功能（第3圃）。間隔層11’到逹第一 擴散位障層7之表面。 铥由以氟化物來進行之非等向性蝕刻而對擴散位障層 7進行結構化，使接觸孔10坻達第一導電性結構6之表 面《>在此種蝕刻步驟中第二隔離層8之面向接觸孔之表 面是以間隔層11’來覆蓋，這樣可防止：第一導霣性結 構6之表面上所去除之材料堆疊在第二隔離層8之邊緣 (這些邊線面向接®孔1〇)(第4圖）β另一種方式是間隔 層11'之牲刻以及擴散位障層7之结構.化可在一種蝕刻 步驟中進行。 然後沈稹第二導霣性擴敗位障層，其覆綦：第二隔雄 層8之表面，間隔層11’以及第一導電性結構6之裸® 之表面。第二導《性纊散位障層Η由PVD -或CVD -沈積 法而由TaH所構成（其厚度是10η*至5flnB)e藉由另一 銅層（其填入接«孔10中殘留之空間中）之沈積以及銅層 及配置於銅層下方之第二導霣性擴散位障層之結構化而 形成第二擴散位嫌層12及第二導電性結構13(其是與第 一導霣性結構6導霣性地相連接）（第5圖）。第二導電性 結構13構成金靨面之導霣軌。 符號説明 1…鈍化層 2…隔離用之擴敗位障層 3…終端 4…第一隔離靥 本紙張尺度通用中國國家標準（CNS)A4規格（210x297公釐） --------- I - - - - ----—訂_ {請先閱讀背面之泫意事項再填寫本頁) 4443 7 5 A7 B7 五、發明說明（/ ) 5…第一擴散位障結構 6…第一導電性結構 7··*擴散位障層 8…第二隔離層 9…蝕刻遮罩 10…接《孔 1 1…保形之位障層 1厂…間隔層 1 2…第二擴散位障結構 13···第二導霣性结構 ----------------------訂---------線 5 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -10 — 本紙張尺度適用中國國家株準（CNS>A4規格（210x 297公釐）

Claims (1)

1. 4443 7 5

   經濟部智慧財產局員Η消費合作杜印？π 第88116291號「積體電路之配置及其製造方法」專利案 (90年4月修正） 六申請專利範圍： 1. 一種積體電路之配置，其特徵爲： 一設有第一導電性結構（6)，其埋置於第一隔離層（4)中， 一在第一導電性結構（6)上方配置一種擴散位障層（7)及 第二隔離層（8)，在這些層中設置一種接觸孔（10)， 其可達第一導電性結構（6)， 一接觸孔（10)之側壁在擴散位障層（7)上方設有間隔層 (1 η，此種間隔層（1Γ)對第一導電性結構之材料擴 散至第二隔離層（8)而言是一種位障且間隔層（1Γ)可 達擴散位障層（7)之表面，一在接觸孔（10)中配置第二 導電性結構（13)，其導電性地與第一導電性結構（6) 相連接。 2. 如申請專利範圍第1項之配置，其中間隔層（1Γ)是導電 性的。 3. 如申請專利範圍第1或第2項之配置，其中第一導電性 結構（6)鄰接於第一擴散位障結構（5)，此結構（5)是導電 性的且至少配置在第一導電性結構（6)之下方及側面且 對第一導電性結構（6)之材料之擴散而言是一種位障。 4. 如申請專利範圔第1或第2項之配置，其中第二導電性 結構（13)鄰接於第二擴散位障結構（】2)，此結構（12)是 導電性的且至少配置於第二導電性結構（13)之下方且對 第二導電性結構（Π)之材料之擴散而言是一種位障， 本紙張尺度適用中國國家標準（CNS)A4规格（2]0 X 297公釐） ------^--------------訂---------線-f <請先閱讀背面之注意事項再填寫本頁) 4443 75 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 5·如申請專利範圍第I或第2項之配置，其中 一第一導電性結構（6)及/或第二導電性結構（13)含有 銅、銀、金、白金或鈀， 一間隔層（1Γ)及/或第一擴散位障結構（5)及/或第二擴散 位障結構（U)含有Ta，Tan, Ti或TiN， —擴散位障層（7)及/或間隔層（11_)含有SiN或SiON。 6. —種積體電路之配置之製造方法，其特徵爲： 一在基板（1，2,3)上施加一種擴散位障層（7)，基板至少含 有第一隔離層（4)，而第一導電性結構（6)則埋置於此 層（4)中， 一在擴散位障層（7)上施加第二隔離層（8)， —在第二隔離層（8)中於第一導電性結構（6)上方對此接 觸孔（10)進行蝕刻，第一導電性結構（6)之表面覆蓋 該擴散位障層（7)， 一在接觸孔（10)之側壁上形成一種間隔層（1Γ)，其對第 一導電性結構（6)之材料擴散至第二隔離層（8)中而言 是一種位障，一須開啓此接觸孔（10)直至第一導電性 結構（6)之表面， 一在接觸孔（10)中形成第二導電性結構（13)，其導電性 地與第一導電性結構（6)相連接》 7. 如申請專利範圍第6項之製造方法，其中間隔層（1 Γ)是 由導電性材料所構成。 8. 如申請專利範圍第6或第7項之製造方法，其中 —爲了製成第一導電性結構（6)，須在基板（1,2,3)上施加 -2- ^紙張尺度遶用中國國家標準（CNS)A4規格<210x297公Θ ---*|---Μ-------------訂---------線V (請先閱讀背面之注意事項再填寫本頁) A8B8CSS 4443 75 六、申請專利範圍 第一隔離層（4)， 一在第一隔離層（4)中產生一種開口， 一藉由第一導電性位障層之沈積及結構化而形成第 一擴散位障結構（5)，此結構（5)是導電性的且覆蓋該開 口之底部和側壁， 一第一導電性結構（6)是藉由上述開口中塡入導電性材 料而形成。 9·如申請專利範圍第6或第7項之製造方法，其中 一在接觸孔（10)形成開口之後沈積一種第二導電性位障 層直至第一導電性結構（6)之表面爲止， 一沈積一種導電層， 一藉由此種導電層及第二導電性位障之結構化而形成第 二導電性結構（13)及配置於此結構（13)下方之第二擴 散位障結構（12)。 10.如申請專利範圍第6或第7項之製造方法，其中 —第一導電性結構（6)及/或第二導電性結構（13)含有 銅、銀、金、白金或記， 一間隔層（1Γ)及/或第一擴散位障結構（5)及/或第二擴散 位障結構（12)含有Ta，Tan，Ti或TiN， —擴散位障層（7)及/或間隔層（11’）含有SiN或SiON。 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） rTdT-----^--------* ^---------^ W— <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製