TWI404170B - 功率金屬氧化物半導體場效電晶體 - Google Patents

功率金屬氧化物半導體場效電晶體 Download PDF

Info

Publication number
TWI404170B
TWI404170B TW96117039A TW96117039A TWI404170B TW I404170 B TWI404170 B TW I404170B TW 96117039 A TW96117039 A TW 96117039A TW 96117039 A TW96117039 A TW 96117039A TW I404170 B TWI404170 B TW I404170B
Authority
TW
Taiwan
Prior art keywords
electrical contact
semiconductor device
insulator
metallization layer
contact
Prior art date
Application number
TW96117039A
Other languages
English (en)
Other versions
TW200805566A (en
Inventor
Ronald Wong
Jason Oi
Kyle Terrill
Kuo-In Chen
Original Assignee
Vishay Siliconix
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay Siliconix filed Critical Vishay Siliconix
Publication of TW200805566A publication Critical patent/TW200805566A/zh
Application granted granted Critical
Publication of TWI404170B publication Critical patent/TWI404170B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

功率金屬氧化物半導體場效電晶體 發明領域
本發明的實施例是有關於半導體裝置，更特別地，是有關於功率金屬氧化物半導體場效電晶體(功率MOSFET)。
 發明背景
光刻法是被普遍地使用來製作半導體裝置。在光刻法中，一個來自一個光罩的圖案是被轉移到一個表面。光線是通過該光罩並且聚焦在該表面上。隨著半導體裝置的特徵越來越小，較佳的聚焦變得更重要。
 發明概要
方便使用光刻法來製作具有微小特徵之半導體裝置的方法及/或系統會是有利的。本發明的實施例提供這樣和其他的優點。
在一個實施例中，一種結構最好是包括一個形成於一個基體中的半導體裝置；一個與該半導體裝置相鄰的絕緣體；一個電氣地連接到該半導體裝置的電氣接點，其中，該電氣接點最好是包括鎢；及一個連接到該電氣接點的電連接器，其中，該電連接器最好是包括鋁。
在一個實施例中，該絕緣體的表面與該電氣接點的表面最好是形成一個實質平坦表面。該實質平坦表面改進在光刻法期間的聚焦，因此尺寸較小的特徵能夠形成在該表面上。
被描繪在不同之圖式中之本發明之這些和其他希望之目的以及料想的優點將會由熟知此項技術的人仕在閱讀後面的詳細說明之後被確認。
圖式簡單說明
該等附圖，其是被併合在說明書中且形成說明書的一部份，描繪本發明的實施例而且，與該描述一起，作用來說明本發明的原理：第1圖是為一個顯示本發明之一個實施例之結構之選擇層的剖視圖。
第2圖是為本發明之一個實施例之第1圖之結構之製造中所使用之製程的流程圖。
第3、4和5圖是為顯示本發明之一個實施例之第1圖之結構之製造中之選擇階段的剖視圖。
第6圖是為本發明之一個實施例之第1圖之結構之一個部份的由上而下圖示。
第7圖是為一個顯示本發明之另一個實施例之結構之選擇層的剖視圖。
 較佳實施例之詳細說明
在本發明的後面詳細描述中，很多特定細節是被陳述俾可提供本發明的貫徹了解。然而，會由熟知此項技術的人仕所確認的是，本發明在沒有這些特定細節或者其之等效物之下能夠被實施。在其他例子中，眾所周知的方法、程序、組件、和電路為免混淆本發明的特徵而未被詳細描述。
後面之詳細說明的一些部份是依據用於製造半導體裝置之運作的程序、邏輯方塊、工序、及其他符號表徵來被呈現。這些描述和表徵是為由熟知半導體裝置製造之人仕最有效率地把它們之工作的本質傳達給其他熟知此項技術之人仕所使用的工具。在本申請案中，一個程序、邏輯方塊、工序、或其類似是被想像為導致希望之結果之步驟或者指示的有條理順序。該等步驟是為要求物理量之物理運用。然而，應要謹記的是，所有這些以及類似的詞語是要與適當的物理量結合在一起而且僅是為施加到這些量的合宜符號。除非特別敘述否則從後面的討論顯而易見，本申請案從頭到尾，利用像是”形成”、”執行”、”產生”、”沉積”、”蝕刻”或其類似般之詞語的討論是指半導體裝置製造的動作和工序(例如，第2圖的工序200)。
要了解的是，該等圖式不是依據比例來繪製，而且僅被描述之該等結構的部份，以及形成那些結構之不同的層，是被顯示。為了討論和描繪的簡潔，雖然實際上數個電晶體會被形成，該工序是就一個單一電晶體來描述。
再者，要察覺的是，其他的製造工序和步驟可以與在此中所討論的工序和步驟一起被執行；即，於在此中所顯示與描述的步驟之前和之後可以有若干製程步驟。重要地，本發明的實施例能夠在沒有明顯地擾亂這些其他(習知)工序和步驟之下結合它們一起來被實施。一般而言，本發明的不同實施例能夠在沒有明顯地影響週邊的工序與步驟之下置換一個習知工序的部份。
第1圖是為一個顯示本發明之一個實施例之一個結構10之選擇層的剖視圖。如上所述，除了被描繪與描述的那些之外，結構10可以包括其他裝置、元件及層。
在第1圖的例子中，兩個裝置14和16是形成在基體12之內。在一個實施例中，基體12是為矽基體。
一般而言，裝置14和16是為互補式金屬氧化物半導體(CMOS)裝置。更特別地，在一個實施例中，裝置14及/或16是為功率金屬氧化物半導體場效電晶體(功率MOSFET)。裝置14和16的細節未被描繪或描述。像功率MOSFET般的裝置是眾所周知的，而且本發明的實施例能夠適應不同類型的功率MOSFET。在一個實施例中，裝置14及/或16是為溝渠式功率MOSFET。
在第1圖的例子中，一個接點22是位於裝置14與裝置16之間，因此這些裝置能夠彼此電氣接觸或者與其他裝置電氣接觸。連接器24接著是與接點22電氣接觸。雖然本發明並未如此限制，在一個實施例中，接點22是由鎢構成，而連接器24是由鋁構成。
絕緣體18和20是分別相鄰於裝置14和16。雖然本發明並未如此限制，絕緣體18和20可以由二氧化矽或者硼磷矽玻璃(BPSG)構成。雖然該等裝置14和16中之任一者或兩者是電氣連接到接點22，絕緣體18和20作用來隔離該等裝置14和16。換句話說，是有一個從裝置14及/或從裝置16到接點22的特定導電路徑。
藉著在第1圖中所示的結構10，接點22的上表面是與該前金屬介電(PMD)表面26實質上同一水平。該接點22與絕緣體18和20的上表面形成一個實質平坦表面。從下面的討論將會見到，由接點22和絕緣體18和20形成的實質平坦表面幫助較小尺寸特徵的製作，特別是像是接點22和連接器24般的較小尺寸元件。
第2圖是為在本發明之一個實施例之第1圖之結構10之製造中所使用之工序的流程圖200。雖然特定的步驟是在第2圖揭露，該等步驟是為範例。即，本發明是適合於執行在第2圖中所述之步驟的變化或者不同的其他步驟。第2圖是配合第3、4和5圖作討論，第3、4和5圖是為顯示在本發明之一個實施例之第1圖之結構10之製作中之選擇階段的剖視圖。
在第2圖的方塊201中，且亦配合第3圖所示，一個包括裝置14的結構是被製造，或者一個如此製成的結構是被得到。在一個實施例中，一個第一障壁層30是被沉積在絕緣體18和20之上以及在絕緣體18與20之間之基體12的區域之上。在絕緣體18與20之間的區域是為該接點區域，第1圖的接點22將會被形成在該接點區域中。在一個實施例中，該第一障壁層30是由氮化鈦(TiN)構成。
在第2圖的方塊202中，且亦配合第3圖所示，一個第一金屬化層32是沉積在該第一障壁層30之上，包括在絕緣體18和20之上的區域以及在絕緣體18與20之間的接點區域。在一個實施例中，該第一金屬化層32包括鎢。另一種材料，像是銅般，可以替代使用。在一個實施例中，該第一金屬化層32是利用化學蒸氣沉積法(CVD)來沉積。
在第2圖的方塊203中，且亦配合第4圖所示，在一個實施例中，該第一金屬化層32是被蝕刻(平面蝕刻)到第1圖的PMD表面26。換句話說，該第一金屬化層32是被後蝕刻到該第一障壁層30，因此該第一金屬化層32之餘下部份的上表面是與絕緣體18和20的上表面實質上同一水平。因此，一個實質平坦表面40(相當於該PMD表面26)是形成遍佈該等絕緣體18和20以及在絕緣體18與20之間的接點區域。
如此形成的表面40是足夠平坦來改進在光刻法期間的聚焦。即，如果一個表面是太過不平坦的話，該表面的部份會是焦點對準的而該表面的其他部份會是焦距不準的。然而，根據本發明的實施例，表面40是足夠平坦來允許該表面之關注的部份在光刻法期間維持焦點對準。藉由改進整個表面的聚焦，較小尺寸特徵(例如，第1圖的連接器24)能夠被形成於該表面40上。
再者，該接點區域的寬度(在第4圖中以尺寸D表示)能夠被縮減。縮減該接點區域的一個優點是為裝置(例如，第1圖的裝置14和16)的密度能夠被增加。由於寬度D在尺寸上縮減，像是鋁般的材料可以不再充填該接點區域，俾可形成一個適當的接點。根據本發明的實施例，第一金屬化層32的CVD－在一個實施例中，鎢的CVD－是用來適當地充填較小的接點區域，形成一個適當的接點22。在一個實施例中，尺寸D是處於大約0.35－0.50微米的範圍中。
在第2圖的方塊204中，且亦配合第5圖所示，在一個實施例中，一個第二障壁層33是沉積於在先前之方塊203中所形成的表面之上。在一個實施例中，第二障壁層33是由鈦構成。
在第2圖的方塊205中，且亦配合第5圖所示，一個第二金屬化層34是沉積在該第二障壁層33之上。在一個實施例中，該第二金屬化層34包括鋁。
在第2圖的方塊206中，一個光罩是根據光刻法工序來被使用俾可把該第二金屬化層34定以圖案。該第二金屬化層34是被蝕刻俾可形成第1圖的連接器24。
第6圖是為本發明之一個實施例之第1圖之結構10的由上而下圖示，顯示在方塊206之蝕刻處理之後橫越若干接點22的連接器24(第2圖)。
第7圖是為一個顯示本發明之另一實施例之結構70之選擇層的剖視圖。相對於第1圖之結構10的接點22，其可以1倥個平面接點，第7圖的接點71延伸至基體12內而且可以是一個溝渠式接點。藉著在第7圖中所示的結構70，接點22延伸在基體12的上表面72下面。結構70的元件能夠利用第2圖的工序200來形成。
總括而言，根據本發明的實施例，使用光刻法來製作具有較小特徵的半導體裝置是合宜的。較小接點能夠藉由沉積像是鎢的材料至較小接點區域來被形成。把最終結構蝕刻來形成一個實質平坦表面改進聚焦，允許縮減尺寸特徵被形成於該表面上。
本發明的實施例被如此描述。雖然本發明業已在特定實施例中作說明，應要察覺的是，本發明不應受限於如此的實施例，而是可以依據下面的申請專利範圍來被構築。
以下技術概念係被本案所請發明支持。
技術概念1 一種製造一個包含半導體裝置之結構的方法，該方法包含：沉積一個第一金屬化層於一個包含一個絕緣體和一個與該絕緣體相鄰之接點區域的不平坦表面之上；及蝕刻該第一金屬化層俾可形成一個電氣接點在該接點區域中，其中，該絕緣體的表面和該電氣接點的表面形成一個實質平坦表面。
技術概念2 如技術概念1所述之方法，其中，該第一金屬化層包含鎢。
技術概念3 如技術概念1所述之方法，其中，該第一金屬化層是利用化學蒸氣沉積法來被沉積。
技術概念4 如技術概念1所述之方法，其中，該半導體裝置包含一個功率金屬氧化物半導體場效電晶體。
技術概念5 如技術概念1所述之方法，更包含在沉積該第一金屬化層之前沉積一個第一障壁層於該不平坦表面之上。
技術概念6 如技術概念1所述之方法，更包含在該蝕刻之 後沉積一個第二障壁層於該實質平坦表面之上。
技術概念7 如技術概念1所述之方法，更包含：在該蝕刻之後沉積一個第二金屬化層；及蝕刻該第二金屬化層俾可形成一個連接到該電氣接點的電氣連接器。
技術概念8 如技術概念7所述之方法，其中，該第二金屬化層包含鋁。
技術概念9 一種結構，包含：一個形成於一個基體中的半導體裝置；一個連接至該半導體裝置的絕緣體；及一個連接至該絕緣體的電氣接點，其中，該絕緣體的表面與該電氣接點的表面形成一個實質平坦表面。
技術概念10 如技術概念9所述之結構，其中，該半導體裝置包含一個功率金屬氧化物半導體場效電晶體。
技術概念11 如技術概念9所述之結構，其中，該電氣接點包含鎢。
技術概念12 如技術概念9所述之結構，更包含一個連接至該電氣接點的電氣連接器。
技術概念13 如技術概念9所述之結構，其中，該電氣連接器包含鋁。
技術概念14 如技術概念9所述之結構，其中，該電氣接點 具有一個處於大約0.35-0.50微米之範圍中的尺寸。
技術概念15 一種結構，包含：一個形成於一個基體中的半導體裝置；一個連接至該半導體裝置的絕緣體；一個電氣連接至該半導體裝置的電氣接點，其中，該電氣接點包含鎢；及一個連接至該電氣接點的電氣連接器，其中，該電氣連接器包含鋁。
技術概念16 如技術概念15所述之結構，其中，該半導體裝置包含一個功率金屬氧化物半導體場效電晶體。
技術概念17 如技術概念15所述之結構，其中，該電氣接點具有一個處於大約0.35-0.50微米之範圍中的尺寸。
技術概念18 如技術概念15所述之結構，其中，該絕緣體的表面與該電氣接點的表面形成一個實質平坦表面。
技術概念19 如技術概念15所述之結構，其中，該電氣接點是為一個不延伸至該基體內的平面接點。
技術概念20 如技術概念15所述之結構，其中，該電氣接點是為一個延伸至該基體內的溝渠式接點。
10‧‧‧結構
12‧‧‧基體
14‧‧‧裝置
16‧‧‧裝置
18‧‧‧絕緣體
20‧‧‧絕緣體
22‧‧‧接點
24‧‧‧連接器
26‧‧‧表面
30‧‧‧第一障壁層
32‧‧‧第一金屬化層
33‧‧‧第二障壁層
34‧‧‧第二金屬化層
40‧‧‧表面
70‧‧‧結構
71‧‧‧接點
72‧‧‧上表面
200‧‧‧工序
201‧‧‧方塊
202‧‧‧方塊
203‧‧‧方塊
204‧‧‧方塊
205‧‧‧方塊
206‧‧‧方塊
第1圖是為一個顯示本發明之一個實施例之結構之選擇層的剖視圖。
第2圖是為本發明之一個實施例之第1圖之結構之製造中所使用之製程的流程圖。
第3、4和5圖是為顯示本發明之一個實施例之第1圖之結構之製造中之選擇階段的剖視圖。
第6圖是為本發明之一個實施例之第1圖之結構之一個部份的由上而下圖示。
第7圖是為一個顯示本發明之另一個實施例之結構之選擇層的剖視圖。
10．．．結構
12．．．基體
14．．．裝置
16．．．裝置
18．．．絕緣體
20．．．絕緣體
22．．．鎢接點
24．．．鋁連接器
26．．．PMD表面

Claims (20)

  1. 一種製造一包含半導體裝置之結構的方法，該方法包含：沉積一第一金屬化層於一包含一絕緣體和一與該絕緣體相鄰之接點區域的不平坦表面之上；及蝕刻該第一金屬化層俾可形成一電氣接點在該接點區域中，其中，該絕緣體的表面和該電氣接點的表面形成一實質平整表面。
  2. 如申請專利範圍第1項所述之方法，其中，該第一金屬化層包含鎢。
  3. 如申請專利範圍第1項所述之方法，其中，該第一金屬化層是利用化學蒸氣沉積法來被沉積。
  4. 如申請專利範圍第1項所述之方法，其中，該半導體裝置包含一功率金屬氧化物半導體場效電晶體。
  5. 如申請專利範圍第1項所述之方法，更包含在沉積該第一金屬化層之前沉積一第一障壁層於該不平坦表面之上。
  6. 如申請專利範圍第1項所述之方法，更包含在該蝕刻之後沉積一第二障壁層於該實質平整表面之上。
  7. 如申請專利範圍第1項所述之方法，更包含：在該蝕刻之後沉積一第二金屬化層；及蝕刻該第二金屬化層俾可形成一耦接到該電氣接點的電氣連接器。
  8. 如申請專利範圍第7項所述之方法，其中，該第二金屬化層包含鋁。
  9. 一種功率金屬氧化物半導體場效電晶體(power MOSFET)結構，包含：一形成於一基體中的半導體裝置；一耦接至該半導體裝置的絕緣體；及一耦接至該絕緣體的電氣接點，其中，該絕緣體的表面與該電氣接點的表面形成一實質平坦表面。
  10. 如申請專利範圍第9項所述之結構，其中，該半導體裝置包含一功率金屬氧化物半導體場效電晶體。
  11. 如申請專利範圍第9項所述之結構，其中，該電氣接點包含鎢。
  12. 如申請專利範圍第9項所述之結構，更包含一耦接至該電氣接點的電氣連接器。
  13. 如申請專利範圍第9項所述之結構，其中，該電氣連接器包含鋁。
  14. 如申請專利範圍第9項所述之結構，其中，該電氣接點具有一個大約0.35-0.50微米之範圍中的尺寸。
  15. 一種功率金屬氧化物半導體場效電晶體(power MOSFET)結構，包含：一形成於一基體中的半導體裝置；一耦接至該半導體裝置的絕緣體；一電氣耦接至該半導體裝置的電氣接點，其中，該電氣接點包含鎢；及一耦接至該電氣接點的電氣連接器，其中，該電氣連接器包含鋁。
  16. 如申請專利範圍第15項所述之結構，其中，該半導體裝置包含一功率金屬氧化物半導體場效電晶體。
  17. 如申請專利範圍第15項所述之結構，其中，該電氣接點具有一個大約0.35-0.50微米之範圍中的尺寸。
  18. 如申請專利範圍第15項所述之結構，其中，該絕緣體的表面與該電氣接點的表面形成一實質平坦表面。
  19. 如申請專利範圍第15項所述之結構，其中，該電氣接點是為一不延伸至該基體內的平面接點。
  20. 如申請專利範圍第15項所述之結構，其中，該電氣接點是為一延伸至該基體內的溝渠式接點。
TW96117039A 2006-05-12 2007-05-14 功率金屬氧化物半導體場效電晶體 TWI404170B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US79986806P 2006-05-12 2006-05-12

Publications (2)

Publication Number Publication Date
TW200805566A TW200805566A (en) 2008-01-16
TWI404170B true TWI404170B (zh) 2013-08-01

Family

ID=40727197

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96117039A TWI404170B (zh) 2006-05-12 2007-05-14 功率金屬氧化物半導體場效電晶體

Country Status (2)

Country Link
CN (1) CN101443889B (zh)
TW (1) TWI404170B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869357A (en) * 1993-09-30 1999-02-09 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Metallization and wire bonding process for manufacturing power semiconductor devices
TW411513B (en) * 1998-02-06 2000-11-11 Taiwan Semiconductor Mfg Recessed gate of MOSFET
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
TW429485B (en) * 1999-11-04 2001-04-11 Taiwan Semiconductor Mfg Metal oxide semiconductor field effect transistor with buried contact short channel recessed gate
US6329282B1 (en) * 1998-09-11 2001-12-11 Texas Instruments Incorporated Method of improving the texture of aluminum metallization for tungsten etch back processing
TW200300593A (en) * 2001-11-21 2003-06-01 Gen Semiconductor Inc Trench MOSFET device with improved on-resistance
TW544859B (en) * 1999-03-18 2003-08-01 Taiwan Semiconductor Mfg Method for forming MOSFETs with recessed self-aligned silicide joint and extended source/drain junction
JP2003318396A (ja) * 2002-04-24 2003-11-07 Nec Electronics Corp 縦型ｍｏｓｆｅｔとその製造方法
US20040005783A1 (en) * 2002-07-02 2004-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of reworking tungsten particle contaminated semiconductor wafers
US6872668B1 (en) * 2000-09-26 2005-03-29 Integrated Device Technology, Inc. Multi-step tungsten etchback process to preserve barrier integrity in an integrated circuit structure
US20050158990A1 (en) * 2004-01-14 2005-07-21 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
JP2005243664A (ja) * 2004-02-24 2005-09-08 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5899738A (en) * 1997-05-23 1999-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal plugs in stacked vias for multilevel interconnections and contact openings while retaining the alignment marks without requiring extra masking steps

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869357A (en) * 1993-09-30 1999-02-09 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Metallization and wire bonding process for manufacturing power semiconductor devices
TW411513B (en) * 1998-02-06 2000-11-11 Taiwan Semiconductor Mfg Recessed gate of MOSFET
US6329282B1 (en) * 1998-09-11 2001-12-11 Texas Instruments Incorporated Method of improving the texture of aluminum metallization for tungsten etch back processing
TW544859B (en) * 1999-03-18 2003-08-01 Taiwan Semiconductor Mfg Method for forming MOSFETs with recessed self-aligned silicide joint and extended source/drain junction
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
TW429485B (en) * 1999-11-04 2001-04-11 Taiwan Semiconductor Mfg Metal oxide semiconductor field effect transistor with buried contact short channel recessed gate
US6872668B1 (en) * 2000-09-26 2005-03-29 Integrated Device Technology, Inc. Multi-step tungsten etchback process to preserve barrier integrity in an integrated circuit structure
TW200300593A (en) * 2001-11-21 2003-06-01 Gen Semiconductor Inc Trench MOSFET device with improved on-resistance
JP2003318396A (ja) * 2002-04-24 2003-11-07 Nec Electronics Corp 縦型ｍｏｓｆｅｔとその製造方法
US20040005783A1 (en) * 2002-07-02 2004-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of reworking tungsten particle contaminated semiconductor wafers
US20050158990A1 (en) * 2004-01-14 2005-07-21 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
JP2005243664A (ja) * 2004-02-24 2005-09-08 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW200805566A (en) 2008-01-16
CN101443889A (zh) 2009-05-27
CN101443889B (zh) 2012-08-29

Similar Documents

Publication Publication Date Title
TWI426568B (zh) 半導體功率元件與其製作方法
TWI397973B (zh) 具反向源極／汲極金屬接點的場效電晶體及其製造方法
TW202027223A (zh) 半導體裝置的形成方法
TW201539654A (zh) 二維自對準之電晶體接觸
CN103972213A (zh) 具有多级互连的半导体器件及其形成方法
TW202114117A (zh) 半導體結構
KR102056444B1 (ko) 라인 위글을 감소시키기 위한 에칭
US20160149035A1 (en) Semiconductor device and method of fabricating same
TW202310285A (zh) 半導體裝置
TWI646660B (zh) 具有通過鰭片間的導電路徑的接觸至閘極短路的裝置及製法
US8618604B2 (en) Semiconductor device and method of manufacturing the same
US20120028457A1 (en) Metal Layer End-Cut Flow
TWI404170B (zh) 功率金屬氧化物半導體場效電晶體
WO2014170949A1 (ja) 半導体装置の製造方法、及び、半導体装置
WO2015024332A1 (zh) 显示装置、阵列基板、像素结构及其制造方法
US8697571B2 (en) Power MOSFET contact metallization
CN105103275B (zh) 具有拉长触点的mos晶体管结构
CN110224031A (zh) 改善金属氧化物tft特性的结构与其制作方法
TWI770807B (zh) 半導體元件結構及其製備方法
TWI706452B (zh) 閘結構之製造方法及閘結構
TWI611506B (zh) 半導體結構及其製造方法
TW201507003A (zh) 於金氧半場效電晶體形成遮蔽閘之方法
TW202022943A (zh) 半導體結構以及其製備方法
US20100072624A1 (en) Metal interconnection
TWI575651B (zh) 半導體結構及其製造方法