JP2008515229A - 後工程のための均一な銅相互接続部及び形成方法 - Google Patents

後工程のための均一な銅相互接続部及び形成方法 Download PDF

Info

Publication number
JP2008515229A
JP2008515229A JP2007534644A JP2007534644A JP2008515229A JP 2008515229 A JP2008515229 A JP 2008515229A JP 2007534644 A JP2007534644 A JP 2007534644A JP 2007534644 A JP2007534644 A JP 2007534644A JP 2008515229 A JP2008515229 A JP 2008515229A
Authority
JP
Japan
Prior art keywords
impurity
copper
containing copper
layer
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007534644A
Other languages
English (en)
Other versions
JP2008515229A5 (ja
Inventor
ペトラルカ、ケビン、エス
クリシュナン、マハデヴァイヤー
ロファロ、マイケル
ロドベル、ケニス、ピー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2008515229A publication Critical patent/JP2008515229A/ja
Publication of JP2008515229A5 publication Critical patent/JP2008515229A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

【課題】 CMPの間に浸食も樹状突起も発生させない銅相互接続部を提供すること。
【解決手段】 不純物含有銅シード層(440)を備える相互接続部によって、後工程半導体デバイスの銅相互接続部の縁の欠陥が緩和される。不純物含有銅シード層(440)が障壁層(230)を覆い、障壁層(230)が開口部を有する絶縁層(115)を覆う。電気めっき銅が絶縁層(115)の開口部を埋める。化学的機械研磨により、障壁層(230)と、電気めっき銅浴から得られた不純物含有銅シード層(440)と、電気めっき銅とが、絶縁層(115)に平坦化される。
【選択図】 図4

Description

本発明は、一般に半導体デバイスに関し、より詳細には後工程(back end of the line)の半導体構造体に用いられる銅相互接続部に関する。
半導体チップは一連のデバイスを備える。デバイスは、下のシリコン・ベース層に接続され、上の配線層スタックすなわち相互接続層又は相互接続部に接続される。相互接続部が、デバイスをシリコン・ベース層に接続する。相互接続層は、ピン−配線接続部すなわち孔又はバイアの第1の層と配線接続部すなわち配線の第2の層とが交互になっている。最も一般的な相互接続部形成技術であるデュアル・ダマシン法は、2つの構造体すなわちバイアとトレンチが同時に導電体で埋められるプロセスのことをいう。デュアル・ダマシン法は、ステップを節約し、したがってコストを節約する。
デュアル・ダマシン法に従って形成された銅相互接続部は、後工程(「BEOL」)半導体構造体において幅広く用いられている。バイア及びトレンチは絶縁層にエッチングされる。次に、任意の銅の堆積の前に、絶縁層上に障壁層が配置される。銅は絶縁層を通り抜けてシリコン層に拡散することがあり、それは銅がシリコンのコンダクタンスに悪影響を及ぼすため問題であることから、エッチングされた絶縁層の上に障壁層が堆積される。障壁層はまた、シード層と絶縁層とを結合させる。障壁層に関するさらなる詳細は、特許文献1、特許文献2、特許文献3、特許文献4において見出すことができる。障壁層の上に、純銅シード層が堆積される。純銅シード層は、電気めっき銅からの銅の核生成を容易にする。次に、電気めっき銅浴からの電気めっき銅がバイア及びトレンチを埋める。その後、化学的機械研磨(「CMP」)が、余分な銅を除去し、銅相互接続部を平坦化させる。シード層とは異なり、電気めっき銅浴は不純物含有銅(impure copper)を含む。
図1は、デュアル・ダマシンを用いて絶縁層115、例えば誘電体にエッチングされたトレンチ110及びバイア120を備えるエッチングされた構造体を示す。図2は、純銅シード層240が形成された、未完成の従来技術の相互接続部を示す。図3は、トレンチ及びバイアを埋め、CMPによって絶縁層と平坦化される電気めっき銅350が付加された、完成した従来技術の相互接続部を示す。図3においては、シード層240とトレンチ及びバイアを埋める電気めっき銅350との組成が従来技術の相互接続部とは異なることは明白である。より詳細には、シード層240は純銅を含み、一方、電気めっき銅350は不純物を含む。歴史的には、純銅がアルミニウムよりも導電性が高いことが知られていたため、純銅シード層が用いられていた。しかしながら、従来技術の相互接続部に関連する欠点が図3(a)に明らかに示されており、それは後でさらに詳しく説明する。
前述のように、従来技術では純銅シード層を使用している。業界においては、こうした銅は典型的には99.999%純粋である。不純物含有銅は、純銅よりも大きい粒径を有し、したがって、不純物含有銅は、純銅よりも抵抗が低く、導電性が高く、より高速の銅相互接続部をもたらす。CMPの間、純銅は、不純物含有銅よりも遅い速さで研磨される。しかしながら、CMP速度より問題なのは、純銅が、CMPの間に形成される相互接続部の縁に沿って欠陥を生じさせることである。より詳細には、CMPの間に、純銅シード層に突起が発生することになる、すなわち、樹状突起が発生し、相互接続部の縁が浸食される。浸食された相互接続部の縁が、図3(a)にはっきりと示されている。
図3(a)は、図3に示された従来技術の銅相互接続部の縁の分解図である。図3(a)に示されるように、純銅シード層の使用は、従来技術の相互接続部の浸食を招く。浸食390は、純銅シード層240に始まり、従来技術の相互接続部の電気めっき銅350の中へ延びる。浸食は、図3(a)にはっきりと示されている。縁の浸食390以外にも、図3(a)は、従来技術の銅相互接続部に関連する別の欠陥、すなわち樹状突起の発生も明白にしている。純銅シード層の縁に、樹状突起395として知られる突起が形成される。相互接続部の縁の浸食と樹状突起の発生との両方が、従来技術の銅相互接続部に関連した問題である。
米国特許第6,709,562号 米国特許第6,380,628号 米国特許第6,339,258号 米国特許第6,337,151号
従来技術において必要とされるのは、CMPの間に浸食も樹状突起も発生させない銅相互接続部である。
本発明は、不純物含有銅シード層を備えた銅相互接続部を対象にする。不純物含有銅シード層は、電気めっき銅浴から得られ、障壁層上に堆積される。障壁層は、下にある絶縁層の中への銅の実質的な拡散を防止する。次に、電気めっき銅浴から得られた不純物含有銅が、絶縁層の開口部を埋める。
不純物含有銅シード層の存在により、本発明は、従来技術の相互接続部と同じ断面積を有するが、縁の浸食及び樹状突起の発生の欠点を緩和する、銅相互接続部をもたらす。本発明の別の利点は、本発明の銅相互接続部が、導入済みの相互接続部製造プロセスを変更することなしに、従来技術の相互接続部よりも導電性が高いことである。
本発明の特徴を示す構造体及び要素が、添付の請求項の詳細について記載される。図面は、単なる説明のためのものであって、尺度どおりには描かれていない。さらに、図面において同じ符号は同じ構造体を表す。しかしながら、本発明自体は、構成と作動方法との両方に関するものであり、付属の図面と組み合わせて以下の詳細な説明を参照することによって、最も良く理解することができる。
ここで、本発明を付属の図面を参照しながら説明する。図面においては、構造体の種々の態様が図示されており、本発明をより明白に説明し例証するために簡単化された形で概略的に表される。
概要及び説明のために、本発明は、完成された銅相互接続部の電気めっき銅と実質的に同じ組成を有する不純物含有銅シード層の使用を開示している。不純物含有銅シード層の不純物含有銅と電気めっき銅との両方が、不純物含有銅シード・ソースすなわちターゲットから得られ、その不純物含有量は、0.001重量%以上1.20重量%以下であり、すなわち、数学的に言えば、
Figure 2008515229
である。こうした不純物含有銅ソースは、当該技術分野では一般によく知られている。シード層の堆積は、不純物含有銅中の微量元素すなわち不純物に影響を及ぼす。例えば、シード層の堆積法の1つとしてスパッタリングが知られている。不純物含有銅シード層中の不純物は、電気めっき銅浴による電気めっき中の不純物として正確にスパッタされない。したがって、不純物含有銅シード層中の銅の組成と電気めっき銅中の銅の組成が僅かに異なることになる。スパッタリングは、不純物含有銅層堆積法の1つであるが、他の方法には、物理的気相堆積法(「PVD」)、化学的気相堆積法(「CVD」)、イオン化物理的気相堆積法(「IPVD」)、及び原子層堆積法(「ALD」)がある。PVDは、この限りではないが、DC又はRFプラズマ・スパッタリング、バイアス・スパッタリング、マグネトロン・スパッタリング、イオンめっき、又はイオン化金属プラズマ・スパッタリングといった種々の蒸着及びスパッタリング技術を含む。CVDは、この限りではないが、熱CVD、プラズマ増強CVD、低圧CVD、高圧CVD、及び有機金属CVDを含む。つまり、堆積は、不純物含有銅の組成に影響を及ぼす。しかしながら、不純物含有銅シード層及び電気めっき銅中の銅は、両方とも不純物含有量が0.001重量%以上1.20重量%以下のソースから得られるため、不純物含有銅シード層及び電気めっき銅の組成は、実質的に同じである。
電気めっき銅は、主に金属と有機材料からなる無数の不純物を有する。幾つかのこうした不純物には、この限りではないが、Ag、As、C、Cd、Cl、Co、Cr、Fe、In、Mg、Mn、N、Ni、O、Pb、S、Sn、Tl及びZnがある。不純物は相互接続部の抵抗を減少させるため、こうした不純物は相互接続を強化する。
電気めっき銅と実質的に同じ組成の銅シード層の好ましい形成方法は、不純物含有銅ターゲットを用いることと、ターゲット材料を障壁層上に堆積することを含み、これは、後工程(BEOL)相互接続部を埋めるのに用いられるのと同じタイプの銅めっき浴を用いてターゲットを電気めっきすることによって達成される。前述のように、障壁層は、絶縁層の中への銅の拡散を防止する。或いは、純銅シード・ソースに不純物を混ぜ込むことができるが、これは、混ぜ込みされた銅が抵抗性とならないように注意深く監視する必要がある。
本発明の代替的な実施形態は、不純物含有銅シード層で埋められた銅相互接続部を含む。本発明の第1の実施形態においては、障壁層の上に不純物含有銅シード層が堆積され、電気めっき銅浴からの不純物含有銅が絶縁層の開口部を埋める(充填する)。対照的に、本発明のこうした代替的実施形態においては、障壁層の上に不純物含有銅シード層が堆積され、それが絶縁層の開口部を埋める。こうした代替的実施形態は、絶縁層の開口部を埋める電気めっき銅浴から得られる不純物含有銅の必要性をなくす。代わりに、不純物含有銅シード層が絶縁層の開口部を埋める。
図4は、本発明に従って形成された未完成の銅相互接続部を示す。図4の未完成の銅相互接続部は、不純物含有銅シード層440を備える。図5は、図4の未完成の相互接続部に電気めっき銅350が付加された、本発明に従って形成された完成した銅相互接続部を示す。堆積前に、不純物含有銅シード層440の銅の組成は、電気めっき銅350と実質的に同じであり、それは、両方とも不純物含有量が0.001重量%以上1.20重量%以下のソース(源)から得られるためである。不純物含有シード層の堆積は、不純物含有銅シード層中の幾つかの不純物に影響を及ぼす。ゆえに、堆積後、電気めっき銅350中の幾つかの不純物は不純物含有銅シード層440中には存在しない。結果として、不純物含有銅シード層440の組成と電気めっき銅350の組成は、実質的に同じである。図5に示すように、不純物含有銅シード層440の組成は、電気めっき銅350の組成に実質的に等しい。
図5(a)は、図5に示された本発明の完成した銅相互接続部の縁の分解図を示す。図5(a)に示されるように、不純物含有銅シード層の使用により、図3(a)に示された縁の浸食が減少する。さらに、図5(a)はまた、不純物含有銅シード層がCMPの間の樹状突起の発生を抑えることを明白に示している。したがって、図5(a)は、本発明の銅相互接続部が、CMPの間の浸食及び樹状突起の発生を緩和させる銅相互接続部であることを示している。
本発明は、特定の好ましい実施形態及び代替的実施形態と組み合わせて詳細に説明されたが、上記の説明に照らして多くの別法、修正及び変形が当業者に明らかとなることは明白である。したがって、添付の請求項は、全てのこうした別法、修正及び変形を、本発明の真の精神及び範囲内に含まれるものとして包含することを意図されている。
本発明は、半導体デバイスの分野において有用であり、より詳細には、後工程の半導体製造に用いるための銅相互接続部及びこうした銅相互接続部の形成方法を対象とする。
絶縁層115内にトレンチ110及びバイア120を備えたエッチングされた構造体を示す図である。 従来技術の方法に従って図1のエッチングされた構造体に付加される障壁層230と純銅シード層240が形成された、未完成の相互接続部を示す図である。 図2の未完成の相互接続部に電気めっき銅350が付加された、完成した従来技術の相互接続部を示す図であり、図3(a)は、図3の完成した従来技術の相互接続部の縁の分解図である。 本発明に係る障壁層430及び不純物含有銅シード層440が形成された、未完成の相互接続部を示す図である。 本発明に従って形成された図4の未完成の相互接続部に電気めっき銅350が付加された、完成した相互接続部を示す図であり、図5(a)は、本発明に従って形成された図5の完成した相互接続部の縁の分解図である。

Claims (20)

  1. 銅相互接続部であって、
    或る量の不純物を含有する不純物含有銅ソースから得られ、下にある絶縁層(115)の中への銅の実質的な拡散を防止する障壁層(230)の上に堆積された、不純物含有銅シード層(440)と、
    或る量の不純物を含有する不純物含有銅ソースから得られ、下にある前記絶縁層(115)の開口部を埋める、不純物含有銅(350)と、
    を含む銅相互接続部。
  2. 前記不純物含有銅シード層(440)の前記銅ソースが、前記不純物含有銅(350)の前記銅ソースに等しい、請求項1に記載の銅相互接続部。
  3. 前記不純物の含有量が、前記不純物含有銅シード層(440)及び前記不純物含有銅(350)の少なくとも1つの0.001重量%以上1.20重量%以下を占める、請求項1に記載の銅相互接続部。
  4. 堆積前に前記不純物含有銅シード層(440)中の前記不純物含有銅が前記不純物含有銅(350)に実質的に等しい、請求項1に記載の銅相互接続部。
  5. 前記不純物含有銅ソース中の前記銅が、Ag、As、C、Cd、Cl、Co、Cr、Fe、In、Mg、Mn、N、Ni、O、Pb、S、Sn、Tl及びZnの群から選択された不純物を含有する、請求項1に記載の銅相互接続部。
  6. 銅相互接続部を形成する方法であって、
    或る量の不純物を含有する不純物含有銅シード・ソースから得られた不純物含有銅シード層(440)を、下にある絶縁層(115)の開口部の内部を覆い、下にある前記絶縁層(115)の中への前記銅の実質的な拡散を防止する障壁層(230)の上に堆積するステップと、
    前記開口部を、或る量の不純物を含有する不純物含有銅シード・ソースから得られた不純物含有銅(350)で埋めるステップと、
    を含む方法。
  7. 前記不純物含有銅シード層(440)の前記銅シード・ソースが前記不純物含有銅(350)の前記銅シード・ソースに等しい、請求項6に記載の方法。
  8. 前記不純物の含有量が、前記不純物含有銅シード層(440)及び前記不純物含有銅(350)の少なくとも1つの0.001重量%以上1.20重量%以下を占める、請求項6に記載の方法。
  9. 前記不純物含有銅シード・ソースが、Ag、As、C、Cd、Cl、Co、Cr、Fe、In、Mg、Mn、N、Ni、O、Pb、S、Sn、Tl及びZnの群から選択された不純物を含有する、請求項6に記載の方法。
  10. 堆積前に前記不純物含有銅シード層(440)中の前記不純物含有銅が前記不純物含有銅(350)に実質的に等しい、請求項6に記載の方法。
  11. 前記不純物含有銅シード層(440)が、スパッタリング、PVD、CVD、IPVD、及びALDの少なくとも1つによって堆積される、請求項6に記載の方法。
  12. 前記不純物含有銅シード層(440)、前記障壁層(230)及び前記不純物含有銅(350)を、前記不純物含有銅シード層(440)、前記障壁層(230)及び前記不純物含有銅(350)が前記絶縁層(115)と平坦化されるまで化学的機械研磨するステップをさらに含む、請求項6に記載の方法。
  13. 銅相互接続部であって、
    開口部を有する絶縁層(115)と、
    下にある前記絶縁層(115)上に堆積され前記開口部の内部を覆い、下にある前記絶縁層(115)の中への銅の実質的な拡散を防止する、障壁層(230)と、
    或る量の不純物を含有する不純物含有銅ソースから得られ、前記障壁層(230)上に堆積され前記開口部を埋める、不純物含有銅シード(350)と、
    を備えた銅相互接続部。
  14. 前記不純物の含有量が、前記不純物含有銅シード(350)の0.001重量%以上1.20重量%以下を占める、請求項13に記載の銅相互接続部。
  15. 前記不純物含有銅ソースから得られる前記不純物含有銅(350)が、Ag、As、C、Cd、Cl、Co、Cr、Fe、In、Mg、Mn、N、Ni、O、Pb、S、Sn、Tl及びZnの群から選択された不純物を含有する、請求項13に記載の銅相互接続部。
  16. 銅相互接続部を形成する方法であって、
    絶縁層(115)を堆積するステップと、
    前記絶縁層(115)に開口部をエッチングするステップと、
    前記絶縁層(115)への前記銅の実質的な拡散を防止する障壁層(230)を、前記開口部の内部を覆って前記絶縁層(115)内に堆積するステップと、
    前記開口部を、或る量の不純物を含有する不純物含有銅シード・ソースから得られた不純物含有銅シード(350)で埋めるステップと、
    を含む方法。
  17. 前記不純物の含有量が、前記不純物含有銅シードの0.001重量%以上1.20重量%以下を占める、請求項16に記載の方法。
  18. 前記不純物含有銅シード(350)及び前記障壁層(230)を、前記不純物含有銅シード(350)及び前記障壁層(230)が前記絶縁層(115)と平坦化されるまで化学的機械研磨するステップをさらに含む、請求項16に記載の方法。
  19. 前記不純物含有銅シード・ソースが、Ag、As、C、Cd、Cl、Co、Cr、Fe、In、Mg、Mn、N、Ni、O、Pb、S、Sn、Tl及びZnの群から選択された不純物を含有する、請求項16に記載の方法。
  20. 前記不純物含有銅シード(350)が、スパッタリング、PVD、CVD、IPVD、及びALDの少なくとも1つによって堆積される、請求項16に記載の方法。
JP2007534644A 2004-09-30 2005-09-20 後工程のための均一な銅相互接続部及び形成方法 Pending JP2008515229A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/711,700 US20060071338A1 (en) 2004-09-30 2004-09-30 Homogeneous Copper Interconnects for BEOL
PCT/US2005/033539 WO2006039138A1 (en) 2004-09-30 2005-09-20 Homogeneous copper interconnects for beol

Publications (2)

Publication Number Publication Date
JP2008515229A true JP2008515229A (ja) 2008-05-08
JP2008515229A5 JP2008515229A5 (ja) 2008-08-14

Family

ID=36124734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007534644A Pending JP2008515229A (ja) 2004-09-30 2005-09-20 後工程のための均一な銅相互接続部及び形成方法

Country Status (7)

Country Link
US (2) US20060071338A1 (ja)
EP (1) EP1800335A4 (ja)
JP (1) JP2008515229A (ja)
KR (1) KR20070067067A (ja)
CN (1) CN101023514A (ja)
TW (1) TW200618176A (ja)
WO (1) WO2006039138A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014534609A (ja) * 2011-09-14 2014-12-18 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 金属相互接続構造体およびそれを形成する方法(銅相互接続構造体における微細構造変更)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5239156B2 (ja) * 2006-12-20 2013-07-17 富士通株式会社 配線形成方法及び半導体装置
US10586732B2 (en) 2016-06-30 2020-03-10 International Business Machines Corporation Via cleaning to reduce resistance
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
US11599804B2 (en) * 2020-04-17 2023-03-07 Disney Enterprises, Inc. Automated annotation of heterogeneous content

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186263A (ja) * 1997-12-17 1999-07-09 Matsushita Electron Corp 半導体装置およびその製造方法
JPH11340229A (ja) * 1998-04-27 1999-12-10 Internatl Business Mach Corp <Ibm> 金属シ―ド層を挿入する構造の銅の相互接続
JP2000174027A (ja) * 1998-12-03 2000-06-23 Internatl Business Mach Corp <Ibm> 電子構造内に銅の導電体を形成する方法
JP2002009076A (ja) * 2000-04-11 2002-01-11 Agere Systems Guardian Corp 化学・機械的研磨(cmp)中における銅のディッシングを防止するための局部領域合金化
US20020030274A1 (en) * 1999-08-27 2002-03-14 Dinesh Chopra Barrier and electroplating seed layer
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003529206A (ja) * 1999-11-24 2003-09-30 ハネウェル・インターナショナル・インコーポレーテッド 物理蒸着ターゲット、導電性集積回路金属合金相互接続配線、電気めっきアノード、集積回路における導電性相互接続配線として用いるための金属合金

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US633151A (en) * 1898-07-07 1899-09-19 Heyl & Patterson Casting apparatus.
US5484518A (en) * 1994-03-04 1996-01-16 Shipley Company Inc. Electroplating process
US6709562B1 (en) * 1995-12-29 2004-03-23 International Business Machines Corporation Method of making electroplated interconnection structures on integrated circuit chips
US6268291B1 (en) * 1995-12-29 2001-07-31 International Business Machines Corporation Method for forming electromigration-resistant structures by doping
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
DE69929967T2 (de) * 1998-04-21 2007-05-24 Applied Materials, Inc., Santa Clara Elektroplattierungssystem und verfahren zur elektroplattierung auf substraten
US6113771A (en) * 1998-04-21 2000-09-05 Applied Materials, Inc. Electro deposition chemistry
US6071814A (en) * 1998-09-28 2000-06-06 Taiwan Semiconductor Manufacturing Company Selective electroplating of copper for damascene process
US6174799B1 (en) * 1999-01-05 2001-01-16 Advanced Micro Devices, Inc. Graded compound seed layers for semiconductors
US6339258B1 (en) * 1999-07-02 2002-01-15 International Business Machines Corporation Low resistivity tantalum
US6337151B1 (en) * 1999-08-18 2002-01-08 International Business Machines Corporation Graded composition diffusion barriers for chip wiring applications
US6380628B2 (en) * 1999-08-18 2002-04-30 International Business Machines Corporation Microstructure liner having improved adhesion
US6331237B1 (en) * 1999-09-01 2001-12-18 International Business Machines Corporation Method of improving contact reliability for electroplating
US6136707A (en) * 1999-10-02 2000-10-24 Cohen; Uri Seed layers for interconnects and methods for fabricating such seed layers
US6350688B1 (en) * 2000-08-01 2002-02-26 Taiwan Semiconductor Manufacturing Company Via RC improvement for copper damascene and beyond technology
US6387806B1 (en) * 2000-09-06 2002-05-14 Advanced Micro Devices, Inc. Filling an interconnect opening with different types of alloys to enhance interconnect reliability
KR20020034956A (ko) * 2000-11-02 2002-05-09 마에다 시게루 배선형성방법 및 반도체장치
US6680514B1 (en) * 2000-12-20 2004-01-20 International Business Machines Corporation Contact capping local interconnect
KR100424714B1 (ko) * 2001-06-28 2004-03-27 주식회사 하이닉스반도체 반도체소자의 구리 배선 형성 방법
US6472023B1 (en) * 2001-07-10 2002-10-29 Chang Chun Petrochemical Co., Ltd. Seed layer of copper interconnection via displacement
JP4011336B2 (ja) * 2001-12-07 2007-11-21 日鉱金属株式会社 電気銅めっき方法、電気銅めっき用純銅アノード及びこれらを用いてめっきされたパーティクル付着の少ない半導体ウエハ
KR100805843B1 (ko) * 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
US6709582B2 (en) * 2002-04-22 2004-03-23 Michael Danner Combined filter and skimmer assembly for ponds
US6726535B2 (en) * 2002-04-25 2004-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing localized Cu corrosion during CMP
US6743719B1 (en) * 2003-01-22 2004-06-01 Texas Instruments Incorporated Method for forming a conductive copper structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186263A (ja) * 1997-12-17 1999-07-09 Matsushita Electron Corp 半導体装置およびその製造方法
JPH11340229A (ja) * 1998-04-27 1999-12-10 Internatl Business Mach Corp <Ibm> 金属シ―ド層を挿入する構造の銅の相互接続
JP2000174027A (ja) * 1998-12-03 2000-06-23 Internatl Business Mach Corp <Ibm> 電子構造内に銅の導電体を形成する方法
US20020030274A1 (en) * 1999-08-27 2002-03-14 Dinesh Chopra Barrier and electroplating seed layer
JP2003529206A (ja) * 1999-11-24 2003-09-30 ハネウェル・インターナショナル・インコーポレーテッド 物理蒸着ターゲット、導電性集積回路金属合金相互接続配線、電気めっきアノード、集積回路における導電性相互接続配線として用いるための金属合金
JP2002009076A (ja) * 2000-04-11 2002-01-11 Agere Systems Guardian Corp 化学・機械的研磨(cmp)中における銅のディッシングを防止するための局部領域合金化
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014534609A (ja) * 2011-09-14 2014-12-18 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 金属相互接続構造体およびそれを形成する方法(銅相互接続構造体における微細構造変更)

Also Published As

Publication number Publication date
TW200618176A (en) 2006-06-01
CN101023514A (zh) 2007-08-22
US20060071338A1 (en) 2006-04-06
WO2006039138A1 (en) 2006-04-13
EP1800335A4 (en) 2008-01-02
EP1800335A1 (en) 2007-06-27
KR20070067067A (ko) 2007-06-27
US20080156636A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
US6380065B1 (en) Interconnection structure and fabrication process therefor
US7193327B2 (en) Barrier structure for semiconductor devices
US9543198B2 (en) Structure and method for forming interconnect structure
US8698318B2 (en) Superfilled metal contact vias for semiconductor devices
JP2019531604A (ja) ルテニウムライナーと共に銅のエレクトロマイグレーションを改善するドープされた選択的な金属キャップ
JP4658808B2 (ja) 配線構造の形成方法
TWI443233B (zh) 利用直接銅電鍍方式製造電子裝置之方法
KR20170066297A (ko) 상호접속 구조물 및 상호접속 구조물의 형성 방법
TW201203459A (en) Method for forming interconnection line and semiconductor structure
KR101581050B1 (ko) 무정형 탄탈륨 이리듐 확산 장벽을 갖는 구리 인터커넥트 구조
JP2008515229A (ja) 後工程のための均一な銅相互接続部及び形成方法
US20140374907A1 (en) Ultra-thin copper seed layer for electroplating into small features
CN102683270B (zh) 半导体器件制造方法以及半导体器件
US6770559B1 (en) Method of forming wiring by implantation of seed layer material
US20040061237A1 (en) Method of reducing voiding in copper interconnects with copper alloys in the seed layer
US20130341794A1 (en) Ultra-thin copper seed layer for electroplating into small features
US9490211B1 (en) Copper interconnect
US7169706B2 (en) Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
US7875979B2 (en) Metal line of semiconductor device having a diffusion barrier including CRxBy and method for forming the same
JP2000340565A (ja) 半導体集積回路装置およびその製造方法
KR20090113621A (ko) 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법
JP2004128109A (ja) 半導体素子及びその製造方法
KR20030000828A (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080626

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111213

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20111213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20120329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305