KR20020034956A - 배선형성방법 및 반도체장치 - Google Patents

배선형성방법 및 반도체장치 Download PDF

Info

Publication number
KR20020034956A
KR20020034956A KR1020010067860A KR20010067860A KR20020034956A KR 20020034956 A KR20020034956 A KR 20020034956A KR 1020010067860 A KR1020010067860 A KR 1020010067860A KR 20010067860 A KR20010067860 A KR 20010067860A KR 20020034956 A KR20020034956 A KR 20020034956A
Authority
KR
South Korea
Prior art keywords
metal
copper
wiring
forming
plating
Prior art date
Application number
KR1020010067860A
Other languages
English (en)
Inventor
이노우에히로아키
미시마고지
가토다카오
나카무라겐지
마츠모토모리지
Original Assignee
마에다 시게루
가부시키 가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마에다 시게루, 가부시키 가이샤 에바라 세이사꾸쇼 filed Critical 마에다 시게루
Publication of KR20020034956A publication Critical patent/KR20020034956A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 가령 종횡비가 높은 오목부이더라도 이 오목부내에 결함이 없는 건전한 도전재료로 이루어지는 매립배선을 형성할 수 있도록 한 것이다. 본 발명은 기판(W)의 표면에 설치한 미세한 오목부(14)에 습식도금에 의하여 도전성 금속(20)을 매립하여 배선을 형성함에 있어서 기판의 표면에 2종 이상의 금속으로 구성한 밑바탕막(18)을 형성하고, 이 밑바탕막(18)의 표면에 습식도금을 실시하는 것을 특징으로 한다.

Description

배선형성방법 및 반도체장치{METHOD OF FORMING WIRING AND SEMICONDUCTOR DEVICE}
본 발명은 배선형성방법 및 반도체장치에 관한 것으로, 특히 반도체기판 등의 기판의 표면에 설치한 배선용의 미세한 오목부에 구리(Cu) 등의 도전성 금속을 매립하여 배선을 형성하는 배선형성방법 및 그 방법으로 형성된 배선을 가지는 반도체장치에 관한 것이다.
반도체기판 위에 배선회로를 형성하기 위한 금속재료로서는, 알루미늄 또는 알루미늄합금이 일반적으로 사용되고 있으나, 최근 구리를 사용하는 움직임이 현저해지고 있다. 이것은 구리의 전기저항율은 1.72μΩcm로 알루미늄의 전기저항율보다 40% 가까이 낮기 때문에 신호지연현상에 대하여 유리하게 될 뿐만 아니라, 구리의 일렉트로 마이그레이션 내성이 현재 사용되는 알루미늄보다 훨씬 높고, 또한 알루미늄의 경우보다도 듀얼더머신공정을 채용하기 쉽기 때문에 복잡하고 미세한 다층배선구조를 상대적으로 저렴하게 제조할 수 있는 가능성이 높은 등의 이유에 의한다.
여기서 듀얼더머신법에 의해 배선홈과 피어홀에 동시에 구리 등의 금속을 매립하는 방법으로서는 ① CVD, ② 스패터링, ③ 도금의 3가지 방법이 있다. 이들 방법 중, 도금법은 미세한 오목부내에의 매립성이 비교적 좋고, 상대적으로 용이하고 저렴한 공정에 의해 도전성이 좋은 선로형성을 가능하게 하는 경향이 강하기 때문에 적어도 0.18㎛의 디자인룰 세대에서 이것을 반도체 양산라인에 조립하는 것은상식화되고 있다.
도 7a 내지 도 7c는 반도체기판의 표면에 구리도금을 실시하여 구리로 이루어지는 배선이 형성된 반도체장치를 얻는 데 사용되는 배선형성방법의 기본공정을 나타낸다. 즉 반도체기판(W)에는 도 7a에 나타내는 바와 같이 반도체소자가 형성된 반도체기재(1) 위의 도전층(1a)의 위에 SiO2로 이루어지는 절연막(2)이 퇴적되고, 이 절연막(2)의 내부에 리소그래피·에칭기술에 의해 콘택트홀(3)과 배선용 홈(4)으로 이루어지는 미세한 오목부(5)가 형성되고, 그 위에 TaN 등으로 이루어지는 확산억제 (배리어)층(6)이 형성되어 있다.
그리고 도 7b에 나타내는 바와 같이 반도체기판(W)의 표면에 구리도금을 실시함으로써 반도체기재(1)의 오목부(홀)(5)내에 구리(7)를 충전함과 동시에, 확산억제 (배리어)층(6) 위에 구리(7)를 퇴적한다. 그 후 화학기계연마(CMP)에 의하여 확산억제(배리어)층(6) 위의 구리(7) 및 그 확산억제(배리어)층(6)을 제거하여 콘택트홀 (3) 및 배선용 홈(4)에 충전한 구리(7)의 표면과 절연막(2)의 표면을 대략 동일평면으로 한다. 이에 의하여 도 7c에 나타내는 바와 같이 구리(7)로 이루어지는 매립 배선을 형성한다.
여기에 반도체기판(W)의 표면에 설치한 미세한 오목부(5)의 내부에 예를 들면 전해도금법으로 구리(7)를 매립하는 경우에는 도 8에 나타내는 바와 같이 구리도금에 앞서 반도체기판(W)에 형성한 확산억제층(6)의 표면에 예를 들면 스패터링이나 CVD 등으로 급전(시드)층이 되는 구리 등으로 이루어지는 밑바탕막(8)을 형성하는 것이 널리 행하여지고 있다. 이 밑바탕막(시드층)(8)의 주된 목적은, 시드층의 표면을 전기적 캐소드로서 액 중 금속이온을 환원하여 금속고체로서 석출하기 위하여 충분한 전류를 공급하는 것에 있다. 또 무전해도금법에 있어서는 급전층 대신에 촉매층을 설치하는 것이 널리 행하여지고 있다.
그런데 밑바탕막(8)은 일반적으로 스패터링이나 CVD 등으로 형성되나, 배선의 고밀도화에 따라 매립배선이 미세화하여 콘택트홀 및 피어홀의 종횡비가 높아져, 예를 들면 지름이 0.15㎛이고 종횡비가 6정도인 오목부(홀)(5)에 예를 들면 구리로 이루어지는 밑바탕막(8)을 형성하면 도 8에 나타내는 바와 같이 밑바탕막(8)의 오목부 (5)의 측면에 있어서의 막두께(B1)의 기판(W)의 표면에 있어서의 막두께(A1)에 대한비 : B1/A1(사이드커버리지)사 5 내지 10% 정도로 될 뿐만 아니라, 연속한 밑바탕막 (8)의 형성이 곤란해진다. 이것은 예를 들면 스패터 구리원자가 성막시에 응집하는 것이 하나의 원인이라고 생각된다.
이 상태에서 전해도금이나 무전해도금 등의 습식도금을 실시하여 구리배선을 형성하면 도금액에 의한 에칭으로 시드층이 소실되고, 예를 들면 전해도금에 있어서는 시드층에 의한 도통을 확보할 수 없고, 구리를 전기석출할 수 없게 되어 수율이 저하한다는 문제가 있었다. 또 사이드커버리지를 확보할 목적으로 도 8의 밑바탕막(8)에 상당하는 시드층의 막두께(A)를 두껍게 하면 실질적 종횡비를 올려버려 매립시에 홀입구가 폐색되어 홀내에 보이드가 발생하여 수율이 저하하여 버린다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 가령 종횡비가 높은 오목부이더라도 이 오목부내에 결함이 없는 건전한 도전재료로 이루어지는 매립배선을 형성할 수 있도록 한 배선형성방법 및 그 방법으로 형성한 배선을 가지는 반도체장치를 제공하는 것을 목적으로 한다.
도 1a 내지 도 1d는 본 발명의 실시형태의 배선형성방법을 공정순으로 나타내는 단면도,
도 2는 본 발명의 실시형태의 배선형성장치의 평면배치도,
도 3은 실시예 1에 의하여 전해구리도금을 실시한 기판의 단면 SEM 사진을 모식화한 도,
도 4는 실시예 2에 의하여 무전해구리도금을 실시한 기판의 단면 SEM 사진을 모식화한 도,
도 5는 비교예 1에 의하여 전해구리도금을 실시한 기판의 단면 SEM 사진을 모식화한 도,
도 6은 비교예 2에 의하여 무전해구리도금을 실시한 기판의 단면 SEM 사진을 모식화한 도,
도 7a 내지 도 7c는 반도체기판의 표면에 도금에 의해 배선을 형성한 반도체장치의 기본적인 배선형성방법을 공정순으로 나타내는 단면도,
도 8은 종래의 방법으로 종횡비가 높은 오목부(홀)의 표면에 밑바탕막(시드층)을 형성하였을 때의 상태를 나타내는 단면도이다.
상기 목적을 달성하기 위하여 본 발명의 배선형성방법은 기판의 표면에 설치한 미세한 오목부에 습식도금에 의해 도전성 금속을 매립하여 배선을 형성함에 있어서 기판의 표면에 2종 이상의 금속으로 구성한 밑바탕막을 형성하고, 이 밑바탕막의 표면에 습식도금을 실시하는 것을 특징으로 한다.
이에 의하여 가령 종횡비가 높은 오목부이어도 이 오목부내에 결함이 없는 건전한 도전재료로 이루어지는 매립배선을 형성할 수 있다. 이는 원자량이 큰 금속입자의 오목부 상부 및 바닥부에서의 재 스패터작용과 원자량이 작은 금속입자의 응집힘을 억제하는 작용을 이용하여 사이드커버리지 특성을 향상시킴과 동시에 밑바탕막에 원자량이 큰 금속입자를 포함시킴으로써 에칭내성을 향상시킬 수 있기 때문이라고 생각된다.
본 발명은 상기 밑바탕막을 구성하는 금속은 상기 매립 배선을 형성하는 금속과 동일한 제 1 금속과, 그 제 1 금속보다 원자량이 큰 귀금속으로 이루어지는 제 2 금속과의 조합인 것을 특징으로 한다. 예를 들면 배선재료에 구리를 사용한 경우에는 제 1 금속으로서 구리를, 제 2 금속으로서 팔라듐, 은, 백금 또는 금을 각각 사용한다. 이에 의하여 종횡비가 높은 오목부이어도 습식도금으로 이 오목부내에 구리를 매립하여 결함이 없는 건전한 구리배선을 형성할 수 있다.
본 발명은 상기 제 1 금속은 금, 은 또는 구리인 것을 특징으로 한다. 이에 의하여 알루미늄에 비하여 배선저항이 작고, 일렉트로마이그레이션 내성이 뛰어난 금, 은 또는 구리에 의한 배선을 형성할 수 있다.
본 발명은 상기 제 1 금속은 구리이고, 상기 제 2 금속은 팔라듐, 은, 백금 또는 금인 것을 특징으로 한다.
본 발명은 상기 밑바탕막을 스패터링 또는 CVD로 형성하는 것을 특징으로 한다.
본 발명의 반도체장치는 기판의 표면에 설치한 미세한 오목부의 내부에 2종 이상의 금속으로 구성한 밑바탕막과, 그 밑바닥막의 표면에 습식도금으로 석출시킨 도전성 금속으로 이루어지는 매립배선을 형성한 것을 가지는 것을 특징으로 한다.
본 발명의 배선형성장치는 배선용의 미세한 오목부를 설치한 기판의 표면에 2종 이상의 금속으로 구성한 밑바탕막을 형성하는 성막장치와, 이 밑바탕막의 표면에 습식도금을 실시하여 상기 오목부내에 도전성 금속을 매립하는 도금장치를 가지는 것을 특징으로 한다.
이하, 본 발명의 실시형태를 도면을 참조하여 설명한다.
도 1a 내지 도 1d는 본 발명의 실시형태의 배선형성방법을 공정순으로 나타낸다. 이 예는 도 1a에 나타내는 바와 같이 반도체소자를 형성한 반도체기재(10) 위에 SiO2로 이루어지는 절연막(12)을 퇴적한 기판(W)에 예를 들면 리소그래피·에칭기술에 의해 지름이 0.15㎛이고, 종횡비가 6정도인 배선용의 미세한 오목부(홀)(14)를 형성하고, 이 오목부(14)내에 습식도금(전해도금 또는 무전해도금)에 의하여 구리를 매립하여 구리배선을 형성하도록 한 것이다.
먼저 도 1a에 나타내는 바와 같이 예를 들면 스패터링에 의하여 기판(W)의 표면에 예를 들면 TaN 등으로 이루어지는 확산억제(배리어)층(16)을 형성한다.
다음에 도 1b에 나타내는 바와 같이 반도체기판(W)에 형성한 확산억제층(16)의 표면에, 예를 들면 스패터링 또는 CVD로 급전(시드)층 또는 촉매층이 되는 밑바탕막(18)을 형성한다. 이 밑바탕막(18)의 재료로서 배선형성재료와 동일한 재료인 구리와, 구리보다 원자량이 큰 귀금속, 예를 들면 팔라듐, 은, 백금 또는 금 등과의 합금을 사용한다. 이 합금으로서는 예를 들면 10at%의 팔라듐을 포함하는 구리합금 (Cu-Pd(10at%))을 들 수 있다. 이 구리합금에 있어서의 팔라듐, 은, 백금 또는 금등의 함유량은 바람직하게는 0.001at% 내지 30at%, 더욱 바람직하게는 0.OO1at% 내지 10at% 이다.
이와 같이 Cu-Pd(10at%)합금으로 밑바탕막(18)을 형성하면 이 합금으로 이루어지는 밑바탕막(18)의 오목부(14)의 측면에 있어서의 막두께(B2)의 기판(W)의 표면에 있어서의 막두께(A2)에 대한 비 : B2/A2(사이드커버리지)의 쪽이 도 8에 나타내는 종래의 구리로 형성한 밑바탕막(8)의 오목부(5)의 측면에 있어서의 막두께(B1)의 기판(W)의 표면에 있어서의 막두께(A1)에 대한 비 : B1/A1보다 커져 커버리지특성이 향상하고 또한 연속한 밑바탕막(18)이 형성된다.
이것은 종횡비가 높은 오목부(콘택트홀이나 피어홀)(14)에 있어서는 구리에 비하여 원자량이 큰 팔라듐 입자의 오목부(14)의 상부 및 홀 바닥부에서의 재 스패터작용으로 스로잉파워(throwing power)가 개선되고, 또한 원자량이 큰 팔라듐입자가 원자량이 작은 구리입자의 응집력을 억제하는 작용을 하고 있기 때문이라고 생각된다.
다음에 도 1c에 나타내는 바와 같이 반도체기판(W)의 표면에 습식 구리도금(전해도금 또는 무전해도금)을 실시함으로써 오목부(14)내에 구리(20)를 충전함과 동시에, 확산억제(배리어)층(16) 위에 구리(20)를 퇴적시킨다. 이에 의하여 오목부 (14)의 내부에 구리(20)가 보이드나 시일 등의 결함을 일으키는 일 없이 매립된다.
이는 상기한 바와 같이 밑바탕막(18)의 커버리지특성이 향상하고, 또한 밑바탕막(18)내에 구리보다 원자량이 큰 팔라듐이 포함됨으로써 도 6에 나타내는 종래의 구리로 이루어지는 밑바탕막(8)보다도 에칭내성이 향상하여 도금액에 의한 에칭이 억제되기 때문이라고 생각된다.
그런 다음에 도 1d에 나타내는 바와 같이 화학기계연마(CMP)에 의하여 확산억제(배리어)층(16) 위의 구리(20) 및 그 확산억제(배리어)층(16)을 제거하여 오목부 (14)에 충전한 구리(20)의 표면과 절연막(12)의 표면을 대략 동일 평면으로 하여 구리(20)로 이루어지는 매립배선을 형성한다. 이에 의하여 가령 종횡비가 높은 오목부(14)이더라도 이 오목부(14)내에 결함이 없는 건전한 구리(20)로 이루어지는 매립 배선이 형성된다.
도 2는 본 발명의 실시형태의 배선형성장치의 평면배치도를 나타낸다. 이 배선형성장치는 동일 설비내에 내부에 복수의 기판(W)을 수납하는 2기의 로드 ·언로드부(30)와, 각 2기의 밑바탕막 형성용 스패터링장치(32) 및 매립용 전해도금장치 (34)와, 세정장치(36)와, 이들의 사이에서 기판(W)의 수수를 행하는 반송로봇(38)을 수납하여 구성되어 있다.
그리고 표면에 확산억제층(16)(도 1a 참조)을 형성한 기판(W)을 로드·언로드부(30)로부터 반송로봇(38)으로 인출하여 밑바탕막 형성용 스패터링장치(32)에 반송하고, 확산억제층(16)의 표면에 스패터링에 의한 밑바탕막(18)의 형성을 행한다(도 1b 참조). 이 밑바탕막(18)의 재료로서 상기한 바와 같이 예를 들면 구리배선에 있어서는 배선형성재료와 동일한 재료인 구리와, 구리보다 원자량이 큰 귀금속, 예를 들면 팔라듐, 은, 백금 또는 금 등과의 합금, 예를 들면 10at%의 팔라듐을 포함하는 구리합금(Cu-Pd(10at%))을 사용한다. 그리고 이 기판(W)을 제 1 세정장치(36)에 반송하고, 그 표면을 세정하여 건조시킨 후, 매립용 전해도금장치(34)에 반송하여 구리의 매립을 행한다(도 1c 참조). 그런 다음에 이 매립용 전해도금장치(34)의 내부에서 기판을 세정하여 건조시킨 후, 로드·언로드부(30)로 되돌린다.
또한 이 예에서는 밑바탕막 형성용으로 스패터링장치(32)를 사용한 예를 나타내고 있으나, 이 스패터링장치(32) 대신에 CVD 장치를 사용하여도 좋다. 또 구리의 매립을 행하는 전해도금장치(34) 대신에 무전해도금장치를 사용하여도 좋다.
(실시예 1)
도 1a에 나타내는 기판(W)으로서 반도체기재(10) 위에 SiO2로 이루어지는 절연막(12)을 형성하고, 이 절연막(12)에 지름 0.15㎛, 깊이 0.9㎛(종횡비 : 6)의 오목부(홀)(14)를 형성한 것을 준비하여 이 표면에 TaN으로 이루어지는 두께 30nm의 확산억제제(배리어)층(16)을 스패터링에 의해 형성하고, 이 표면에 Cu-Pd(10at%)합금으로 이루어지는 두께 90nm의 밑바탕막(시드층)(18)을 스패터링에 의해 형성하여 시료를 작성하였다(도 1b 참조). 그리고 이 시료의 표면에 전해구리도금을 실시하여 오목부(14)내에 구리(20)를 매립하였다(도 1c 참조). 이 때의 도금액조성 및 도금조건은 이하와 같다.
(도금액조성)
CuSO4·5H2O 200 g/L
H2SO455 g/L
Cl-60 mg/L
첨가제 약간
(도금조건)
2.5 A/dm2, 2min, 25℃
도금처리 후의 단면 SEM(주사전자현미경)사진을 모식화한 도면을 도 3에 나타낸다. 이 도면으로부터 오목부(14)의 내부에 구리(20)가 균일하게 매립되어 결함이 없는 건전한 구리배선이 형성되어 있음을 알 수 있다.
(실시예 2)
상기 실시예 1과 마찬가지로 Cu-Pd(10at%)합금으로 이루어지는 두께 90nm의 밑바탕막(시드층)(18)을 스패터링에 의하여 형성한 시료를 작성하고, 이 시료의 표면에 무전해구리도금을 실시하여 밑바탕막(시드층)(18)의 보강을 행하였다. 이 때의 도금액조성 및 도금조건은 이하와 같다.
(도금액조성)
CuSO4·5H2O 2.5 g/L
EDTA·2Na 20 g/L
NaOH 4 g/L
HCHO(37%) 5 ml/L
(도금조건)
65℃, 60sec
도금처리 후의 단면 SEM(주사전자현미경)사진을 모식화한 도면을 도 4에 나타낸다. 이 도면으로부터 시드층의 보강이 똑같이 균일하게 행하여져 결함이 없는 건전한 시드층(18)이 형성되어 있음을 알 수 있다.
(비교예 1)
도 8에 나타내는 기판으로서, 반도체기재(1) 위에 SiO2로 이루어지는 절연막 (2)을 형성하고, 이 절연막(2)에 지름 0.15㎛, 깊이 0.9㎛(종횡비:6)인 오목부(홀) (5)을 형성한 것을 준비하여 이 표면에 TaN으로 이루어지는 두께 30nm의 확산억제(배리어)층(6)을 스패터링에 의해 형성하고, 이 표면에 구리로 이루어지는 두께 90nm의 밑바탕막(시드층)(8)을 스패터링에 의하여 형성하여 시료를 작성하였다. 그리고 이 시료의 표면에 상기 실시예 1과 동일한 조건으로 전해구리도금을 실시하여 오목부(5)내에 구리(7)를 매립하였다.
도금처리 후의 단면 SEM(주사전자현미경)사진을 모식화한 도면을 도 5에 나타낸다. 이 도면으로부터 오목부(5)의 내부에 매립된 구리(7)의 하부의 약 2/3에 빈구멍(도금부족)(C)이 생겨 있음을 알 수 있다.
(비교예 2)
상기 비교예 1와 마찬가지로 두께 90nm의 밑바탕막(시드층)(8)을 스패터링에 의해 형성하여 시료를 작성하고, 이 시료의 표면에 상기 실시예 2와 동일한 조건으로 무전해구리도금을 실시하여 밑바탕막(시드층)(8)의 보강을 행하였다. 도금처리후의 단면 SEM(주사전자현미경)사진을 모식화한 도면을 도 6에 나타낸다. 이 도면으로부터 오목부(홀)(5)내의 시드층(8) 하부의 약 2/3에 시드층 이지러짐이 생겨 있음을 알 수 있다.
이상, 설명한 바와 같이 본 발명에 의하면, 가령 종횡비가 높은 콘택트홀이나 피어홀 등을 가지는 미세 배선구조이어도 매립배선을 저렴한 습식도금으로 수율 좋게 형성할 수 있다.
이에 의하여 종래의 밑바탕막(시드층)에서는, ① 사이드커버리지특성, ② 바닥상승 특성의 양쪽을 만족할 필요가 있고, 이 때문에 도금액의 조성을 결정하는데에 있어서의 제 약이 컸으나, 본 발명에 의하면 밑바탕막(시드층)의 사이드커버리지특성이 좋기 때문에 도금공정에서는 배선의 바닥상승 특성에만 착안하여 도금액의 조성을 최적화할 수 있고, 이에 의하여 예를 들면 바닥상승 특성을 좌우하는 인자 인 캐리어(브라이트너)의 농도를 올리는 것이 가능해진다.

Claims (15)

  1. 기판의 표면에 설치한 미세한 오목부에 습식도금에 의해 도전성 금속을 매립하여 배선을 형성하는 배선형성방법에 있어서,
    기판의 표면에 2종 이상의 금속으로 구성한 밑바탕막을 형성하는 단계와;
    상기 밑바탕막의 표면에 습식도금을 실시하는 단계로 이루어지는 것을 특징으로 하는 배선형성방법.
  2. 제 1항에 있어서,
    상기 밑바탕막을 형성하는 금속은 상기 매립배선을 형성하는 금속과 동일한 제 1 금속과, 그 제 1 금속보다 원자량이 큰 귀금속으로 이루어지는 제 2 금속과의 조합인 것을 특징으로 하는 배선형성방법.
  3. 제 2항에 있어서,
    상기 제 1 금속은, 금, 은 또는 구리인 것을 특징으로 하는 배선형성방법.
  4. 제 3항에 있어서,
    상기 제 1 금속은 구리이고, 상기 제 2 금속은 팔라듐, 은, 백금 또는 금인 것을 특징으로 하는 배선형성방법.
  5. 제 1항에 있어서,
    상기 밑바탕막을 스패터링 또는 CVD로 형성하는 것을 특징으로 하는 배선형성방법.
  6. 기판의 표면에 설치한 미세한 오목부의 내부에 2종 이상의 금속으로 구성한 밑바탕막과,
    상기 밑바탕막의 표면에 습식도금으로 석출시킨 도전성 금속으로 이루어지는 배선을 형성한 것을 특징으로 하는 반도체장치.
  7. 제 6항에 있어서,
    상기 밑바탕막을 형성하는 금속은 상기 매립배선을 형성하는 금속과 동일한 제 1 금속과, 그 제 1 금속보다 원자량이 큰 귀금속으로 이루어지는 제 2 금속과의 조합인 것을 특징으로 하는 반도체장치.
  8. 제 7항에 있어서,
    상기 제 1 금속은 금, 은 또는 구리인 것을 특징으로 하는 반도체장치.
  9. 제 8항에 있어서,
    상기 제 1 금속은 구리이고, 상기 제 2 금속은 팔라듐, 은, 백금 또는 금인 것을 특징으로 하는 반도체장치.
  10. 제 6항에 있어서,
    상기 밑바탕막을 스패터링 또는 CVD로 형성하는 것을 특징으로 하는 반도체장치.
  11. 배선용의 미세한 오목부를 설치한 기판의 표면에 2종 이상의 금속으로 구성한 밑바탕막을 형성하는 성막장치와,
    상기 밑바탕막의 표면에 습식도금을 실시하여 상기 오목부내에 도전성 금속을 매립하는 도금장치를 가지는 것을 특징으로 하는 배선형성장치.
  12. 제 11항에 있어서,
    상기 밑바탕막을 형성하는 금속은 상기 매립배선을 형성하는 금속과 동일한 제 1 금속과, 그 제 1 금속보다 원자량이 큰 귀금속으로 이루어지는 제 2 금속과의 조합인 것을 특징으로 하는 배선형성장치.
  13. 제 12항에 있어서,
    상기 제 1 금속은 금, 은 또는 구리인 것을 특징으로 하는 배선형성장치.
  14. 제 13항에 있어서,
    상기 제 1 금속은 구리이고, 상기 제 2 금속은 팔라듐, 은, 백금 또는 금인것을 특징으로 하는 배선형성장치.
  15. 제 11항에 있어서,
    상기 성막장치는 스패터링장치 또는 CVD 장치인 것을 특징으로 하는 배선형성장치.
KR1020010067860A 2000-11-02 2001-11-01 배선형성방법 및 반도체장치 KR20020034956A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00335585 2000-11-02
JP2000335585 2000-11-02

Publications (1)

Publication Number Publication Date
KR20020034956A true KR20020034956A (ko) 2002-05-09

Family

ID=18811304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010067860A KR20020034956A (ko) 2000-11-02 2001-11-01 배선형성방법 및 반도체장치

Country Status (4)

Country Link
US (1) US20020090814A1 (ko)
EP (1) EP1204141A2 (ko)
KR (1) KR20020034956A (ko)
TW (1) TW523870B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803662B2 (en) * 2001-12-21 2004-10-12 International Business Machines Corporation Low dielectric constant material reinforcement for improved electromigration reliability
US20050127364A1 (en) * 2002-05-17 2005-06-16 Idemitsu Kosan Co., Ltd. Wiring material and wiring board using the same
US20060071338A1 (en) * 2004-09-30 2006-04-06 International Business Machines Corporation Homogeneous Copper Interconnects for BEOL
JP2006128288A (ja) * 2004-10-27 2006-05-18 Tokyo Electron Ltd 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体
JP4967354B2 (ja) * 2006-01-31 2012-07-04 東京エレクトロン株式会社 シード膜の成膜方法、プラズマ成膜装置及び記憶媒体
KR102061342B1 (ko) * 2012-06-13 2020-01-02 에스케이하이닉스 주식회사 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법
US9532448B1 (en) * 2016-03-03 2016-12-27 Ford Global Technologies, Llc Power electronics modules
KR20220024438A (ko) * 2019-06-18 2022-03-03 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
US20020090814A1 (en) 2002-07-11
EP1204141A2 (en) 2002-05-08
TW523870B (en) 2003-03-11

Similar Documents

Publication Publication Date Title
TWI406361B (zh) 於互連應用中形成可靠介層接觸之結構及方法
US6395642B1 (en) Method to improve copper process integration
Andricacos Copper on-chip interconnections: A breakthrough in electrodeposition to make better chips
US6824665B2 (en) Seed layer deposition
US6433429B1 (en) Copper conductive line with redundant liner and method of making
US20050230263A1 (en) Methods for forming interconnect structures by co-plating of noble metals and structures formed thereby
US20080237053A1 (en) Structure comprising a barrier layer of a tungsten alloy comprising cobalt and/or nickel
US20020064591A1 (en) Substrate plating method and apparatus
US7879720B2 (en) Methods of forming electrical interconnects using electroless plating techniques that inhibit void formation
CN1516895A (zh) 用于铜互连的阻挡层增强工艺
US20050269708A1 (en) Tungsten encapsulated copper interconnections using electroplating
KR20110005832A (ko) 전기증착 조성물 및 상기 조성물을 사용한 반도체 기판을 코팅하는 방법
JP2002075913A (ja) 無電解銅メッキ浴およびそれを用いた銅付着方法
KR20020034956A (ko) 배선형성방법 및 반도체장치
US8053894B2 (en) Surface treatment of metal interconnect lines
JP4297292B2 (ja) 半導体装置の配線形成方法及び半導体装置
KR20110056485A (ko) 반도체 고형 기판 상에 구리확산 배리어 층을 수선하는 방법 및 이 방법을 실행하기 위한 수선 키트
WO2011018478A1 (en) Electrolyte and method for the electroplating of copper on a barrier layer, and semiconductor substrate obtained with said method
US20040248403A1 (en) Method for forming electroless metal low resistivity interconnects
JP4023955B2 (ja) 半導体装置の製造方法
CN101471283A (zh) 半导体器件及形成其金属互联层的方法
JP3933442B2 (ja) 配線形成方法及び半導体装置
KR100820780B1 (ko) 반도체소자의 구리 배선 제조 방법
JP3904328B2 (ja) 基板のめっき方法
KR100858873B1 (ko) 구리 무전해 도금법을 이용한 대머신 금속배선 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid