KR20110056485A

KR20110056485A - 반도체 고형 기판 상에 구리확산 배리어 층을 수선하는 방법 및 이 방법을 실행하기 위한 수선 키트

Info

Publication number: KR20110056485A
Application number: KR1020117002955A
Authority: KR
Inventors: 빈센트 메벨르끄
Original assignee: 알쉬메
Priority date: 2008-09-08
Filing date: 2009-09-07
Publication date: 2011-05-30
Also published as: FR2935713B1; TW201021113A; IL210644A0; US8524512B2; FR2935713A1; US20110294231A1; WO2010026243A1; CA2732661A1

Abstract

본 발명은 반도체 고형 기판 상에 구리 확산 배리어 층을 수선하는 방법 및 이 방법을 실행하기 위한 수선 키트에 대한 것이다.
본 발명의 일 대상은 티타늄-기재 물질의 불연속적인 구리 확산 배리어 층으로 도포되어 진 기판의 표면을 수선하기 위한 방법이다.
본 발명에 따르면, 이 방법은 다음을 포함한다:
a)　표면을 1초 내지 15분의 시간 동안 구리 또는 구리 합금 나노입자를 포함하는 현탁액과 접촉하는 것; 그리고
b) 이렇게 처리된 표면을 8.5 내지 12 사이의 pH를 가지고, 그리고:
- 적어도 하나의 금속염,
- 적어도 하나의 환원제,
- 적어도 하나의 안정화제를 포함하는 액체 용액과 50℃ 내지 90℃의 온도에서, 바람직하기로는 60℃ 내지 80℃의 온도에서 30초 내지 10분 사이, 바람직하기로는 1분 내지 5분 사이의 시간 동안 접촉하는 것을 포함하여, 이렇게 하므로 구리 확산 배리어 층의 연속성을 재확립하여 적어도 50나노메터의 두께를 가지는 금속성 막을 형성하기 위한 것이다.

Description

반도체 고형 기판 상에 구리확산 배리어 층을 수선하는 방법 및 이 방법을 실행하기 위한 수선 키트{Method for repairing copper diffusion barrier layers on a semiconductor solid substrate and repair kit for implementing this method}

본 발명은 일반적으로 기판, 특히는 절연 층을 가지고 있거나 또는 가지고 있지 않을 수 있는 반도체 기판의 표면을 수선하기 위한 방법에 대한 것으로, 상기 기판은 불연속적인 구리 확산 배리어 층으로 도포되어 지고, 수선되어 지는 표면을 한정한다.

본 발명의 필수적인 적용은, 특히 구리로, 전기적 칩 또는 다이스의 삼차원(3D) 통합 또는 수직 통합에 대한 키스톤(keystone)인 비아(소위, 스루-실리콘 비아 또는 스루-웨이퍼 비아 또는 스루-웨이퍼 인터컨넥터)의 금속화반응을 위한 마이크로일렉트로닉 분야이다. 본 발명은 또한 비아들의 전체 표면에 걸쳐 연속적인 배리어 막을 얻기 위하여 절연 층이나 또는 불연속성 매리어 층으로 도포되어 진 스루 비아를 가지는 기판이 반드시 처리되어 질 필요가 있는 기타 전기학의 분야에서 적용되어 질 수 있을 것이다. 본 내용에서 언급되어 질 수 있는 것은 프린트 회로 기판(또는 프린트 회로 기판 또는 프린트 와이어링 보드) 내에서의 인터컨넥터의 조립 또는 인덕터와 같은 패시브 소자의 조립, 또는 집적회로나 마이크로시스템(소위, 마이크로일렉트로메카니칼 시스템)에서 전기기계적 소자의 조립의 것일 수 있다.

현행 일렉트로닉 시스템은 대부분인 복수의 집적 회로 또는 구성요소들로 구성되어 지고, 그리고 각각의 집적회로는 하나 또는 그 이상의 기능을 충족한다. 예를 들어, 컴퓨터는 적어도 하나의 마이크로프로세서 및 복수의 기억 회로를 포함한다. 각각의 집적회로는 통상적으로 그 자신의 패키지 내에 일렉트로닉 칩에 대응한다. 집적회로는, 예를 들어 집적회로들 사이에서 연결을 공고하게 하는 프린트 회로 기판 또는 PCB에 솔더되거나 또는 그 안으로 접속되어 진다.

전기적 시스템의 기능성 밀집화를 증대하기 위한 지속적인 요구는 "칩 상의 시스템" 컨셉의 제일의 어프로치롤 인도하는데, 이는 시스템상의 모든 기능을 실행하기 위해 필요한 구성성분들과 회로 블럭을 가지고 그런 다음 프린트 회로의 서포트를 사용함이 없이 동일한 칩 상에 생성되어 지는 개념이다. 그럼에도 불구하고, 실제에 있어서는 로직 및 메모리 회로용 조합 방법이 예를 들어 실질적으로 매우 다르기 때문에 높은-실행성의 "칩 상의 시스템"을 얻는 것은 매우 어렵다. 따라서, "칩 상의 시스템" 어프로치는 동일한 칩 상에서 생성된 다양한 기능의 수행성에 관해 절충을 수용하는 것을 이끈다. 부가하여, 이러한 칩의 사이즈와 이들의 조립의 수율은 이들의 경제적인 실행가능성의 한계에 도달하고 있다.

제이의 어프로치는 다수의 집적회로들의 상호연결을 제공하는 모듈로, 동일한 패키지 내에서 하나로 조립을 구성하며, 이것은 그런 다음 동일한 반도체 기판이나 다른 기판으로부터 유도할 수 있다. 이렇게 얻어진 패키지 또는 이러한 MCM(멀티칩 모듈)은 따라서 단일 구성요소의 형태를 취한다. 이 MCM 어프로치는 종래의 PCB 어프로치보다 높은 상호연결 밀도와 그리고 따라서 더욱 양호한 수행성을 얻는 것을 가능하게 한다. 그러나, 이것은 이들로부터 근본적으로 다르지는 않다. 패키지의 사이즈와 중량과는 별도로, MCM의 수행성은 기판으로부터 기판의 연결 길이와 그리고 기판 또는 칩을 패키지의 핀에 결합하는 와이어 본딩과 연계된 기생 소자에 의해 제한되게 된다.

"삼차원(3D) 통합" 또는 "수직 통합"으로 불리는 제 삼의 어프로치는 칩이 수직 상호 연결에 의해 상호 누적되고 그리고 함께 연결되어 진다는 사실에 의해 특징되어 진다. 이렇게 얻어진 적층은 활성 구성분이나 칩의 다수의 층이거나 또는 지층을 포함하고, 이것은 3D 집적회로 또는 3D IC를 구성한다.

3D 통합의 이점은 동시적으로 다음으로부터 나온다:

(1) 실행성에 있어서의 개선으로부터, 예를 들어 분배된 전력 및 전파 시간에서의 감소, 기능적 블럭 사이의 가속된 연통과 연계된 시스템의 조작속도에서의 증가, 각 기능적 블럭의 밴드 폭에서의 증가, 그리고 보다 큰 노이즈에 대한 이뮤니티로부터;

(2) 비용에서의 개선으로부터, 예를 들어, 통합 밀집화에서의 증가, 각각의 기능화 블럭에 가장 적절한 전자 칩 생성의 용도에 기인하는 개선된 조립 수율, 그리고 신뢰성에서의 증가로부터; 및

(3) 이종형 기술 (소위 공동-통합)을 누적함에 의해서, 즉 다양한 재질 및/또는 다양한 기능적 구성 성분들을 포함함에 의해 극히 고도로 직접된 시스템을 생성하는 가능성으로부터 나온다.

따라서, 오늘날 3D 통합은 수행성, 기능성 다각화 및 생산 비용의 관점에서 이들의 한계에 도달한 종래의 통상적인 어프로치에 대한 불요 불가결한 대안을 구성한다. 3D 통합의 기본적인 원리 및 이점은, 예를 들어: A.W.　Topol, D.C.　La　Tulipe, L.　Shi, D.J.　Frank, K.　Bernstein, S.E.　Steen, A.　Kumar, G.U.　Singco, A.M.　Young, K.W.　Guarini and M.　Leong in "Three-dimensional integrated circuits", IBM Journal Res. & Dev., Vol.　50, No.　4/5, July/September 2006, 페이지 491-506에 기술되어져 있다.

예를 들어, 본딩에 의해 칩이 함께 누적화되어 진 후, 칩은 와이어 본딩에 의해 패키지의 핀에 개별적으로 연결되어 질 수 있다. 칩은 스루 비아를 채용함에 의해 일반적으로 상호연결되어 질 수 있다.

따라서, 삼차원 집적회로의 생성에 필요한 기초적인 기술은 특히 실리콘 웨이퍼의 박막화, 층 간의 배열, 층의 본딩, 각 층 내에서 스루 비아의 에칭 및 금속화를 포함한다.

실리콘 웨이퍼는 스루 비아가 조립되기 전에 박막화가 수행되어 질 수 있다(예를 들어, U.S. 특허 7,060,624, 및 7,148,565).

대안적으로, 비아는 실리콘 웨이퍼를 박막화 하기 전에 에칭 및 금속화 반응이 수행되어 질 수도 있다(예를 들어, U.S. 특허 7,060,624, 및 7,101,792). 이 경우에 있어서, 폐쇄된 비아 또는 "블라인드" 비아는 실리콘 내에 에칭되어 지고, 그런 다음 실리콘 웨이퍼를 박막화 하기 전에 스루 비아를 수득하기 위해 소정의 깊이 아래로 금속화되어 진다.

구리의 양호한 전기적 전도성 및 전자이동의 현상에 대한 그의 높은 저항성, 즉 이상기능의 주요 원인일 수 있는 전기 전류 밀도의 효과하에서 이동하는 구리 원자의 적은 이동 양은 특히 스루 비아의 금속화 반응을 위한 물질의 선택을 구리로 정할 수 있게 한다.

3D 직접 회로의 스루 비아는 일반적으로, 다음을 포함하는 일련의 단계에 따라, 집적회로를 상호통합의 조립을 위한 마이크로일렉트로닉 분야에서 사용되어 지는 "다마신" 공정에 유사한 방식으로 생성되어 진다:

- 실리콘 웨이퍼 내에 또는 이를 관통하여 비아의 에칭;

- 절연 유전체 층의 증착;

- 구리의 이동이나 확산을 방지하기 위해 작용되어 지는 배리어 층 또는 라이너의 증착;

- 구리의 전자증착에 의해 비아의 충진; 및

- 화학적-기계적 연마에 의해 과잉의 구리 제거.

이를 구성하는 물질의 높은 저항성에 기인하여, 배리어 층은 일반적으로, 직접적인 전기화학적인 수단에 의해, 옴의 강하라는 용어로 이 기술 분야의 통상인에게 잘 알려진 현상인 웨이퍼 스케일에 균질하게 또는 균일한 구리 증착을 가능하게 하기에는 너무 높은 저항을 갖는다.

따라서, 구리 전기증착에 의한 충진 단계 전에, 시드 층으로서 언급되어 지는 구리 금속의 박막 층으로 배리어 층을 덮는 것이 필요하다.

이 시드 층은 몇 가지의 방법; 즉, PVD(물리적 증기 증착) 또는 CVD(화학적 증기 증착) 또는 전자융합 기술이라 불리는 것을 사용하는 액체 배지 내에서의 증착에 의해 생성되어 질 수 있다.

이 절연 유전 층은 CVD 또는 다른 공정에 의해 증착되어 진 무기성(예를 들어, 산화실리콘 SiO₂, 질화실리콘 SiN 또는 산화알루미늄로 구성됨)이거나, 또는 액체 배지에 침지하거나 또는 SOG(스핀-온-글라스)를 사용하여 증착되어 진 유기성(예를 들어, 파릴렌 C, N 또는 D, 폴리이미드, 벤조시클로부텐 또는 폴리벤조옥사졸)일 수 있다.

이들 절연 층의 증착은 증기상 증착 (PVD, CVD 또는 ALD)에 의한 구리 확산 배리어 층의 증착이 뒤따르고, 상기 층은 일반적으로, 예를 들어 탄탈륨 (Ta), 티타늄 (Ti), 질화탄탈륨 (TaN), 질화티타늄 (TiN), 티타늄-텅스텐 합금 (TiW), 텅스텐 카보나이트라이드 (WCN) 또는 이들 물질의 조합으로 구성되어 진다.

구리확산 배리어를 증착하기 위해 사용된 화학적 증기 증착 (CVD 또는 ALD)은 평활한 배리어 층, 예를 들어 도포되어 지는 표면의 표면학에 신뢰성 있게 매치되는 배리어 층을 얻는 것과 비아의 직경에 대한 비아의 깊이의 비율에 의해 정의된 측면 비율을 광범위하게 하는 것을 가능하게 한다. 그러나, 측면 비율이 너무 높게 되면, 예를 들어 5/1보다 크게 되거나, 예를 들어 약 10/1으로 될 때, CVD에 의하여 증착된 배리어 층의 비아의 바닥에서의 두께는 너무 적게 되고 그리고 국부적인 불연속의 형성을 초래한다. 이 현상은 불연속한 영역에서 배리어 특성의 저하를 야기한다.

그 자체로서 또한 구리 확산 배리어를 증착하기 위해 사용되어 지는 물리적 증기 증착 (PVD)은 아주 낮은 측면 비율(약 3/1)을 가지는 구조에서 만이 사용되어 질 수 있다. 이것은 PVD에 의해 증착된 도포의 두께가 도포되어 지는 표면으로부터 관찰되는 입체각에 직접적으로 비례하기 때문이다. 따라서, 돌출각을 가지는 표면의 이들 부분들은 들어간 각을 가지는 표면의 부분들 보다 두꺼운 층으로 도포되어 진다. 이 결과로, 물리적 증기 증착에 의해 형성된 구리 확산 배리어 층은 평활하지 않고, 따라서 기판의 표면 상의 모든 점에서 일정한 두께를 가지지 않는다.

고-밀도 삼차원 집적 회로는 수직의 프로필을 가지는 비아를 얻기 위해 등전점 실리콘 에칭 공정의 사용을 필요로 한다. 실리콘의 등전점 에칭 (예를 들어, US 특허 5,501,893)은 통상적으로 휘고, 러프하고 그리고 줄이 가거나 또는 단차가 된 프로필을 초래한다. 따라서, 비아의 측벽은 부분적으로 도포되어 지지 않거나 또는 불충분한 두께의 배리어 층으로 도포되어 지고, 따라서 절연체 안으로 구리의 확산을 야기하고 그리고 거의 신뢰성이 없는 수행성을 야기하는 에너지 소실 문제를 야기한다.

이들의 단점은 비아가 높은 측면 비율을 가질 수 있는 고-밀도 삼차원 집적 회로의 스루 비아를 금속화하기에 적절한 완전하게 연속하는 배리어 층을 생산하는 것을 매우 도전적인 것으로 하고 있다.

특허문헌 1: U.S. 특허 5,501,893호 특허문헌 2: U.S. 특허 7,060,624호 특허문헌 3: U.S. 특허 7,101,792호 특허문헌 4: U.S. 특허 7,148,565호

A.W.　Topol, D.C.　La　Tulipe, L.　Shi, D.J.　Frank, K.　Bernstein, S.E.　Steen, A.　Kumar, G.U.　Singco, A.M.　Young, K.W.　Guarini and M.　Leong in "Three-dimensional integrated circuits", IBM Journal Res. & Dev., Vol.　50, No.　4/5, July/September 2006, 페이지 491-506.

이들 조건 하에서 본 발명의 목적은 절연층, 특히는 절연층을 가지거나 또는 가지지 않을 수 있는 실리콘-기재 물질의 웨이퍼와 같은 절연층을 갖는 기판, 특히는 반도체 기판이나 반도체 기판의 표면 상에 존재하는 불연속적인 구리 확산 배리어 층을 수선하기 위한 신규한 방법을 제공함에 의해 이러한 새로운 기술적인 문제점을 해결하는 것이다. 이 신규한 방법은 집적회로, 특히는 3D 집적회로에서 상호 연결의 생성을 위한 "스루 비아"-타입 구조를 가지는 기판의 표면 상에 존재하는 불연속적인 구리 확산 배리어 층을 특히 수선하기 위한 것이다.

본 발명의 내용 안에서, 표현 "불연속적인 구리 확산 배리어 층"은 구리의 이동을 방지하는 재질로 만들어 진 층이고, 그리고 구리가 이들 통해 이동할 수 있는 아주 적은 두께의 홀이나 또는 영역을 가지는 층을 의미하는 것으로 이해되어 진다. 따라서 구리 확산 배리어 층의 불연속성은, 그럼에도 불구하고 대부분의 경우에 있어서 구조적인 불연속성(층에 있어서의 홀)인 경우인 기능적 불연속성을 구성한다.

아주 특징적인 화학적 조성물을 채용하는 비전착성 금속석출의 공정을 사용하여 수선되어 지는 표면을 처리함에 의해, 산업적 규모에서 완벽하게 만족스러운 방식으로 상기 언급된 기술적인 문제점을 해결하는 것을 가능하게 하는 것이 발견되었고, 그리고 이것은 본 발명의 기초를 구성한다.

완전히 놀라웁게 그리고 전혀 기대 밖으로, 이들 특정한 조성물이 초기 층의 불연속적인 영역을 포함하여 전체 기판의 표면에 걸쳐 구리 확산 배리어 층의 기능성을 재확립하는 것 뿐 아니라, 이들 조성물들을 사용하여 수선된 표면 상에 전기화학적으로 증착된 구리 층의 접착성 및 균일성의 관점에서 이 기술분야의 통사인에게 결코 예측되어 질 수 없는 유의성 있는 개선을 얻을 수 있다는 것이 가능하다는 것을 밝혀냈다.

따라서, 본 발명의 일 측면은 기판, 특히는 반도체 기판이나 절연층을 담지하는 반도체 기판을 수선하는 방법으로, 상기 기판은 수선되어 지는 상기 기판을 한정하는 티타늄-기재 물질의 불연속적인 구리 확산 배리어 층으로 도포되어 지고, 다음을 포함한다:

a)　상기 기판을 1초 내지 15분의 시간 동안 구리 또는 구리 합금 나노입자를 포함하는 현탁액과 접촉하고, 따라서 나노입자가 배리어 층의 표면 상에서 선택적으로 흡수되어 지도록 하는 것; 그리고

b) 이렇게 처리된 표면을 8.5 내지 12 사이, 바람직하기로는 9 내지 11 사이의 pH를 가지고, 그리고:

- 적어도 하나의 금속염, 바람직하기로는, 니켈 염이나 니켈 합금의 염,

- 적어도 하나의 환원제, 바람직하기로는 보론 화합물 및

- 적어도 하나의 안정화제를 포함하는 액체 용액과

50℃ 내지 90℃의 온도에서, 바람직하기로는 60℃ 내지 80℃의 온도에서 30초 내지 10분 사이, 바람직하기로는 1분 내지 5분 사이의 시간 동안 접촉하는 것을 포함하여, 이렇게 하므로 구리 확산 배리어 층의 연속성을 재확립하여 적어도 50나노메터의 두께를 가지는 금속성 막을 형성하기 위한 것이다.

본 발명의 다른 특정한 특징에 따르면, 상기 언급된 단계 a)의 전에, 존재하는 불순물이 제거되도록 할 수 있게 하는 상기 표면의 처리가 수행되어 질 수 있으며, 이러한 처리는 특별하게는 수성 암모니아 및 과산화수소수에 기재된 용액으로 수세하고 이어서 물로 린스하는 것과 같은 것이다.

본 발명의 또 다른 특정한 특징에 따르면, 상기 언급된 단계 b)의 전에, 단계 a)의 후에 얻어진 처리된 표면은 물로 린스되어 질 수 있다.

상기에 나타난 바와 같이, 본 발명에 따라 수선되어 지도록 의도된 표면인 기판은 바람직하기로는 절연 층으로 도포되어 지거나 또는 되지 않을 수 있는 반도체 기판, 그리고 특히는 삼차원의 집적회로의 조립을 위해 사용되어 지는 것과 같이 다수의 스루 비아를 가지는 기판이다.

본 발명의 내용 범위 안에서, 구리 확산 층을 구성하는 물질은 티타늄-기재의 물질이다. 이 물질은 실질적으로 순수한 티타늄일 수 있거나 또는, 특히 질화티타늄(TiN), 티타늄-텅스텐 합금(TiW) 또는 질화티타늄 실리콘(TiSiN)과 같은 티타늄 합금일 수 있다.

본 발명에 따른 방법은 이 방법이 두 개의 필수적인 단계 a) 및 b)를 포함하고, 이들 각각은 특정하게 선택된 조성물을 포함하는 것을 필수적으로 특징으로 한다.

완전하게 새로운 방식에 있어서, 이 방법의 제일 단계는 구리 또는 구리 합금 나노입자를 함유하는 현탁액을 사용한다. 이러한 입자는 구리 확산 배리어 층을 구성하는 티타늄-기재 물질과 특별하게 높은 친화도를 가지고, 이 친화도는 불연속성 영역의 제외로 배리어 층의 표면 상에 나노입자의 선택적인 흡수에 의해 명백하게 되어 지는 것이 관찰되어 졌다.

일반적으로, 상기 언급된 나노입자는 25나노미터보다 적은, 그리고 보다 바람직하기로는 10나노미터보다 적은 평균 사이즈를 가진다.

이들 나노입자를 함유하는 현탁액(또는 콜로이드성 용액)은 구리 전구체, 특히는 황산염 구리와, 예를 들어 소디움 보로하이드라이드와 같은 환원제 사이에서 세틸트리메틸암모니움 브로마이드(CTMAB)와 같은 계면활성제-타입 안정화제의 존재 하에서 반응에 의해, 그 자체로 공지된 방식으로 제조되어 질 수 있다. 이러한 현탁액은 제로 원자가의 구리 또는 콜로이드의 형태로서의 구리 합금 입자들을 포함한다.

단계 a)에 적절한 현탁액의 제조를 위해 사용되어 질 수 있는 구리 합금 중에는, 특히 구리-니켈 합금 및 구리-코발트 합금으로 만들어진 것이 언급되어 질 수 있다.

나노 입자들은 일반적으로 현탁액 내에 0.1 g/l 내지 10　g/l, 그리고 더욱 바람직하기로는 3　g/l 내지 6 g/l 사이의 양으로 존재한다. 나노 입자는 사용된 안정화제의 양이 5 g/l 내지 100　g/l, 그리고 더욱 바람직하기로는 30　g/l 내지 50 g/l 사이로 되는 방식으로, 문헌에 광범위하게 기술된 방법을 사용하여 안정화되어 진다.

나노 입자들은 상대적으로 짧은 시간 동안 구리 또는 구리 합금 나노입자를 함유하는 현탁액으로 기판의 간단한 접촉에 의해 티타늄-기재 불연속성 배리어 층의 표면 상에 선택적으로 흡수되어 질 수 있으며, 상기 상대적으로 짧은 시간은 1초 내지 15분, 그리고 바람직하기로는 10초 내지 5분이다.

이렇게 티타늄-기재 배리어 층의 표면 상에 선택적으로 흡수되어 진 구리 또는 구리 합금 나노입자는, 전혀 기대되어 지지 않은 방식으로, 금속 필름(구리 필름 이외의 것)이 연속적으로 형성되어 지도록 하는 것과 배리어 층이 수선되어 지도록 하는 것을 가능하게 한다.

이 금속 필름은 본 발명에 따른 방법의 단계 b)를 구성하는 무전해 도금 공정에 의해 생성되어 질 수 있다.

이 목적을 위해, 구리 또는 구리 합금 나노입자를 함유하는 배리어 층의 표면은 임의적을 이 표면을 물로 린스한 후 적어도 50나노미터의 두께를 가지는 필름을 형성하기 위한 조건 하에서 상기 정의된 것과 같은 액체 용액과 접촉되어 지도록 한다.

형성되어 진 이 필름의 두께는 필수적으로 다음에 의존한다:

- 한편으로는, 액체 처리 용액의 정성적 및 정량적인 특성에 의존함; 및

- 다른 한편으로는, 상기 언급되어 진 접촉하는 기간 그리고 용액의 온도에 의존함.

일반적으로, 이 단계 b)는 50℃ 내지 90℃ 사이, 바람직하기로는 60℃ 내지 80℃ 사이의 온도에서, 30초 내지 10분의 시간 동안, 그리고 바람직하기로는 1분 내지 5분의 시간 동안 수행되어 질 것이다.

월등한 결과는 다음의 양성, 바람직하기로는 수성의 용매를 포함하는 액체 용액을 사용하여 얻어졌다:

-　금속 염, 바람직하기로는 니켈 염 또는 니켈 합금의 염 1　g/l 내지 40　g/l, 그리고 바람직하기로는 20 g/l 내지 30　g/l;

- 환원제, 바람직하기로는 보론 화합물 0.5 g/l 내지 10 g/l,그리고 바람직하기로는 2 g/l 내지 3 g/l; 및

- 안정화제 20 g/l 내지 100 g/l, 그리고 바람직하기로는 50 g/l 내지 70 g/l.

상기 언급된 일반적인 온도 범위 내에서 사용된 이러한 용액으로, 1분 내지 4분 동안의 접촉 시간 동안 50 내지 200　나노미터 사이의 두께를 가지는 금속성 필름이 얻어진다.

유익하기로는, 구리 염 이외의 염이어야 하는 금속 염은 니켈 설페이트, 니켈 클로라이드, 니켈 아세테이트 및 니켈 술파메이트로부터 선택되어 진다.

단계 b)에서 채용된 용액에서 사용된 환원제는 유익하기로는 보론 유도체류부터, 그리고 특히는 디메틸이미노보란, 소디움 보로하이드라이드, 피리딘 보란, 모르폴렌 보란 및 tert-부틸아민 보란으로부터 선택되어 진다. 바람직하기로는 디메틸아미노보란(DMAB)이 사용되어 진다.

단계 b)에서 채용된 용액에 사용된 안정화제에 대해서는 특정한 아무런 제한이 없다. 이 안정화제는 일반적으로 에틸렌디아민과 염, 특별하게는 아세트 산, 석신 산, 마론 산, 아미노아세트 산, 말릭 산 또는 시트르 산의 알카리 금속이나 암모니움 염으로 구성된 군으로부터 선택되어 진다. 바람직하기로는, 소디움 시트레이트 또는 테트라메틸암모니움 시트레이트가 사용되어 진다.

단계 b)에서 채용되어 진 용액은 일반적으로 8.5 내지 12, 바람직하기로는 9 내지 11 사이의 pH를 가진다. 이를 위해, 용액의 pH는 특히 소디움 하이드록사이드와 같은 염기를 부가함에 의해 조정되어 질 수 있다.

상기에서 개괄되어 진 방법은 불연속면을 가지는 티타늄-기재 구리 확산 배리어 층을 수선하는 것을 가능하게 한다.

부가하여, 이 방법은 어떤 타입의 표면 그리고 특히는 집적회로에 상호연관을 형성하기 위해 사용된 스루 비아의 표면과 같은 높은 측면 비율을 가지는 표면을 수리하기 위해 채용되어 질 수 있다.

완전히 놀라웁게 그리고 전혀 기대 밖으로, 이렇게 수선된 배리어 층이 수선 후 상기 배리어 상에 전기화학적으로 증착되어 진 구리 층의 연속적인 접합을 증진하며, "수선된" 배리어 층에 대한 접합은 동일한 배리어 층이지만 수선되지 않은 것 상에서 측정된 접합보다 크게 된다.

또한, 완전하게 기대 외로 상기에 기술된 수선의 방법은 전기화학적으로 연속적으로 증착된 구리 층의 균일성에서의 유의성 있는 증가를 초래한다는 것이 관찰되어 졌다.

본 발명의 제이의 측면에 따르면, 본 발명은 기판, 특별하게는 반도체 기판이나 절연층을 가지는 반도체 기판의 표면을 수선하기 위한 수선 키트에 대한 것으로, 상기 기판은 티타늄-기재 물질로 구성되는 불연속적인 구리 확산 배리어 층으로 도포되어 지며, 상기 시판은 다음을 포함하여 수선되도록 한정되어 진다:

- 한편으로는, 구리 또는 구리 합금 나노입자, 안정화제 및 환원제를 포함하는 현탁액; 및

- 다른 한편으로는, 8.5 내지 12 사이, 바람직하기로는 9 내지 11 사이의 pH를 가지는 액체 용액으로, 다음을 포함함:

- 적어도 하나의 환원제, 바람직하기로는 보론 화합물, 및

- 적어도 하나의 안정화제

다른 하나의 특징에 따르면, 상기 언급된 현탁액은 다음을 포함한다:

-　구리 또는 구리 합금 나노입자를 0.1　g/l 내지 10　g/l, 그리고 바람직하기로는 3 g/l 내지 6　g/l의 양;

- 안정화제를 5 g/l 내지 100 g/l, 그리고 바람직하기로는 30 g/l 내지 50 g/l의 양; 및

- 환원제를 0.5 g/l 내지 10 g/l, 그리고 바람직하기로는 2 g/l 내지 5 g/l의 양.

다른 특징에 따르면, 상기 언급된 액체 용액은 극성인, 바람직하기로는 수성인 다음의 용매를 포함한다:

-　1　g/l 내지 40　g/l, 그리고 바람직하기로는 20 g/l 내지 30　g/l의 금속염, 바람직하기로는 니켈 염이나 니켈 합금의 염;

- 0.5 g/l 내지 10 g/l, 그리고 바람직하기로는 2 g/l 내지 3 g/l의 환원제, 바람직하기로는 보론 화합물; 및

- 20 g/l 내지 100 g/l, 그리고 바람직하기로는 50 g/l 내지 70 g/l의 안정화제.

상기와 같이 구성되는 본 발명은 상기한 종래 기술에 있어서의 문제점을 해결한다.

본 발명은 다음의 비제한적인 실시예의 상세한 설명과 다음을 각각 나타내는 첨부 도면을 참고로 하여 더욱 명확하게 이해되어 질 것이다:
도 1 은 실시예 1의 단계 1에 따른 구리 나노입자의 용액으로 접촉되어 진 후 PVD에 의해 얻어진 TiN 배리어 층의 표면의 SEM(스캐닝 전자 마이크로스코피) 현미경 사진이다.
도 2 는 실시예 1의 단계 2에 따른 구리 나노입자에 의해 시작된 NiB 층의 증착 후 PVD에 의해 얻어진 TiN 배리어 층의 표면의 SEM 현미경 사진이다.
도 3 은 스루 비아 내에 PVD에 의해 얻어진 비수선된 불연속적인 TiW 배리어 층의 표면의 SEM 현미경 사진이다.
도 4 는 실시에 2에 따른 NiB 층을 증착함에 의해 수선된 불연속적인 TiW 배리어 층의 표면의 SEM 현미경 사진이다.
도 5 는 다양한 배리어 층 상에 구리 시드 층을 형성하기 위해 사용된 펄스된 갈바노스타틱 프로토콜의 개략적인 표현도이다.
도 6 은 실시예 2에 따라 처리된 및 비처리되고 그런 다음 구리 시드 층으로 도포된 PVD에 의해 얻어진 불연속적인 TiW 배리어 층으로 도포된 스루 비아의 표면의 SEM 현미경 사진이다.
도 7 은 스루 비아 내에 MOCVD에 의해 얻어진 불연속적인 TiN 배리어 층의 표면의 SEM 현미경 사진이다.
도 8 은 실시예 3에 따라 처리된 및 비처리되고 그런 다음 구리 시드 층으로 도포된 MOCVD에 의해 얻어진 불연속적인 TiN 배리어 층으로 도포된 스루 비아의 표면의 SEM 현미경 사진이다.
도 9 는 스루 비아 내에 PVD에 의해 얻어진 불연속적인 Ti 배리어 층의 표면의 SEM 현미경 사진이다.
도 10 은 실시예 4에 따라 처리된 및 비처리되고 그런 다음 구리 시드 층으로 도포된 PVD에 의해 얻어진 Ti 배리어 층으로 도포된 스루 비아의 표면의 SEM 현미경 사진이다.

본 발명은 첨부도면을 참고로 다음의 비제한적인 실시예의 상세한 설명으로 보다 명확하게 이해되어 질 것이다.

다음의 실시예는 실험실적 규모로 실행되었다. 이들 실시예에서 다음의 약어가 사용되어 졌다:

- Ti: 티타늄

- TiN: 질화 티타늄

- TiW: 티타늄-텅스텐 합금

- PVD: 물리적 증기 증착

- CVD: 화학적 증기 증착

- MOCVD: 금속-유기물 화학적 증기 증착(유기금속 화합물의 수단에 의함)

- NH₄OH: 수산화암모니움

- CuSO₄: 황산동

- CTAB: 세틸트리메틸암모니움 브로마이드

- NiSO₄: 니켈 설페이트

- TMAH: 테트라메틸암모니움 하이드록사이드

- DMAB: 디메틸아미노보란.

특별하게 달리 지시되어 지지 않는다면, 이들 실시예는 대기 공기에서 표준 온도와 압력 상태(대략 25℃ 약 1기압에서)에서 생산되어 졌고, 그리고 사용된 반응물은 부가적인 정제 없이 상업적으로 얻어진 것이 직접 사용되어 졌다.

실시예 1 - PVD 에 의해 증착된 TiN 배리어 상에 니켈-보론 층의 형성

본 실시예는 이러한 타입의 기판 상에 니켈-보론 금속 층의 형성을 체크하기 위해 불연속성이 없는 블랭크의 질화 티타늄(TiN) 상에 생성되어 진다.

기판:

본 실시예에서 사용된 기판은 40nm의 두께와 184　μΩ.cm의 저항성을 가지는TiN으로 PVD에 의해 도포된, 4　cm 측면 길이 (4　x　4　cm) 및 750㎛ 깊이를 갖는 실리콘 쿠폰(coupon)이다.

기판 처리 :

사용하기 전에, TiN 표면이 30% NH₄OH/35%　H₂O₂/H₂O 혼합물이 1/1/10 부피 비로 되는 혼합물 내에서 수세되어 진다. 이 견본은 초음파가 발생되어 지는 용액에 일분 동안 침지되어 진다. 그런 다음 물로 완전하게 린스되어 진다.

배리어 수선 :

니켈-보론 (NiB) 배리어는 아래의 프로토콜에 따라 기판의 표면 상에 두 단계로 증착되어 진다:

단계 1: 구리 나노입자에 의한 표면의 활성화 :

용액 :

구리 나노입자의 콜로이드성 현탁액은 20℃에서 제조되어 진다. 이를 위해, 250　mg의 CuSO₄ㆍ5H₂O (10^-3　mol) 금속 전구체가 50　ml의 탈이온수에 용해되어 지고, 그런 다음 1.8　g의 안정화제, CTAB (8×10^-2　mol)가 이 용액에 부가되어 진다. 다음으로, 2　ml의 소디움 보로하이드라이드 용액 (100　mg, 5×10^-2　mol)이 단일 주입으로 이 용액에 부가되어 진다. 용액은 바로 색상이 변하여, 콜로이드상의 형태로 존재하는 제로 원자가의 금속의 특징인 레드/블랙으로 된다.

프로토콜 :

질화 티타늄(TiN) 기판은 미리 제조되어 진 구리 나노입자의 콜로이드상 현탁액에 위치되어 진다. 이 견본은 약 2분의 시간 동안 이 용액에서 유지되어 지고, 그런 다음 아르곤 류에서 건조되어 지기 전에 약 1분의 시간 동안 탈이온수에서 린스되어 진다.

특징화 :

스캐닝 일렉트론 마이크로스코피(SEM) 분석(도 1 참고)이 기판의 표면 상에 구리 나노입자의 분산을 밝히기 위해 사용되어 졌다.

단계 2: 무전해 증착에 의한 니켈 층의 형성 :

용액:

본 실시예에서 사용된 용액은 파이렉스 비이커안에 50　ml의 탈이온수, 1.41　g의 NiSO₄(0.1M), 2.98　g의 트리베이식 소디움 시트레이트(0.2M) 및 141　mg의 DMAB (5×10^-2M)을 부어서 제조되어 진다. 이 용액의 pH는 0.1M NaOH(수산화나트륨) 또는 0.1M TMAH 용액의 부가에 의하여 9로 조정되어 진다.

프로토콜 :

이 용액은 수조에서 70℃로 유지되어 지고 그런 다음 단계 1에서 제조된 견본이 약 2분의 시간 동안 배지 내에 위치되어 진다. 기판은 그런 다음 제거되어 지고, 탈이온수로 린스되어 지고 그리고 아르곤 류에서 건조되어 진다.

특징화 :

이렇게 처리된 기판은 일정한 금속성(거울) 외관에 의해 특징되어 진다.

얻어진 금속의 두께는 약 100　nm이다.

SEM 분석(도 2 참고)은 전체 표면 상에 연속성 NiB 금속 막의 형성을 입증하기 위해 사용되었다.

실시예 2 - 스루 비아를 가지는 불연속성의 TiW 배리어의 수선

기판:

본 실시예에서 사용된 기판은 4　cm 측면 길이 (4　x　4　cm) 및 750㎛ 깊이를 갖는 실리콘 웨이퍼로 구성되고, 상기 웨이퍼는 "스루 비아" 타입으로 120　mm 깊이와 40　mm 직경의 실리더형의 형상으로 에칭되어 진다. 이 기판은 비아의 벽 상에 약 2mm의 두께와 그의 표면 상에 약 8mm의 두께를 가지는 유기성 중합체 절연체의 층으로 도포되어 지고, 이 비아의 바닥 면은 절연체가 없다. 이 어셈블리는 비아 벽의 가장 낮은 부분에서 많은 홀을 가지고 그리고 100　nm 내지 150　nm 사이의 두께 범위로 되는 TiW 배리어 층으로 PVD에 의하여 그 자체로 도포되어 진다(도 3 참고).

기판 처리 :

이 타입의 기판은 전 표면 처리가 요구되어 지지 않는다.

배리어 수선 :

이 단계는 실시예 1에서 기술되어 진 것과 같은 동일한 방식으로 수행되어 진다. 그러나, 나노입자의 부착은 견본이 초음파 조 내에서 일분 동안 나노입자의 현탁액에 침지되어지는 것이 필요로 된다.

특징화 :

실시예 1에서와 같은 일정한 금속성(거울) 외관이 관찰되었다.

SEM 분석(도 4 참고)이 전체 표면에 걸쳐 연속성 NiB 금속 막의 형성을 입증하기 위해 사용되었다.

구리 시드 층의 형성 :

상기 수선의 유효성을 입증하기 위해, 구리 시드 층이 다음의 조작 방법을 사용하여 수선된 배리어 상에 증착되어 졌다:

용액 :

구리 시드 층은 2.1　ml/l (32　mM)의 에틸렌디아민 및 4 g/l (16　mM)의 CuSO₄ㆍ5H₂O을 포함하는 수성 전자이식 용액을 사용하여 증착되어 졌다.

프로토콜 :

본 실시예에서 사용된 전자이식 과정은 다양한 연속적인 단계를 포함한다:

a) 전기적으로 공급됨이 없이, 침지함에 의해, 기판을 적어도 일분의 시간 동안(예를 들어 3분) 전자이식 용액과 접촉하게 하는 "콜드 엔트리" 단계;

b) 기판이 펄스된 정전류의 모드에서 음극으로 바이어스되고 지고 반면 동시적으로 20 내지 100　rpm (예를 들어, 40 rpm)의 속도로 회전되는 구리 성장 단계.

도 5는 10　ms 내지 2　s 사이 (예를 들어, 0.6　s)의 전체 기간 P, 2　ms 내지 1.6　s 사이 (예를 들어, 0.35　s)의 온-타임 T_ON으로, 일반적으로 0.6　mA.cm^-2 내지 10　mA.cm^-2 (예를 들어, 2.77　mA.cm^-2) 사이의 단위 영역 당 전류가 부가되어 지는 동안, 그리고 2　ms 내지 1.6　s 사이 (예를 들어, 0.25　s)의 바이어스 없는 오프-타입 T_OFF로 사용될 수 있는 펄스된 정전류 프로토콜을 상세하게 도시한다.

이 단계의 지속기간은, 잘 이해되어 지는 바와 같이, 시드 층의 원하는 두께에 의존한다. 이 지속기간은 이 기술분야의 통상인에 의해 용이하게 결정되어 질 수 있으며, 필름의 성장은 회로를 통과한 전하에 의존한다. 상기 언급된 조건 하에서, 증착 비율은 회로를 통과한 전하의 쿨롱 당 약 1.5　nm이고, 이에 의해 약 300　nm의 두께를 가지는 도막을 얻기 위하여 약 17분의 전기도금 단계의 기간이 주어 지고; 그리고

c) 구리-도포 기판이 제로의 회전 속도로 전기도금 용액으로부터 제거되어 지고 반면 전압 바이어스 하에서 유지되어 지는 "핫 엑시트" 단계. 이 상의 지속기간은 약 2초이다.

회전 속도는 그런 다음 10초 동안 500　rpm으로 증가되어 지고, 음이온 비아는 이 마지막 상 동안에 컷 오프된다. 기판은 그런 다음 탈이온수로 린스되어 지고 그리고 질소 류 하에서 건조되어 진다.

특징화 :

SEM 분석 (도 6 참고)은 수선의 전 후에 비아의 전체 면에 걸친 층인 세 개의 층, TiW/NiB/구리의 누적을 입증하기 위해 사용되어 졌다.

실시예 3 구리 시드 층의 증착에 따른, 스루 비아를 가지는 실리콘 표면 상에 TiN 배리어의 수선

수선의 유효성을 정확하게 나타내기 위하여, 구리 시드 층이 수선 즉시 뿐 아니라 수선 후에 스루 비아를 가지는 기판 상에 증착되어 진다.

기판 :

본 실시예에서 사용된 기판은 4　cm 측면 길이 (4　x　4　cm) 및 750㎛ 두께를 갖는 실리콘 웨이퍼로 구성되고, 상기 웨이퍼는 "스루 비아" 타입으로 100　㎛ 깊이와 10　㎛ 직경의 실리더형의 형상으로 에칭되어 진다. 0.5　㎛의 두께를 가지는 절연체(SiO₂) 제일 층이 존재한다. 이 층은 MOCVD에 의하여 증착된 약 75　nm의 TiN 배리어로 도포되어 지지만, 이 도포는 비아의 벽의 저부와 바닥에는 미치지 않는다(도　7 참고).

표면 처리 :

이 단계는 상기 실시예 1에서 기술되어 진 바와 같은 방법으로 수행되어 졌다.

배리어 수선 :

이 단계는 상기 실시예 2에서 기술되어 진 바와 같은 방법으로 하여 수행되어 졌다.

구리 시드 층의 형성 :

특징화 :

SEM 분석 (도 8 참고)은 수선을 한 비아 및 수선을 하지 않은 비아의 전체 표면에 걸쳐 세 개의 층, 즉 TiN/NiB/구리 층의 누적을 입증하기 위하여 사용되어 졌다.

실시예 4 - 구리 시드 층의 증착에 따른, 스루 비아를 가지는 실리콘 표면 상에 Ti 배리어의 수선

기판 :

본 실시예에서 사용된 기판은 4　cm 측면 길이 (4　x　4　cm) 및 750㎛ 두께를 갖는 실리콘 웨이퍼로 구성되고, 상기 웨이퍼는 "스루 비아" 타입으로 120　㎛ 깊이와 35　㎛ 직경의 실리더형의 형상으로 에칭되어 진다. Ti 배리어 층은 PVD에 의하여 증착되어 진다. 이 층은 아주 빠르게 드롭된, 비아 안쪽으로 80㎛의 깊이로부터 5　nm보다 적게 되는 깊이를 가진다(도 9 참고).

표면 처리 :

배리어 수선 :

구리 시드 층의 형성 :

특징화 :

SEM 분석 (도 10 참고)은 수선을 한 비아 및 수선을 하지 않은 비아의 전체 표면에 걸쳐 세 개의 층, 즉 Ti/NiB/구리 층의 누적을 입증하기 위하여 사용되어 졌다.

비아의 전체 표면에 걸친 구리 시드 층 두께의 측정은 수선 후 층의 균일성에 있어서의 유의성 있는 증가를 나타냈다. 따라서 비아의 바닥에서 측정된 구리 두께는 수선 없이 38　nm로부터 비아의 상단에서 약 350　nm의 구리 두께에 대한 수선 후 154　nm로 증가하였다.

실시예 5 - 수선한 및 수선하지 않은 TiN 배리어 상에 전기화학적으로 증착된 구리 시드 층의 접착력의 측정

본 실시예에서 사용된 기판은 실시예 1에서 사용된 것과 동일하다.

구리 시드 층은 실시예 2에 기술된 프로토콜에 따른 몇 가지의 견본 상에 증착되어 졌다.

제 일련의 구리 층은 비 수선된 TiN 배리어 상에 증착되어 지고 수선 후에 TiN 배리어 상에 제이의 일련의 층이 따른다.

얻어진 결과는 다음 표 1에 나타냈다.

수선한 및 수선하지 않은 TiN 배리어 상에 전기화학적으로 증착된 구리 시드 층의 접착력의 측정

기판	구리 두께 ( nm )	점착력(J/m ² )
TiN	380	2.3
TiN	370	2.1
TiN	380	2.1
수선 후 TiN	390	7.8
수선 후 TiN	380	7.9
수선 후 TiN	380	7.9

상기 표 1에 주어진 결과는 TiN 배리어를 수선하는 방법은 배리어 층 상에 전기화학적으로 증착된 구리 시드 층의 접착력을 유의적으로 증가한다는 것을 보여준다.

또한, 얻어진 구리 층은 비 수선된 불연속성의 배리어 층의 표면 상에 증착된 구리 층의 것에 비하여 아주 월등하게 우수한 균일성을 나타낸다는 것이 관찰되었다.

마지막으로, 본 발명에 따른 방법은 이것이 전적으로 습윤 상태, 바람직하기로는 극성 용매에서 액체 상태로, 그리고 더욱 바람직하기로는 수성 상태에서 수행되어 질 수 있기 때문에 특히 유익하다.

Claims

기판, 특히는 반도체 기판이나 절연층을 담지하는 반도체 기판을 수선하는 방법으로, 상기 기판은 수선되어 지는 상기 기판을 한정하는 티타늄-기재 물질의 불연속적인 구리 확산 배리어 층으로 도포되어 지고, 다음을 포함함을 특징으로 하는 방법:
a)　상기 기판을 1초 내지 15분의 시간 동안 구리 또는 구리 합금 나노입자를 포함하는 현탁액과 접촉하고, 따라서 나노입자가 배리어 층의 표면 상에서 선택적으로 흡수되어 지도록 하는 것; 그리고
b) 이렇게 처리된 표면을 8.5 내지 12 사이, 바람직하기로는 9 내지 11 사이의 pH를 가지고, 그리고:
- 적어도 하나의 금속염, 바람직하기로는, 니켈 염이나 니켈 합금의 염,
- 적어도 하나의 환원제, 바람직하기로는 보론 화합물 및
- 적어도 하나의 안정화제를 포함하는 액체 용액과
50℃ 내지 90℃의 온도에서, 바람직하기로는 60℃ 내지 80℃의 온도에서 30초 내지 10분 사이, 바람직하기로는 1분 내지 5분 사이의 시간 동안 접촉하는 것을 포함하여, 이렇게 하므로 구리 확산 배리어 층의 연속성을 재확립하여 적어도 50나노메터의 두께를 가지는 금속성 막을 형성하기 위한 것임.
제 1항에 있어서, 상기 언급된 단계 a)의 전에, 특별하게는 수성 암모니아 및 과산화수소수를 포함하는 용액으로 수세하고 이어서 물로 린스하는 것과 같은 것과 같은, 존재하는 불순물이 제거되도록 할 수 있게 하는 상기 표면의 처리를 포함함을 특징으로 하는 방법.
제 1항 또는 제 2항에 있어서, 상기 언급된 단계 b)의 전에, 단계 a)의 후에 얻어진 처리된 표면은 물로 린스하는 것을 포함함을 특징으로 하는 방법.
제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 언급된 단계 b)에서 사용된 액체 용액은 다음의 양성으로, 바람직하기로는 수성의 용매를 포함함을 특징으로 하는 방법:
-　1　g/l 내지 40　g/l, 그리고 바람직하기로는 20 g/l 내지 30　g/l의 금속 염, 바람직하기로는 니켈 염 또는 니켈 합금의 염;
- 0.5 g/l 내지 10 g/l,그리고 바람직하기로는 2 g/l 내지 3 g/l의 환원제, 바람직하기로는 보론 화합물; 및
- 20 g/l 내지 100 g/l, 그리고 바람직하기로는 50 g/l 내지 70 g/l의 안정화제 .
제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 금속 염은 니켈 설페이트, 니켈 클로라이드, 니켈 아세테이트 및 니켈 술파메이트로부터 선택되어 짐을 특징으로 하는 방법.
제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 언급된 환원제는 소디움 보로하이드라이드(NaBH₄), 디메틸아미노보란(DMAB), 모르폴렌 보란, tert-부틸아민 보란 및 피리딘 보란으로부터 선택되어 짐을 특징으로 하는 방법.
제 1항 내지 제 6항 중 어느 한 항에 있어서, 상기 언급된 안정화제는 에틸렌디아민과 염, 특별하게는 아세트 산, 석신 산, 마론 산, 아미노아세트 산, 말릭 산 또는 시트르 산의 알카리 금속이나 암모니움 염으로부터 선택되어 짐을 특징으로 하는 방법.
제 1항 내지 제 7항 중 어느 한 항에 있어서, 상기 언급된 기판은 삼차원의 집적회로의 조립을 위해 사용되어 지는 것과 같은 다수의 실리더형 형상의 "스루 비아" 타입을 갖는 절연 층으로 도포되어 진 반도체 기판임을 특징으로 하는 방법.
기판, 특별하게는 반도체 기판이나 절연층을 가지는 반도체 기판의 표면을 수선하기 위한 수선 키트로, 상기 기판은 티타늄-기재 물질로 구성되는 불연속적인 구리 확산 배리어 층으로 도포되어 지며, 다음을 포함하여 수선되도록 한정되어 지는 키트:
- 한편으로는, 구리 또는 구리 합금 나노입자, 안정화제 및 환원제를 포함하는 현탁액; 및
- 다른 한편으로는, 8.5 내지 12 사이, 바람직하기로는 9 내지 11 사이의 pH를 가지는 액체 용액으로, 다음을 포함함:
- 적어도 하나의 금속염, 바람직하기로는, 니켈 염이나 니켈 합금의 염,
- 적어도 하나의 환원제, 바람직하기로는 보론 화합물, 및
- 적어도 하나의 안정화제.
제 9항에 있어서, 상기 언급된 현탁액은 다음을 포함함을 특징으로 하는 수선 키트:
-　구리 또는 구리 합금 나노입자를 0.1　g/l 내지 10　g/l, 그리고 바람직하기로는 3 g/l 내지 6　g/l의 양;
- 안정화제를 5 g/l 내지 100 g/l, 그리고 바람직하기로는 30 g/l 내지 50 g/l의 양; 및
- 환원제를 0.5 g/l 내지 10 g/l, 그리고 바람직하기로는 2 g/l 내지 5 g/l의 양.
제 9항 또는 제 10항에 있어서, 상기 언급된 액체 용액은 극성으로, 바람직하기로는 수성인 다음의 용매를 포함함을 특징으로 하는 수선 키트:
-　1　g/l 내지 40　g/l, 그리고 바람직하기로는 20 g/l 내지 30　g/l의 금속염, 바람직하기로는 니켈 염이나 니켈 합금의 염;
- 0.5 g/l 내지 10 g/l, 그리고 바람직하기로는 2 g/l 내지 3 g/l의 환원제, 바람직하기로는 보론 화합물; 및
- 20 g/l 내지 100 g/l, 그리고 바람직하기로는 50 g/l 내지 70 g/l의 안정화제.