JP2000340565A - 半導体集積回路装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 シングルダマシン法またはデュアルダマシン
法により、配線抵抗が低く、剥離や空隙などの欠陥が抑
制された微細なＣｕ配線を有する半導体集積回路装置を
得る。 【解決手段】 （ａ）下部配線１０１上の層間絶縁層１
０２に電極と上部配線とを形成するための穴１０３と溝
１０４を形成し、（ｂ）穴１０３と溝１０４の側面と底
面にバリアメタル層１０５を堆積させ、（ｃ）溝１０４
の基板表面近傍と基板表面１１０にのみＴａ層１０６を
堆積させ、（ｄ）穴１０３と溝１０４の底面に選択的に
Ｃｕシード層１０７を形成し、このＣｕシード層１０７
をシードとしてメッキ法によりＣｕ層１０８を堆積さ
せ、（ｅ）最終的にＣＭＰ法により余分な部分を除去し
Ｃｕ電極１０３ＡとＣｕ上部配線１０４Ａとを形成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、配線抵抗が低く、
剥離や空隙などの欠陥が抑制された微細なＣｕ配線を有
する半導体集積回路装置の製造方法、およびこの製造方
法により製造された半導体集積回路装置に関する。

【０００２】

【従来の技術】従来から、Ｓｉ（シリコン）を用いた半
導体集積回路装置の配線材料としてはＡｌ（アルミニウ
ム）やＡｌとＣｕ（銅）との合金などが使用されてい
る。しかしＡｌを配線材料として用いる場合は、配線に
流す電流密度を（２〜３）×１０Ｅ５A/cm² 以下に制限
しなければならない。これは、過大な電流が流れること
により配線が断線するエレクトロマイグレーションを防
止するためである。一方、半導体装置の微細化に伴い配
線に流れる電流密度は増加する傾向にあり、世代が進む
につれてエレクトロマイグレーションによる断線の可能
性が増加してきている。

【０００３】この問題を改善するために配線材料として
Ａｌ中に２〜５％程度のＣｕを混入した合金を用いるこ
とが行われている。この方法によれば、電流密度の制限
は緩和されるものの、配線抵抗が上昇するという問題が
生じる。この配線抵抗の上昇は、配線における発熱量を
増加させ半導体装置の信頼性を低下させる。また最近で
は、半導体装置の重要な性能の一つである動作速度が配
線遅延によって制約されるという問題が起こってきてい
る。この配線遅延は、配線の抵抗と配線間の容量、いわ
ゆるＲＣにより決定されるため、配線抵抗の上昇は半導
体装置の性能を向上させる際の大きな妨げになる。

【０００４】前記の理由から、ＡｌあるいはＡｌ合金の
配線に代えて、Ａｌと比較して比抵抗が小さく、かつマ
イグレーション耐性が高いＣｕを配線材料として用いる
ようになってきている。しかし、Ｃｕは基板のＳｉ中や
シリコン酸化膜中を室温程度においても容易に拡散する
性質があり、配線形成後にＣｕが半導体装置中に拡散す
ると半導体装置の特性を大きく劣化させるので、Ｃｕを
配線材料として用いる場合にはバリアメタルと呼ばれる
Ｃｕの拡散を抑制する材料を使用する必要がある。

【０００５】前記のバリアメタルとしては、微細なＣｕ
配線を形成する際に、できるだけ薄い層でＣｕの拡散を
防止するバリア性の高い材料が求められる。従来から検
討されているバリアメタルの例としては、例えばＴａ
（タンタル）、ＴａＮ（窒化タンタル）、ＴｉＳｉＮ
（窒化シリコンチタン）、ＷＳｉＮ（窒化シリコンタン
グステン）、ＷＮ₂ （窒化タングステン）などがある。

【０００６】一方、現在Ａｌ配線の形成に用いられてい
るドライエッチング技術によると、Ｃｕを配線形状に加
工することは非常に困難である。その理由は、Ａｌの塩
化物と比較してＣｕの塩化物の蒸気圧が著しく低いから
である。そこで、Ｃｕ配線の形成には従来からシングル
ダマシン法あるいはデュアルダマシン法と呼ばれる方法
が用いられている。

【０００７】前記シングルダマシン法またはデュアルダ
マシン法においては、先ずシリコン酸化膜などで形成さ
れた層間絶縁層に、下部配線に露出した微細な穴や溝を
形成しておく。この穴は下部配線と上部配線とを接続す
る電極に、また溝は上部配線になる。この電極または配
線を別個に形成する技術がシングルダマシン法であり、
同時に形成する技術がデュアルダマシン法である。

【０００８】これらの方法によりＣｕ電極またはＣｕ配
線を形成するに際しては、前記のようにＣｕの拡散を抑
制するために、それらの穴や溝の底面と側壁に、スパッ
タ法などにより前記のバリアメタルを堆積させておく。
シングルダマシン法またはデュアルダマシン法において
現在一般に用いられているバリアメタル層は、下層がＴ
ａＮ、上層がＴａからなる二層構造となっている。ここ
でバリアメタル層が二重とされるのは、下層のＴａＮに
よりＣｕの拡散を抑制し、同時に上層のＴａの存在によ
り、後工程でＣｕをメッキする時に、Ｃｕが基板表面な
どの余分な場所に堆積することを抑制するためである。
そして、これらのバリアメタルは、前記の穴または溝の
底面と側壁とに均一な層を形成するようにコリメートス
パッタ法などにより堆積される。

【０００９】前記のようにバリアメタル層を堆積した後
で、Ｃｕをメッキする際のシード層として、Ｃｕを前記
の穴や溝の底面にスパッタ法またはＣＶＤ法により堆積
させる。その後にＣｕメッキを行うと、予め前記の穴や
溝の中に堆積されたＣｕシード層を核（シード）とし
て、穴や溝の中がＣｕにより埋め込まれる。最後に層間
絶縁層上の余分なＣｕやバリアメタルをＣＭＰ法により
除去すると、Ｃｕ電極またはＣｕ配線が形成される。

【００１０】

【発明が解決しようとする課題】最近、半導体集積回路
の高集積化に伴い配線幅が極度に狭くなってきている。
この時、前記バリアメタル層の厚さが厚いと、仮に抵抗
の低いＣｕを配線材料として用いても、バリアメタル層
の材料はＣｕと比較して比抵抗が大きいために配線全体
としては抵抗が上昇する。配線抵抗の上昇は前述のＲＣ
遅延の原因となり、半導体装置の特性の劣化を招く。し
かし、現在Ｃｕ配線形成に用いられているＴａはバリア
性が低いため、Ｃｕ拡散を十分に抑制するためには前記
の穴または溝の側壁や底面に厚く堆積させる必要があ
り、今後更に微細な配線を形成する場合には配線抵抗の
上昇が無視出来ないという問題がある。

【００１１】また、ＴａとＣｕとは密着性が乏しいの
で、前記のデュアルダマシン法あるいはシングルダマシ
ン法による配線形成において、電極または配線を形成す
るための穴または溝の側壁や底面にＴａＮ層とＴａ層と
の二重構造からなるバリアメタル層を用いると、配線形
成における後工程、例えば前記のＣＭＰプロセスなどに
おいて、Ｔａ層とＣｕ層とが剥離しやすいという問題が
ある。

【００１２】更に、前記のようにシングルダマシン法ま
たはデュアルダマシン法では、ＣｕメッキのためのＣｕ
シード層を予めスパッタ法などにより形成しておくが、
このとき穴や溝の側壁に堆積したＣｕもＣｕメッキ時の
シードとなり得るため、穴や溝の底面からばかりでなく
側壁からもメッキ層が成長する可能性があり、この場合
にはアスペクト比が大きい穴または溝をＣｕにより緻密
に埋め込むことが困難で、埋め込んだメッキＣｕ層に空
隙が生じる惧れがある。従って、バリアメタル層ならび
にＣｕメッキのためのＣｕシード層の形成方法の改良
が、シングルダマシン法またはデュアルダマシン法を用
いて高集積化された半導体集積回路装置にＣｕ配線を形
成するための重要な課題となっている。本発明は前記の
課題を解決するためになされたものであって、従ってそ
の目的は、配線抵抗が低く、剥離や空隙などの欠陥が抑
制された微細なＣｕ電極またはＣｕ配線を形成すること
ができる半導体集積回路装置の製造方法、およびこの製
造方法により製造された半導体集積回路装置を提供する
ことにある。

【００１３】

【課題を解決するための手段】前記の課題を解決するた
めに本発明の請求項１は、シングルダマシン法またはデ
ュアルダマシン法により半導体集積回路装置の基板上に
電極または配線を形成するに際して、前記電極または配
線を形成するために絶縁層に形成された穴または溝の底
面と側壁とにＣｕの拡散を抑制するバリアメタル層を形
成するステップと、前記バリアメタル層が形成された前
記穴または溝の側壁の基板表面近傍と基板表面とに選択
的にＴａ層を形成するステップとを含む半導体集積回路
装置の製造方法を提供する。

【００１４】前記本発明によれば、シングルダマシン法
あるいはデュアルダマシン法によって電極または配線を
形成するための穴または溝の底面と側壁の広い面積が、
単層のバリアメタル層により覆われる。従って、バリア
メタル層の存在による配線抵抗が、先に述べた従来の二
重構造の場合と比べて大幅に低減せれる。またバリアメ
タル層の材料を選択することによって、このバリアメタ
ル層とＣｕとの密着性を、ＣｕとＴａとの密着性に比べ
て良好にすることができるから、後処理におけるバリア
メタル層とＣｕ電極またはＣｕ配線との剥離の可能性を
減少させ、信頼性を向上することができる。また前記本
発明によれば、穴または溝の側壁の基板表面近傍と基板
表面にのみ選択的にＴａ層が形成されるので、後工程で
Ｃｕをメッキする時に、Ｃｕが基板表面などの余分な場
所に堆積することが抑制されると共にＴａ層の存在によ
ってバリアメタル層とＣｕ層との密着性が損なわれるこ
とがなくなる。前記の穴または溝の側壁の基板表面近傍
と基板表面にのみ選択的にＴａ層を形成することは、マ
グネトロンスパッタ法など通常半導体装置製造に広く用
いられている埋め込み性に乏しい方法により容易に実施
できる。

【００１５】前記半導体集積回路装置の製造方法は、前
記のＴａ層を形成するステップにより形成された前記Ｔ
ａ層をマスクとして、前記穴または溝の底面に選択的に
ＣｕメッキのためのＣｕシード層を形成するステップを
含むことが好ましい。これによって、Ｃｕのメッキ時に
穴または溝の底面からＣｕが堆積し、側壁からのＣｕ堆
積が抑制される。この結果、Ｃｕメッキ時に空隙の生成
が抑制され、Ｃｕ層の良好な埋め込み特性が得られる。
前記穴または溝の底面に選択的にＣｕシード層を形成す
るには、従来から知られているコリメートスパッタ法な
どが便利に適用できる。

【００１６】本発明の請求項３は、シングルダマシン法
またはデュアルダマシン法により半導体集積回路装置の
基板上に電極または配線を形成するに際して、前記電極
または配線を形成するために絶縁層に形成された穴また
は溝の底面と側壁とにＣｕの拡散を抑制するバリアメタ
ル層を形成するステップと、前記バリアメタル層が形成
された前記穴または溝の底面に選択的にＣｕシード層を
形成するステップと、前記Ｃｕシード層が形成された前
記穴または溝の側壁の基板表面近傍と基板表面に選択的
にＴａ層を形成するステップとを含む半導体集積回路装
置の製造方法を提供する。

【００１７】この請求項３の製造方法によれば、Ｔａ層
の形成に先だって穴または溝の底面に選択的にＣｕシー
ド層が形成されるので、Ｔａ層の影の影響を受けること
なく穴または溝の底面全体に効率よくＣｕシード層が形
成され、Ｔａ層形成後に行われるＣｕメッキによって更
に緻密にＣｕ層を埋め込むことができる。穴または溝の
底面に選択的にＣｕシード層を形成するには、ロングス
ロースパッタ法などが有利に適用できる。

【００１８】前記においては、Ｃｕシード層を形成する
ステップと、Ｔａ層を形成するステップとの間に、Ｃｕ
シード層とＴａ層との密着性を向上させる材料からなる
密着層を形成するステップを挿入することが好ましい。
この密着層はＴｉ（チタン）からなることが好ましい。
Ｃｕシード層とＴａ層との間に密着層、好ましくはＴｉ
層が介在すると、Ｃｕメッキ後に層間絶縁層上の余分な
Ｃｕやバリアメタルを除去するＣＭＰ法などの配線形成
工程において、Ｃｕシード層とＴａ層との剥離が著しく
抑制され、この結果、半導体集積回路装置がより安定し
て製造できるようになる。

【００１９】前記いずれの製造方法においても、バリア
メタル層は、ＴｉとＳｉ（シリコン）とＮ（窒素）とか
らなる材料、Ｗ（タングステン）とＳｉとＮとからなる
材料、ＴａとＮとからなる材料、およびＷとＮとからな
る材料の群から選ばれたいずれかの材料により形成され
ることが好ましい。これらの組合せからなる材料は、単
層薄膜でＣｕの拡散を効果的に抑制するので配線抵抗を
低減することができると共に、Ｃｕとの密着性がＴａよ
り優れているので、バリアメタル層と埋め込まれたＣｕ
層（Ｃｕシード層とＣｕメッキ層とが一体になったＣｕ
層）との間の剥離が抑制され、信頼性の高い半導体集積
回路装置を安定して製造できるようになる。

【００２０】前記において、バリアメタル層は、スパッ
タ法により形成するするか、または化学気相成長法によ
り形成することが好ましい。これにより、従来から用い
られている半導体集積回路装置の製造装置を適用しなが
ら、穴または溝の底面と側壁とに均一で薄いバリアメタ
ル層を形成することができるようになる。

【００２１】前記において、Ｔａ層は、マグネトロンス
パッタ法により形成することが好ましい。マグネトロン
スパッタ法は埋め込み特性が乏しいので、これによって
Ｔａ層を穴または溝の側壁の基板表面近傍と基板表面に
選択的に形成することができる。

【００２２】本発明は更に請求項１０において、前記い
ずれかの半導体集積回路装置の製造方法により製造され
た半導体集積回路装置を提供する。

【００２３】

【発明の実施の形態】以下、本発明の実施の形態を実施
例により図面を用いて具体的に説明する。 （実施例１）図１（ａ）〜図１（ｅ）に示す実施例１
は、半導体集積回路装置において下部配線１０１に電気
的に接続されたＣｕ電極１０３ＡとＣｕ上部配線１０４
Ａとを、デュアルダマシン法により形成する方法に関す
る。本実施例において、Ｃｕの拡散抑制のためのバリア
メタルとしてはＴｉとＳｉとＮとからなる材料を用い
た。以下、この材料の組成をＴｉＳｉＮと表記するが、
ここでＴｉとＳｉとＮとの組成比は、この材料がＣｕに
対して十分なバリア性を確保できるものであれば特に限
定されるものではない。本実施例において前記バリアメ
タル層は、良好な埋め込み形状が得られるプラズマＣＶ
Ｄ法により堆積し成膜した。

【００２４】最初に、熱酸化法、イオン注入法、ＣＶＤ
法などの通常使用されている半導体装置製造技術により
シリコン基板上に半導体装置を形成した。ここでの設計
ルールは０．１８μm である。その上にＣＶＤ法により
層間絶縁層を形成した。下層のコンタクトの材料にはＷ
（タングステン）を用い下部配線を形成した。

【００２５】図１（ａ）に示すように、先ず下部配線１
０１上に上部配線用の層間絶縁層１０２を形成した。こ
の層間絶縁層１０２は、ＴＥＯＳをシリコンの原料ガス
として用いた化学気相成長法により形成した。この層間
絶縁層１０２に、シリコンＬＳＩ製造に通常用いられて
いるリソグラフィ法および酸化膜のドライエッチングに
より、溝１０４に形成されることになる上部配線と前記
下部配線１０１とを接続する電極を形成するための穴１
０３と、前記上部配線を形成するための溝１０４とを形
成した。

【００２６】次に、図１（ｂ）に示すように、前記の穴
１０３と溝１０４の底面と側壁とに、ＴｉＳｉＮからな
る前記バリアメタル層１０５をプラズマＣＶＤ法により
堆積した。この堆積には平行平板型のＶＨＦプラズマＣ
ＶＤ装置を用い、原料ガス系としては、ＴｉＣｌ₄ ／Ｎ
₂ ／Ｈ₂ ／Ａｒを用いた。成膜条件は、ＴｉＣｌ₄ 流
量：１０sccm、Ｎ₂ 流量：３sccm、Ｈ₂ 流量：２０scc
m、Ａｒ流量：５００sccm、プラズマ電力：８００W 、
基板温度４００℃、成膜圧力：１００mtorr、堆積時
間：５分とした。このプラズマＣＶＤ法により、穴１０
３および溝１０４の底面ならびに側壁に、良好な埋め込
み形状でバリアメタル層１０５が堆積した。

【００２７】前記穴１０３の底面におけるバリアメタル
層１０５の膜厚は約５０nmであった。この膜厚は、後工
程における熱処理時にＣｕの拡散を抑制するに十分であ
れば、特に限定されるものではない。また本実施例にお
いては、ＴｉＳｉＮからなるバリアメタル層１０５の形
成にＣＶＤ法を用いたが、電極となる穴１０３および配
線となる溝１０４の底面および側壁にＣｕの拡散を抑制
するに十分なＴｉＳｉＮ膜を形成することができるので
あれば、スパッタ法など他の方法を用いてもよいことは
いうまでもない。

【００２８】続いて、図１（ｃ）に示すように、通常半
導体装置製造に広く用いられているマグネトロンスパッ
タ装置を用いて、ＴａのターゲットとＡｒプラズマによ
りＴａ層１０６を基板表面１１０上に約１００nmの厚さ
にスパッタ堆積させた。スパッタ条件は、スパッタ圧
力：１０mtorr、Ａｒ流量：５０sccm、基板温度：室温
とした。ここで、Ｔａ層１０６の厚さやスパッタ条件は
適宜選択することができる。前記のスパッタ条件では、
Ｔａ層１０６は、図１（ｃ）に示すように溝１０４の側
壁の基板表面近傍と基板表面１１０にのみ選択的に堆積
し、穴１０３の底面や側壁、また溝１０４の底面や側壁
下部に堆積することはない。

【００２９】次いで図１（ｄ）に示すように、コリメー
トスパッタ装置を用いてＣｕシード層１０７の堆積を行
った。この際、スパッタ条件を適宜選択することによ
り、基板表面１１０、溝１０４の底面の一部、および穴
１０３の底面に主としてＣｕシード層１０７が形成され
るように堆積を行うことができる。本実施例において、
Ｃｕシード層１０７は基板表面１１０の全面に堆積させ
たが、後に続くＣｕのメッキ堆積に先立って、リフトオ
フなどの方法を用いて基板表面に堆積したＣｕシード層
を予め除去しておいてもよい。

【００３０】続いて図１（ｅ）に示すように、メッキ法
によりＣｕ層１０８を堆積させた。このメッキ法におい
ては、予め穴１０３の底面に堆積されたＣｕシード層１
０７のみがシードとして機能するので、堆積は下層から
順次上層に向かって進行し、この結果、穴１０３および
溝１０４に空隙なく緻密にＣｕ層１０８を埋め込むこと
ができた。最後にＣＭＰ法により基板表面１１０の余分
なＣｕやバリアメタル層を除去すると、バリアメタル層
１０５により拡散が抑制された一体のＣｕ層として、下
部配線１０１に接続されたＣｕ電極１０３Ａと、このＣ
ｕ電極１０３Ａに接続されたＣｕ上部配線１０４Ａとが
形成された。

【００３１】（実施例２）図２（ａ）〜図２（ｅ）に示
す実施例２は、実施例１におけるＴａ層１０６の堆積
（図１（ｃ）参照）に先だって、Ｃｕシード層を堆積さ
せるデュアルダマシン法によるＣｕ配線の形成に関す
る。本実施例においては、Ｃｕの拡散抑制のためのバリ
アメタルとして、ＷとＳｉとＮとからなる材料を用い
た。ここで組成比率は、良好なバリア特性が得られる範
囲内で適宜選択される。

【００３２】図２（ａ）に示すように、本実施例におい
ても実施例１と同じく、通常の半導体装置製造技術を用
いてシリコン基板上に半導体装置を形成し、実施例１と
同様に下部配線２０１上に堆積させた層間絶縁層２０２
にそれぞれＣｕ電極２０３ＡとＣｕ上部配線２０４Ａと
を形成するための穴２０３と溝２０４とを形成した。

【００３３】次に図２（ｂ）に示すように、ＷとＳｉと
の合金からなるターゲットとＮ₂ ガスを用いた反応性ス
パッタ法により、穴２０３と溝２０４のそれぞれ底面お
よび側壁にＷとＳｉとＮとからなるバリアメタル層２０
５を約５０nmの厚さに堆積させた。堆積したＷＳｉＮは
アモルファス構造であり、Ｃｕに対して高いバリア性を
有していた。その厚さは、後工程での熱処理温度や時間
を考慮して適宜選択することができる。

【００３４】続いて、図２（ｃ）に示すように、穴２０
３および溝２０４の底面にＣｕシード層２０６をロング
スロースパッタ法により堆積させた。このスパッタ法で
は、粒子の異方性が強いため、主に底面にＣｕシード層
２０６が堆積する。

【００３５】その後、図２（ｄ）に示すように、実施例
１と同様の埋め込み性に乏しいマグネトロンスパッタ法
により、Ｔａ層２０７を溝２０４の側壁の基板表面近傍
と基板表面２１０にのみ選択的に堆積させた。本実施例
においては、スパッタ装置として埋め込み性に乏しい通
常のマグネトロンスパッタ装置を使用したが、穴２０３
や溝２０４の下層を埋め込まない方法であれば、特にこ
の方法に限定されるものではない。

【００３６】最後に、図２（ｅ）に示すように、先に穴
２０３の底面に堆積させたＣｕシード層２０６をシード
としてメッキ法によりＣｕ層２０８を堆積させた。この
結果、穴２０３および溝２０４に空隙なくＣｕ層２０８
を埋め込むことができた。最後にＣＭＰ法により基板表
面２１０の余分なＣｕやバリアメタル層を除去すると、
バリアメタル層２０５により拡散が抑制された一体のＣ
ｕ層として、下部配線２０１に接続されたＣｕ電極２０
３Ａと、このＣｕ電極２０３Ａに接続されたＣｕ上部配
線２０４Ａとが形成された。

【００３７】（実施例３）図３に示す実施例３は、実施
例２におけるＴａ層の堆積に先だって、Ｔｉ層を堆積さ
せるデュアルダマシン法によるＣｕ電極およびＣｕ上部
配線の形成に関する。本実施例においては、Ｃｕの拡散
抑制のためのバリアメタルとして、ＴａとＮとから構成
される材料を用いた。ここでＴａとＮの組成比率は、良
好なバリア特性が得られる範囲内で適宜選択される。

【００３８】図３に示すように、本実施例においては、
実施例２と同様に下部配線３０１上に形成した層間絶縁
層３０２に、通常半導体装置作成に使用されているリソ
グラフィ法ならびにドライエッチング法により、デュア
ルダマシン法による配線形成のための穴３０３および溝
３０４を形成し、この穴３０３および溝３０４のそれぞ
れ底面および側壁にＴａとＮとからなるバリアメタル層
３０５を反応性ロングスロースパッタ法により堆積さ
せ、次いで実施例２と同様に、Ｃｕシード層３０６をロ
ングスロースパッタ法により堆積させた。

【００３９】次に図３に示すように、埋め込み性の低い
通常のスパッタ法により、溝３０４の側壁の基板表面近
傍と基板表面３１０に選択的にＴｉ層３０７を堆積さ
せ、続いて溝３０４の側壁の基板表面近傍と基板表面３
１０に選択的にＴａ層３０８を堆積させた。この結果、
Ｔａ層３０８とすでに堆積されているＣｕシード層３０
６との間に、密着層であるＴｉ層３０７が介在する構造
が得られた。その後は図示しないが実施例２と同様のＣ
ｕメッキ法およびＣＭＰ法により、バリアメタル層３０
５により拡散が抑制された一体のＣｕ層として、下部配
線３０１に接続されたＣｕ電極と、このＣｕ電極に接続
されたＣｕ上部配線とが形成された。

【００４０】実施例３は、Ｃｕシード層３０６とＴａ層
３０８との間にＴｉ層が介在したことにより、ＣＭＰ法
による配線形成時におけるＣｕ層とＴａ層との剥離が実
施例２の場合に比べ著しく抑制された。この結果、半導
体集積回路装置をより安定して製造できるようになっ
た。本実施例においては、ＣｕとＴａとの密着層として
Ｔｉを用いたが、Ｃｕ配線の抵抗などに悪影響を与えな
い限り適宜他の材料を選択してもよい。また本実施例に
おいては層間絶縁層としてシリコン酸化膜を用いたが、
要は下部配線とＣｕ上部配線との間の電気的な絶縁が維
持されていればよいのであるから、特にこれに限定され
るものではない。。

【００４１】（実施例４）図４（ａ）〜図４（ｄ）に示
す実施例４は、半導体集積回路装置におけるＣｕ電極４
０３ＡとＣｕ上部配線とをシングルダマシン法により形
成する方法に関する。図４（ａ）に示すように、半導体
集積回路装置の下部配線４０１上に層間絶縁層４０２を
堆積させ、通常のフォトリソグラフィ−法とドライエッ
チング法によりこの層間絶縁層４０２に、下部配線４０
１と後で形成される上部配線とを電気的に接続する電極
を形成するための穴４０３を形成した。ここで用いた層
間絶縁層４０２は、実施例１と同様にシリコン酸化膜で
ある。

【００４２】次に、図４（ｂ）に示すように、反応性ス
パッタ法により、この穴４０３の底面および側壁にＴｉ
とＳｉとＮとからなるバリアメタル層４０４を堆積し
た。スパッタ装置としてはロングスロースパッタ装置を
使用した。

【００４３】その後、図４（ｃ）に示すように、実施例
１と同様に埋め込み性に乏しい通常のマグネトロンスパ
ッタ装置を用い、Ｔａ層４０５を、穴４０３の側壁の基
板表面近傍と基板表面４１０にのみ選択的に堆積させ
た。次いで、図示しないが実施例１と同様にＣｕシード
層をスパッタ法により堆積し、形成されたＣｕシード層
をシードとしてＣｕメッキを行い、ＣＭＰ法により不要
な部分を除去すると、図４（ｄ）に示すように、バリア
メタル層４０４によりＣｕ拡散が抑制され、下部配線４
０１に接続されたＣｕ電極４０３Ａが形成された。

【００４４】次に、図示しないがこの基板表面４１０に
再び酸化絶縁層を堆積させ、通常のフォトリソグラフィ
−法とドライエッチング法により前記Ｃｕ電極４０６の
上に上部配線を形成するための溝を形成し、以後、前記
電極４０６を形成すると同様な手法でこの溝にＣｕを埋
め込み、Ｃｕ上部配線を形成した。

【００４５】

【発明の効果】以上詳細に述べたように、本発明によれ
ば、デュアルダマシン法またはシングルダマシン法によ
りＣｕからなる電極または配線を形成する際に、電極ま
たは配線となる絶縁層の穴または溝の底面と側壁にのみ
薄いバリアメタル層が存在し、穴または溝の側壁の基板
表面近傍と基板表面にのみ選択的にＴａ層が存在する構
造が形成される。このため、Ｔａ層が介在することに起
因するバリアメタル層とＣｕ層との間の剥離や空洞の生
成が抑制され、配線抵抗の上昇を抑制することが可能と
なる。この結果として、高性能で高い長期信頼性を有す
る高密度の半導体集積回路装置が歩留まりよく製造でき
るようになる。

【図面の簡単な説明】

【図１】 （ａ）〜（ｅ）の順に、本発明の一実施例に
おける製造ステップを示す断面図

【図２】 （ａ）〜（ｅ）の順に、本発明の他の実施例
における製造ステップを示す断面図

【図３】 本発明の更に他の実施例における一製造ステ
ップを示す断面図

【図４】 （ａ）〜（ｄ）の順に、本発明の更に他の実
施例における製造ステップを示す断面図

【符号の説明】

１０１：下部配線 １０２：層間絶縁層 １０３：穴 １０３Ａ：Ｃｕ電極 １０４：溝 １０４Ａ：Ｃｕ上部配線 １０５：バリアメタル層 １０６：Ｔａ層 １０７：Ｃｕシード層 １０８：Ｃｕ層 １１０：基板表面 ２０１：下部配線 ２０２：層間絶縁層 ２０３：穴 ２０３Ａ：Ｃｕ電極 ２０４：溝 ２０４Ａ：Ｃｕ上部配線 ２０５：バリアメタル層 ２０６：Ｃｕシード層 ２０７：Ｔａ層 ２０８：Ｃｕ層 ２１０：基板表面 ３０１：下部配線 ３０２：層間絶縁層 ３０３：穴 ３０４：溝 ３０５：バリアメタル層 ３０６：Ｃｕシード層 ３０７：Ｔｉ層 ３０８：Ｔａ層 ３１０：基板表面 ４０１：下部配線 ４０２：層間絶縁層 ４０３：穴 ４０３Ａ：Ｃｕ電極 ４０４：バリアメタル層 ４０５：Ｔａ層 ４１０：基板表面

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB25 BB28 BB30 BB33 BB36 DD06 DD37 DD43 DD52 DD64 DD75 FF16 FF22 GG13 5F033 HH11 JJ18 JJ21 JJ27 JJ28 JJ32 JJ33 JJ34 KK19 MM01 MM02 NN06 NN07 PP12 PP15 PP16 PP27 QQ09 QQ11 QQ37 QQ48 RR04 SS04 SS11

Claims (10)

【特許請求の範囲】
1. 【請求項１】 シングルダマシン法またはデュアルダマ
   シン法により半導体集積回路装置の基板上に電極または
   配線を形成するに際して、 前記電極または配線を形成するために絶縁層に形成され
   た穴または溝の底面と側壁とにＣｕ（銅）の拡散を抑制
   するバリアメタル層を形成するステップと、 前記バリアメタル層が形成された前記穴または溝の側壁
   の基板表面近傍と基板表面とに選択的にＴａ（タンタ
   ル）層を形成するステップとを含むことを特徴とする半
   導体集積回路装置の製造方法。
2. 【請求項２】 Ｔａ層を形成するステップにより形成さ
   れた前記Ｔａ層をマスクとして、前記穴または溝の底面
   に選択的にＣｕメッキのためのＣｕシード層を形成する
   ステップを含むことを特徴とする請求項１記載の半導体
   集積回路装置の製造方法。
3. 【請求項３】 シングルダマシン法またはデュアルダマ
   シン法により半導体集積回路装置の基板上に電極または
   配線を形成するに際して、 前記電極または配線を形成するために絶縁層に形成され
   た穴または溝の底面と側壁とにＣｕ（銅）の拡散を抑制
   するバリアメタル層を形成するステップと、 前記バリアメタル層が形成された前記穴または溝の底面
   に選択的にＣｕシード層を形成するステップと、 前記Ｃｕシード層が形成された前記穴または溝の側壁の
   基板表面近傍と基板表面に選択的にＴａ（タンタル）層
   を形成するステップとを含むことを特徴とする半導体集
   積回路装置の製造方法。
4. 【請求項４】 前記Ｃｕシード層を形成するステップ
   と、前記Ｔａ層を形成するステップとの間に、Ｃｕシー
   ド層とＴａ層との密着性を向上させる材料からなる密着
   層を形成するステップを挿入することを特徴とする請求
   項３記載の半導体集積回路装置の製造方法。
5. 【請求項５】 前記密着層が、Ｔｉ（チタン）からなる
   ことを特徴とする請求項４記載の半導体集積回路装置の
   製造方法。
6. 【請求項６】 前記バリアメタル層が、Ｔｉ（チタン）
   とＳｉ（シリコン）とＮ（窒素）とからなる材料、Ｗ
   （タングステン）とＳｉとＮとからなる材料、ＴａとＮ
   とからなる材料、およびＷとＮとからなる材料の群から
   選ばれたいずれかの材料により形成されることを特徴と
   する請求項１〜請求項５のいずれかに記載の半導体集積
   回路装置の製造方法。
7. 【請求項７】 前記バリアメタル層が、スパッタ法によ
   り形成されることを特徴とする請求項１〜請求項６のい
   ずれかに記載の半導体集積回路装置の製造方法。
8. 【請求項８】 前記バリアメタル層が、化学気相成長法
   により形成されることを特徴とする請求項１〜請求項６
   のいずれかに記載の半導体集積回路装置の製造方法。
9. 【請求項９】 前記Ｔａ層が、マグネトロンスパッタ法
   により形成されることを特徴とする請求項１〜請求項８
   のいずれかに記載の半導体集積回路装置の製造方法。
10. 【請求項１０】 請求項１〜請求項９のいずれかに記載
    の半導体集積回路装置の製造方法により製造されたこと
    を特徴とする半導体集積回路装置。