JP2000306912A - 金属薄膜形成法 - Google Patents
金属薄膜形成法Info
- Publication number
- JP2000306912A JP2000306912A JP11116499A JP11649999A JP2000306912A JP 2000306912 A JP2000306912 A JP 2000306912A JP 11116499 A JP11116499 A JP 11116499A JP 11649999 A JP11649999 A JP 11649999A JP 2000306912 A JP2000306912 A JP 2000306912A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- wiring
- substrate
- thin film
- metal thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 title claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000010409 thin film Substances 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000010419 fine particle Substances 0.000 claims abstract description 19
- 239000006185 dispersion Substances 0.000 claims abstract description 15
- 239000007788 liquid Substances 0.000 claims abstract description 11
- 239000003960 organic solvent Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 229910052802 copper Inorganic materials 0.000 claims abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 4
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 22
- 239000002245 particle Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 10
- 150000002739 metals Chemical class 0.000 abstract description 4
- 229910052709 silver Inorganic materials 0.000 abstract description 4
- 239000000956 alloy Substances 0.000 abstract description 3
- 229910045601 alloy Inorganic materials 0.000 abstract description 3
- 229910052799 carbon Inorganic materials 0.000 abstract description 3
- 239000000203 mixture Substances 0.000 abstract description 3
- 239000006104 solid solution Substances 0.000 abstract description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000243 solution Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 19
- 239000010949 copper Substances 0.000 description 16
- 238000004544 sputter deposition Methods 0.000 description 10
- 238000007747 plating Methods 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 238000005498 polishing Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002612 dispersion medium Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 配線溝等の凹部に配線金属を埋め込んだ
後の基板表面を平坦化すると共に、その後のＣＭＰ処理
で生じるディッシング欠陥を抑制すること。 【解決手段】 配線溝、ビアホール、コンタクトホール
の凹部に配線に利用する金属であるＡｌ、Ｃｕ、または
Ａｇ等を埋め込んだ後の凹凸を有する半導体基板上に、
犠牲層として該配線金属よりもＣＭＰ研磨されにくい金
属からなる金属薄膜を形成する。犠牲層は、有機溶媒に
分散させた金属微粒子分散液を塗布して形成され、該金
属と炭素との混合物、固溶体または合金を含んでいる。
後の基板表面を平坦化すると共に、その後のＣＭＰ処理
で生じるディッシング欠陥を抑制すること。 【解決手段】 配線溝、ビアホール、コンタクトホール
の凹部に配線に利用する金属であるＡｌ、Ｃｕ、または
Ａｇ等を埋め込んだ後の凹凸を有する半導体基板上に、
犠牲層として該配線金属よりもＣＭＰ研磨されにくい金
属からなる金属薄膜を形成する。犠牲層は、有機溶媒に
分散させた金属微粒子分散液を塗布して形成され、該金
属と炭素との混合物、固溶体または合金を含んでいる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ等のＩＣ製
造の際に、半導体基板上へスパッタ法、メッキ法、ＣＶ
Ｄ法等により配線金属を埋め込んだ後、波状の、すなわ
ち凹凸を有する基板表面を平坦化し、かつ、ＣＭＰ処理
により生じるディッシングの問題を解決するために、犠
牲層として金属薄膜を形成する方法に関するものであ
る。
造の際に、半導体基板上へスパッタ法、メッキ法、ＣＶ
Ｄ法等により配線金属を埋め込んだ後、波状の、すなわ
ち凹凸を有する基板表面を平坦化し、かつ、ＣＭＰ処理
により生じるディッシングの問題を解決するために、犠
牲層として金属薄膜を形成する方法に関するものであ
る。
【０００２】
【従来の技術】近年の半導体産業におけるＬＳＩの高集
積化及び高速化により、半導体基板の配線の微細化と多
層化が進んでいる。そのために配線ピッチが狭まり、配
線間容量や配線遅延によるＬＳＩの性能低下が起こる。
これを防ぐために、抵抗率の低い配線材料と誘電率の低
い層間絶縁膜を用いる必要に迫られ、配線材料として、
従来のＡｌ合金等の代わりに抵抗率の低い、かつ、エレ
クトロマイグレーション（ＥＭ）耐性の高いＣｕを使用
する動きが活発になってきている。Ｃｕ成膜技術として
はスパッタ法、ＣＶＤ法、メッキ法等があり、配線溝、
ビアホール、コンタクトホール等に堆積させる方法が開
発されている。そして、配線溝やホールを完全に埋め込
んだ後、ＣＭＰ処理を行い基板表面を平坦化する方法を
繰り返すダマシンプロセスも開発されている。
積化及び高速化により、半導体基板の配線の微細化と多
層化が進んでいる。そのために配線ピッチが狭まり、配
線間容量や配線遅延によるＬＳＩの性能低下が起こる。
これを防ぐために、抵抗率の低い配線材料と誘電率の低
い層間絶縁膜を用いる必要に迫られ、配線材料として、
従来のＡｌ合金等の代わりに抵抗率の低い、かつ、エレ
クトロマイグレーション（ＥＭ）耐性の高いＣｕを使用
する動きが活発になってきている。Ｃｕ成膜技術として
はスパッタ法、ＣＶＤ法、メッキ法等があり、配線溝、
ビアホール、コンタクトホール等に堆積させる方法が開
発されている。そして、配線溝やホールを完全に埋め込
んだ後、ＣＭＰ処理を行い基板表面を平坦化する方法を
繰り返すダマシンプロセスも開発されている。
【０００３】このダマシンプロセスとしては、例えば、
Ｃｕ配線形成に際し、基板上に形成されたシリコン酸化
物絶縁膜中に配線溝を形成し、次いで絶縁膜中へのＣｕ
の拡散を防止するためにバリアメタル（ＴｉＮ、Ｔａ
Ｎ、ＷＮ等）膜をスパッタ法、またはＣＶＤ法にて形成
し、次いで、ＣＶＤ−Ｃｕ薄膜を形成するか、またはス
パッタ−Ｃｕ薄膜を形成するか、またはメッキ法により
Ｃｕ薄膜を形成するかして、配線溝を埋め込んだ後、不
必要な部分をＣＭＰ研磨除去し、配線溝中にＣｕのみを
残して、配線を形成する方法が用いられていた。もちろ
ん、このダマシンプロセスは、現在開発中のＣｕ配線は
もとより、従来のＡｌ配線、あるいは、将来利用される
可能性があるＡｇ配線にも適用されるものと思われる。
Ｃｕ配線形成に際し、基板上に形成されたシリコン酸化
物絶縁膜中に配線溝を形成し、次いで絶縁膜中へのＣｕ
の拡散を防止するためにバリアメタル（ＴｉＮ、Ｔａ
Ｎ、ＷＮ等）膜をスパッタ法、またはＣＶＤ法にて形成
し、次いで、ＣＶＤ−Ｃｕ薄膜を形成するか、またはス
パッタ−Ｃｕ薄膜を形成するか、またはメッキ法により
Ｃｕ薄膜を形成するかして、配線溝を埋め込んだ後、不
必要な部分をＣＭＰ研磨除去し、配線溝中にＣｕのみを
残して、配線を形成する方法が用いられていた。もちろ
ん、このダマシンプロセスは、現在開発中のＣｕ配線は
もとより、従来のＡｌ配線、あるいは、将来利用される
可能性があるＡｇ配線にも適用されるものと思われる。
【０００４】
【発明が解決しようとする課題】スパッタ法、メッキ
法、ＣＶＤ法により、配線溝やホールに金属の埋め込み
を行うと、基板表面に金属が堆積し、表面が凹凸状にな
る。図１中、１は基板上に形成された絶縁膜、２はバリ
アメタル膜、３は配線に利用する金属膜を示す。ＣＭＰ
処理を行うためには、基板表面に凹凸が存在することは
望ましくない。また、この凹凸は、配線幅に相関してお
り、何れの埋め込み方法においても、配線幅の広い所で
は凹状になる（図１(Ａ)）。このような凹凸を有する基
板表面をＣＭＰ処理すると、ディッシングと呼ばれる欠
陥（図１(Ｂ)中のＸ部分）が幅広配線溝に発生するので
問題になっている。この欠陥発生の主原因は、 １：幅の広い溝上でのパッドによるたわみ、 ２：基板表面上に残るバリアメタル層（通常、ＴｉＮ、
ＴａＮ、ＷＮの高硬度セラミックス層）と配線金属との
研磨速度の違い（配線金属の方が柔らかく、研磨速度が
大きい）によるものと考えられている。
法、ＣＶＤ法により、配線溝やホールに金属の埋め込み
を行うと、基板表面に金属が堆積し、表面が凹凸状にな
る。図１中、１は基板上に形成された絶縁膜、２はバリ
アメタル膜、３は配線に利用する金属膜を示す。ＣＭＰ
処理を行うためには、基板表面に凹凸が存在することは
望ましくない。また、この凹凸は、配線幅に相関してお
り、何れの埋め込み方法においても、配線幅の広い所で
は凹状になる（図１(Ａ)）。このような凹凸を有する基
板表面をＣＭＰ処理すると、ディッシングと呼ばれる欠
陥（図１(Ｂ)中のＸ部分）が幅広配線溝に発生するので
問題になっている。この欠陥発生の主原因は、 １：幅の広い溝上でのパッドによるたわみ、 ２：基板表面上に残るバリアメタル層（通常、ＴｉＮ、
ＴａＮ、ＷＮの高硬度セラミックス層）と配線金属との
研磨速度の違い（配線金属の方が柔らかく、研磨速度が
大きい）によるものと考えられている。
【０００５】そのため、基板表面は平坦であることが望
ましいだけでなく、ディッシングの欠陥を防ぐために
は、配線幅の広い凹状のところは、配線に使用する金属
よりも研磨されにくい材料、言い換えれば、バリアメタ
ル層の研磨速度に近い研磨速度を有する材料により平坦
化されることが重要となる。本発明は、この様な従来の
Ｃｕ膜の形成技術の問題点を解決するためになされたも
のであり、凹凸状の基板表面を平坦化するだけではな
く、ＣＭＰ処理で生じるディッシングの欠陥をも抑制す
ることを課題とする。
ましいだけでなく、ディッシングの欠陥を防ぐために
は、配線幅の広い凹状のところは、配線に使用する金属
よりも研磨されにくい材料、言い換えれば、バリアメタ
ル層の研磨速度に近い研磨速度を有する材料により平坦
化されることが重要となる。本発明は、この様な従来の
Ｃｕ膜の形成技術の問題点を解決するためになされたも
のであり、凹凸状の基板表面を平坦化するだけではな
く、ＣＭＰ処理で生じるディッシングの欠陥をも抑制す
ることを課題とする。
【０００６】
【課題を解決するための手段】本発明の金属薄膜形成法
は、スパッタ法、メッキ法、ＣＶＤ法等により配線溝、
ビアホール、コンタクトホール等の凹部に配線に使用す
る金属、例えばＡｌ、Ｃｕ、Ａｇ等の配線金属を埋め込
んだ後の凹凸を有する半導体基板上に、犠牲層としてそ
の配線金属よりもＣＭＰ研磨速度が遅い金属薄膜を形成
して、該基板表面を平坦化し、かつ、配線幅の広い部分
にディッシングの欠陥を発現させないでその後のＣＭＰ
処理をすることを可能にするものである。
は、スパッタ法、メッキ法、ＣＶＤ法等により配線溝、
ビアホール、コンタクトホール等の凹部に配線に使用す
る金属、例えばＡｌ、Ｃｕ、Ａｇ等の配線金属を埋め込
んだ後の凹凸を有する半導体基板上に、犠牲層としてそ
の配線金属よりもＣＭＰ研磨速度が遅い金属薄膜を形成
して、該基板表面を平坦化し、かつ、配線幅の広い部分
にディッシングの欠陥を発現させないでその後のＣＭＰ
処理をすることを可能にするものである。
【０００７】以下、図２を用いて本発明のプロセスにつ
いて説明する。本発明の金属薄膜形成法は、上記のよう
に配線金属の埋め込みを行った後の半導体基板上に金属
微粒子を有機溶媒に分散させた金属微粒子分散液を塗布
し（分散液のレベリング現象により表面が平坦化す
る）、その後塗布膜中の有機物質を蒸発させ焼成し、該
焼成により生じた金属−炭素系薄膜（混合物、固溶体、
または合金からなる薄膜）である犠牲層を形成するもの
である。前記焼成は、真空雰囲気中で行われることが望
ましく、通常、１００〜４５０℃で、１〜３０分間行わ
れる（図２（Ａ））。焼成温度が１００℃未満だと有機
物質が充分に蒸発、燃焼されず、また、４５０℃を超え
ると半導体素子に熱的ダメージを与えるという問題があ
る。この平坦化処理を施した基板をＣＭＰ処理した場
合、余分な配線金属３の研磨が終了しても、研磨速度の
遅い犠牲層４は、図２(Ｂ)に示すように幅の広い配線の
上部には残ることになる。さらに、ＣＭＰ処理を継続す
ることにより、基板表面に残っている不必要なバリアメ
タル層を研磨する。この時、従来ディッシングが生じて
いた幅広の配線部分では、研磨されにくい犠牲層のおか
げでディッシング欠陥が発生せず、最終的に平坦な表面
を得ることができる（図２(Ｃ)）。
いて説明する。本発明の金属薄膜形成法は、上記のよう
に配線金属の埋め込みを行った後の半導体基板上に金属
微粒子を有機溶媒に分散させた金属微粒子分散液を塗布
し（分散液のレベリング現象により表面が平坦化す
る）、その後塗布膜中の有機物質を蒸発させ焼成し、該
焼成により生じた金属−炭素系薄膜（混合物、固溶体、
または合金からなる薄膜）である犠牲層を形成するもの
である。前記焼成は、真空雰囲気中で行われることが望
ましく、通常、１００〜４５０℃で、１〜３０分間行わ
れる（図２（Ａ））。焼成温度が１００℃未満だと有機
物質が充分に蒸発、燃焼されず、また、４５０℃を超え
ると半導体素子に熱的ダメージを与えるという問題があ
る。この平坦化処理を施した基板をＣＭＰ処理した場
合、余分な配線金属３の研磨が終了しても、研磨速度の
遅い犠牲層４は、図２(Ｂ)に示すように幅の広い配線の
上部には残ることになる。さらに、ＣＭＰ処理を継続す
ることにより、基板表面に残っている不必要なバリアメ
タル層を研磨する。この時、従来ディッシングが生じて
いた幅広の配線部分では、研磨されにくい犠牲層のおか
げでディッシング欠陥が発生せず、最終的に平坦な表面
を得ることができる（図２(Ｃ)）。
【０００８】前記金属微粒子の平均粒径は、該配線金属
埋め込み後の基板表面の凹部を充たすためには、できる
だけ小さい方がよく、本発明で使用する分散液は、好ま
しくは０．１μｍ以下の金属微粒子を有機溶媒に分散さ
せた金属微粒子分散液である。平均粒径が０．１μｍを
超えると基板表面の凹部に入り込みにくくなるからであ
る。本発明で用いることのできる金属微粒子分散液は、
例えば半導体基板上に金属犠牲層を形成する際の乾燥・
焼成工程で蒸発、燃焼するような有機溶媒、好ましくは
１００℃以上で蒸発する有機溶媒と、平均粒径０．１μ
ｍ以下の金属微粒子とを混合してなるものが望ましく、
該微粒子の表面が該有機溶媒で覆われて個々に独立して
分散している粘度が１００ｃＰ以下の分散液であること
が望ましい。また、前記微粒子の濃度は、５〜７０ｗｔ
％、好ましくは１５〜５０ｗｔ％である。本発明では、
金属微粒子が、該分散液の形態で、配線溝等の埋め込み
を行った後の半導体基板上の凹部に対して何らの問題も
なく入り込み、また、基板表面が分散液のレベリング現
象により平坦化され、そして、所定の雰囲気中、所定の
温度・時間で加熱することにより、該分散液の分散媒等
が蒸発され、金属微粒子同士が融着して基板表面が凹凸
のない状態になり、また、この金属と炭素との固溶体ま
たは合金からなる犠牲層が形成され、次のＣＭＰ処理を
容易に行うことができるようになる。
埋め込み後の基板表面の凹部を充たすためには、できる
だけ小さい方がよく、本発明で使用する分散液は、好ま
しくは０．１μｍ以下の金属微粒子を有機溶媒に分散さ
せた金属微粒子分散液である。平均粒径が０．１μｍを
超えると基板表面の凹部に入り込みにくくなるからであ
る。本発明で用いることのできる金属微粒子分散液は、
例えば半導体基板上に金属犠牲層を形成する際の乾燥・
焼成工程で蒸発、燃焼するような有機溶媒、好ましくは
１００℃以上で蒸発する有機溶媒と、平均粒径０．１μ
ｍ以下の金属微粒子とを混合してなるものが望ましく、
該微粒子の表面が該有機溶媒で覆われて個々に独立して
分散している粘度が１００ｃＰ以下の分散液であること
が望ましい。また、前記微粒子の濃度は、５〜７０ｗｔ
％、好ましくは１５〜５０ｗｔ％である。本発明では、
金属微粒子が、該分散液の形態で、配線溝等の埋め込み
を行った後の半導体基板上の凹部に対して何らの問題も
なく入り込み、また、基板表面が分散液のレベリング現
象により平坦化され、そして、所定の雰囲気中、所定の
温度・時間で加熱することにより、該分散液の分散媒等
が蒸発され、金属微粒子同士が融着して基板表面が凹凸
のない状態になり、また、この金属と炭素との固溶体ま
たは合金からなる犠牲層が形成され、次のＣＭＰ処理を
容易に行うことができるようになる。
【０００９】本発明において犠牲層形成前に配線溝等へ
埋め込まれる配線金属として用いることができるものに
は、例えば、Ａｌ、Ｃｕ、Ａｇの他にＭｇ、Ｂ、Ｔａ、
Ｎｂ、Ｐｔ、Ｐｄ及びＶから選ばれる金属又はこれらの
金属を含む化合物が挙げられる。この場合、犠牲層は、
上記埋め込まれる金属材料と同様の組成を有する金属含
有微粒子からなる分散液を用いて形成することが望まし
いが、配線金属よりもＣＭＰ研磨されにくいもので形成
されていればよく、特に制限されるわけではない。本発
明では、上記したように、配線金属よりも研磨されにく
い金属からなる犠牲層を、スパッタ法、ＣＶＤ法、メッ
キ法等により配線金属の埋め込みを行った後の基板上に
形成することによって、凹部を有する基板表面を平坦化
すると共に、その後のＣＭＰ処理を容易にし、かつ、デ
ィッシングの欠陥を抑制するものである。
埋め込まれる配線金属として用いることができるものに
は、例えば、Ａｌ、Ｃｕ、Ａｇの他にＭｇ、Ｂ、Ｔａ、
Ｎｂ、Ｐｔ、Ｐｄ及びＶから選ばれる金属又はこれらの
金属を含む化合物が挙げられる。この場合、犠牲層は、
上記埋め込まれる金属材料と同様の組成を有する金属含
有微粒子からなる分散液を用いて形成することが望まし
いが、配線金属よりもＣＭＰ研磨されにくいもので形成
されていればよく、特に制限されるわけではない。本発
明では、上記したように、配線金属よりも研磨されにく
い金属からなる犠牲層を、スパッタ法、ＣＶＤ法、メッ
キ法等により配線金属の埋め込みを行った後の基板上に
形成することによって、凹部を有する基板表面を平坦化
すると共に、その後のＣＭＰ処理を容易にし、かつ、デ
ィッシングの欠陥を抑制するものである。
【００１０】
【実施例】次に、実施例により本発明を詳細に説明する
が、本発明はこれらの例によってなんら限定されるもの
ではない。 実施例１ Ｓｉ基板上に形成したＳｉＯ2絶縁膜に０．３〜５μｍ
の配線溝と０．１５〜２μｍのビアホール、コンタクト
ホールが設けられた基板を用い、該配線溝およびホール
を含む基板表面にスパッタ法によりＴｉＮのバリアメタ
ル膜を厚さ７０ｎｍで形成し、次いでスパッタ法により
配線溝等にＣｕを埋め込んだ後の表面が凹凸を有する基
板（図３(Ａ)）を以下のように処理した。上記基板をス
ピンコーターにセットして、１０００ｒｐｍで回転さ
せ、その上方からＣｕ微粒子（平均粒径０．１μｍ以
下）を有機溶媒に分散させたＣｕ分散液（真空冶金株式
会社製、パーフェクトカッパー（商品名））を滴下し、
２０００ｒｐｍでスピンコートした。表面に液膜のある
状態の基板を１×１０-5Ｐａの真空雰囲気中、４００℃
で３０分間加熱して、有機溶媒および残留有機成分を蒸
発、燃焼させることにより、（Ｃｕ−Ｃ）混合膜からな
る犠牲層を形成し、基板表面をほぼ完全に平坦化にする
ことができた。このように（Ｃｕ−Ｃ）混合膜が形成さ
れるのは、残留有機成分の一部がＣｕ中に取り込まれる
ためである。上記のようにして平坦化処理された基板で
は、その後のＣＭＰ処理（砥粒としてＡｌ2Ｏ3、酸化剤
としてＫＩＯ3を使用）が容易になっただけでなく、従
来、問題になっていた１μｍ以上の幅広溝においてもデ
ィッシング欠陥の発生を抑えることができた。 実施例２ Ｓｉ基板上に形成したＳｉＯ2絶縁膜に０．３〜５μｍ
の配線溝と０．１５〜２μｍのビアホール、コンタクト
ホールが設けられた基板を用い、該配線溝およびホール
を含む基板表面にスパッタ法によりＴｉＮのバリアメタ
ル膜を厚さ７０ｎｍで形成し、次いでスパッタ法、また
はメッキ法により配線溝等にＡｇを埋め込んだ後の表面
が凹凸を有する基板を以下のように処理した。上記の基
板をスピンコーターにセットして１０００ｒｐｍで回転
させ、その上方からＡｇ微粒子（平均粒径０．１μｍ以
下）を有機溶媒に分散させたＡｇ分散液（真空冶金株式
会社製、パーフェクトシルバー（商品名））を滴下し、
２０００ｒｐｍでスピンコートした。表面に液膜のある
状態の基板を１×１０-5Ｐａの真空雰囲気中、４００℃
で３０分間加熱して、有機溶媒および残留有機成分を蒸
発させることにより、（Ａｇ−Ｃ）混合膜からなる犠牲
層を形成し、基板表面を平坦化せしめた。この（Ａｇ−
Ｃ）犠牲層を設けることにより、実施例１の場合と同様
に、ＣＭＰ処理において、１μｍ以上の幅広溝において
もディッシング欠陥の発生を抑えることができた。
が、本発明はこれらの例によってなんら限定されるもの
ではない。 実施例１ Ｓｉ基板上に形成したＳｉＯ2絶縁膜に０．３〜５μｍ
の配線溝と０．１５〜２μｍのビアホール、コンタクト
ホールが設けられた基板を用い、該配線溝およびホール
を含む基板表面にスパッタ法によりＴｉＮのバリアメタ
ル膜を厚さ７０ｎｍで形成し、次いでスパッタ法により
配線溝等にＣｕを埋め込んだ後の表面が凹凸を有する基
板（図３(Ａ)）を以下のように処理した。上記基板をス
ピンコーターにセットして、１０００ｒｐｍで回転さ
せ、その上方からＣｕ微粒子（平均粒径０．１μｍ以
下）を有機溶媒に分散させたＣｕ分散液（真空冶金株式
会社製、パーフェクトカッパー（商品名））を滴下し、
２０００ｒｐｍでスピンコートした。表面に液膜のある
状態の基板を１×１０-5Ｐａの真空雰囲気中、４００℃
で３０分間加熱して、有機溶媒および残留有機成分を蒸
発、燃焼させることにより、（Ｃｕ−Ｃ）混合膜からな
る犠牲層を形成し、基板表面をほぼ完全に平坦化にする
ことができた。このように（Ｃｕ−Ｃ）混合膜が形成さ
れるのは、残留有機成分の一部がＣｕ中に取り込まれる
ためである。上記のようにして平坦化処理された基板で
は、その後のＣＭＰ処理（砥粒としてＡｌ2Ｏ3、酸化剤
としてＫＩＯ3を使用）が容易になっただけでなく、従
来、問題になっていた１μｍ以上の幅広溝においてもデ
ィッシング欠陥の発生を抑えることができた。 実施例２ Ｓｉ基板上に形成したＳｉＯ2絶縁膜に０．３〜５μｍ
の配線溝と０．１５〜２μｍのビアホール、コンタクト
ホールが設けられた基板を用い、該配線溝およびホール
を含む基板表面にスパッタ法によりＴｉＮのバリアメタ
ル膜を厚さ７０ｎｍで形成し、次いでスパッタ法、また
はメッキ法により配線溝等にＡｇを埋め込んだ後の表面
が凹凸を有する基板を以下のように処理した。上記の基
板をスピンコーターにセットして１０００ｒｐｍで回転
させ、その上方からＡｇ微粒子（平均粒径０．１μｍ以
下）を有機溶媒に分散させたＡｇ分散液（真空冶金株式
会社製、パーフェクトシルバー（商品名））を滴下し、
２０００ｒｐｍでスピンコートした。表面に液膜のある
状態の基板を１×１０-5Ｐａの真空雰囲気中、４００℃
で３０分間加熱して、有機溶媒および残留有機成分を蒸
発させることにより、（Ａｇ−Ｃ）混合膜からなる犠牲
層を形成し、基板表面を平坦化せしめた。この（Ａｇ−
Ｃ）犠牲層を設けることにより、実施例１の場合と同様
に、ＣＭＰ処理において、１μｍ以上の幅広溝において
もディッシング欠陥の発生を抑えることができた。
【００１１】
【発明の効果】本発明に従って犠牲層を形成することに
より、スパッタ法、メッキ法等により配線金属の埋め込
みを行った後の凹凸を有する基板表面を平坦化できると
共に、その後のＣＭＰ処理が容易になり、ディッシング
欠陥を抑制することができる。
より、スパッタ法、メッキ法等により配線金属の埋め込
みを行った後の凹凸を有する基板表面を平坦化できると
共に、その後のＣＭＰ処理が容易になり、ディッシング
欠陥を抑制することができる。
【図１】（Ａ）スパッタ法、メッキ法により配線金属の
埋め込みを行った基板の模式的断面図。 （Ｂ）図１（Ａ）に示す基板表面をＣＭＰ処理した場合
の基板の模式的断面図。
埋め込みを行った基板の模式的断面図。 （Ｂ）図１（Ａ）に示す基板表面をＣＭＰ処理した場合
の基板の模式的断面図。
【図２】（Ａ）本発明により犠牲層を形成せしめた基板
の模式的断面図。 （Ｂ）図２（Ａ）に示す基板表面をＣＭＰ処理した場合
の基板の模式的断面図。 （Ｃ）図２（Ｂ）に示す基板表面をさらにＣＭＰ処理し
た場合の基板の模式的断面図。
の模式的断面図。 （Ｂ）図２（Ａ）に示す基板表面をＣＭＰ処理した場合
の基板の模式的断面図。 （Ｃ）図２（Ｂ）に示す基板表面をさらにＣＭＰ処理し
た場合の基板の模式的断面図。
１ 絶縁膜 ２ バリアメタル層 ３ 配線金属膜 ４ 犠牲層 Ｘ ディッシング部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山川 洋幸 茨城県つくば市東光台５−９−７ 日本真 空技術株式会社筑波超材料研究所内 Ｆターム(参考） 4K029 AA06 AA29 BA04 BA08 BA60 BB02 BD01 BD02 GA00 GA03 5F033 HH08 HH11 HH14 HH33 MM01 MM12 MM13 PP06 PP15 PP26 PP27 PP28 QQ48 QQ49 QQ73 QQ85 WW01 XX01 5F043 AA01 AA02 AA24 AA26 AA33 BB30 DD16 FF07 GG03
Claims (4)
- 【請求項１】 配線溝、ビアホール、コンタクトホール
の凹部に配線に利用する金属を埋め込んだ後の凹凸を有
する半導体基板上に、犠牲層として該配線金属よりもＣ
ＭＰ研磨がされにくい金属からなる金属薄膜を形成し
て、該基板表面の平坦化、かつ、ＣＭＰ処理を容易にす
ることを特徴とする金属薄膜形成法。 - 【請求項２】 前記配線金属がＡｌ、Ｃｕ、またはＡｇ
であることを特徴とする請求項１記載の金属薄膜形成
法。 - 【請求項３】 前記配線金属埋め込み後の半導体基板上
に、金属微粒子を有機溶媒に分散させた金属微粒子分散
液を塗布し、塗布膜の形成された基板を焼成して塗布膜
中の有機物質を蒸発および燃焼せしめ、金属薄膜を形成
することを特徴とする請求項１または２記載の金属薄膜
形成法。 - 【請求項４】 前記金属微粒子が０．１μｍ以下の平均
粒径を有するものであることを特徴とする請求項３に記
載の金属薄膜形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11116499A JP2000306912A (ja) | 1999-04-23 | 1999-04-23 | 金属薄膜形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11116499A JP2000306912A (ja) | 1999-04-23 | 1999-04-23 | 金属薄膜形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000306912A true JP2000306912A (ja) | 2000-11-02 |
Family
ID=14688656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11116499A Pending JP2000306912A (ja) | 1999-04-23 | 1999-04-23 | 金属薄膜形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000306912A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390922B1 (ko) * | 2001-06-29 | 2003-07-12 | 주식회사 하이닉스반도체 | 다마신공정을 이용한 반도체소자의 금속배선 형성방법 |
| KR100419021B1 (ko) * | 2001-03-30 | 2004-02-19 | 주식회사 하이닉스반도체 | 반도체소자의 구리 배선 제조방법 |
| WO2004034456A1 (ja) * | 2002-10-11 | 2004-04-22 | Tokyo Electron Limited | 配線形成方法 |
| KR100476037B1 (ko) * | 2002-12-11 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리배선 형성방법 |
| KR100745075B1 (ko) * | 2001-06-25 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 장치의 랜딩플러그 콘택 형성 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297183A (ja) * | 1994-04-28 | 1995-11-10 | Toshiba Corp | 半導体装置とその製造方法 |
| JPH09134891A (ja) * | 1995-09-06 | 1997-05-20 | Vacuum Metallurgical Co Ltd | 半導体基板への薄膜形成方法 |
| JPH1056060A (ja) * | 1996-08-09 | 1998-02-24 | Hitachi Ltd | 半導体装置の製造方法 |
-
1999
- 1999-04-23 JP JP11116499A patent/JP2000306912A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297183A (ja) * | 1994-04-28 | 1995-11-10 | Toshiba Corp | 半導体装置とその製造方法 |
| JPH09134891A (ja) * | 1995-09-06 | 1997-05-20 | Vacuum Metallurgical Co Ltd | 半導体基板への薄膜形成方法 |
| JPH1056060A (ja) * | 1996-08-09 | 1998-02-24 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419021B1 (ko) * | 2001-03-30 | 2004-02-19 | 주식회사 하이닉스반도체 | 반도체소자의 구리 배선 제조방법 |
| KR100745075B1 (ko) * | 2001-06-25 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 장치의 랜딩플러그 콘택 형성 방법 |
| KR100390922B1 (ko) * | 2001-06-29 | 2003-07-12 | 주식회사 하이닉스반도체 | 다마신공정을 이용한 반도체소자의 금속배선 형성방법 |
| WO2004034456A1 (ja) * | 2002-10-11 | 2004-04-22 | Tokyo Electron Limited | 配線形成方法 |
| KR100476037B1 (ko) * | 2002-12-11 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리배선 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4362170B2 (ja) | 銀超微粒子独立分散液 | |
| US6323554B1 (en) | Refractory metal capped low resistivity metal conductor lines and vias formed using PVD and CVD | |
| JP4422326B2 (ja) | Ｈｓｑで間隙充填されたパターニングされた金属層を備えるボーダレスバイア | |
| US8552522B2 (en) | Dishing-free gap-filling with multiple CMPs | |
| US5963827A (en) | Method for producing via contacts in a semiconductor device | |
| US8119519B2 (en) | Semiconductor device manufacturing method | |
| US20060118961A1 (en) | Dual damascene integration of ultra low dielectric constant porous materials | |
| US7199045B2 (en) | Metal-filled openings for submicron devices and methods of manufacture thereof | |
| JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6465376B2 (en) | Method and structure for improving electromigration of chip interconnects | |
| KR100390204B1 (ko) | 연마방법 및 연마액 | |
| KR20000012027A (ko) | 반도체장치의제조방법 | |
| JP2000306912A (ja) | 金属薄膜形成法 | |
| JP4485466B2 (ja) | 半導体装置の配線用金属薄膜及び半導体装置用配線 | |
| TW415077B (en) | Semiconductor structure including a conductive fuse and process for fabrication thereof | |
| JP2001254185A (ja) | 導電性金属薄膜の形成方法およびその方法に使用する導電性金属超微粒子分散物 | |
| US6194316B1 (en) | Method for forming CU-thin film | |
| JP2000124157A (ja) | Ｃｕ薄膜の形成法 | |
| JP2000223491A (ja) | Ｃｕ薄膜形成法 | |
| JP2001035814A (ja) | 銀配線パターンの形成法 | |
| JP2005038999A (ja) | 半導体装置の製造方法 | |
| JP2001053028A (ja) | Ｃｕ薄膜の形成法 | |
| JP2000208517A (ja) | 半導体装置の製造方法 | |
| JP4751496B2 (ja) | （Ｃｕ−Ｃ）シード層の形成法 | |
| JP2004056096A (ja) | 配線構造の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070518 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080603 |