JP4751496B2 - (Cu−C)シード層の形成法 - Google Patents
(Cu−C)シード層の形成法 Download PDFInfo
- Publication number
- JP4751496B2 JP4751496B2 JP29979999A JP29979999A JP4751496B2 JP 4751496 B2 JP4751496 B2 JP 4751496B2 JP 29979999 A JP29979999 A JP 29979999A JP 29979999 A JP29979999 A JP 29979999A JP 4751496 B2 JP4751496 B2 JP 4751496B2
- Authority
- JP
- Japan
- Prior art keywords
- seed layer
- copper
- hfac
- semiconductor substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、LSI基板などの半導体基板上ヘの、スパッタ法、メッキ法、CVD法等によるCuの埋め込みを容易にするために、該基板上に(Cu−C)シード層を形成する方法に関するものである。
【0002】
【従来の技術】
近年の半導体産業におけるLSIの高集積化及び高速化により、半導体基板の配線の微細化と多層化が進んでいる。そのために配線ピッチが狭まり、配線間容量や配線遅延によるLSIの性能低下が起こる。これを防ぐために、抵抗率の低い配線材料と誘電率の低い層間絶縁膜を用いる必要に迫られ、配線材料として、従来のAl合金等の代わりに抵抗率の低い、かつ、エレクトロマイグレーション(EM)耐性の高いCuを使用する動きが活発になってきている。Cu成膜技術としてはスパッタ法、CVD法、メッキ法等があり、配線溝、ビアホール、コンタクトホール等に堆積させる方法が開発されている。メッキ法によりCuを成膜する際には、スパッタ法、CVD法によりCuシード層を付ける必要がある。
【0003】
【発明が解決しようとする課題】
通常、Cuメッキを行うには、Cuシード層を必要とするが、従来のCuシード層の形成法において、次のような問題があった。Cuシード層をスパッタ法を用いて作製すると、このシード層は配線溝、ビアホール、コンタクトホールの底に凸状あるいは平坦に形成されるため、配線溝やこれらのホールの底部のコーナーがメッキを行うための最適な形状にならない。また、アスペクト比の高い配線溝やこれらのホールにCuシード層を形成することは困難である。Cuシード層をCVD法を用いて作製すると、膜質を制御することが困難であり、また、プロセスコストも非常に高価になる。
【0004】
本発明は、この様な従来のCu膜の形成技術の問題点を解決するためになされたものであり、膜質の制御が容易であること、プロセスコストが安価であることに加え、配線溝、ビアホール、コンタクトホール等の凹部を有する半導体基板に対し、凹部に(Cu−C)シード層を凹状に形成すること(図1)で、メッキ法によるCuの埋め込みを容易にすることを課題としている。
【0005】
【課題を解決するための手段】
本発明の(Cu−C)シード層形成法は、配線溝、ビアホール、コンタクトホールの凹部に配線に利用するCuを埋め込む前の半導体基板上に、(Cu−C)シード層を形成するものであり、該凹部にシード層が凹状に形成されるので、スパッタ法、メッキ法、CVD法等によるCuの該凹部への埋め込みを容易に行うことができる。
【0006】
この(Cu−C)シード層形成法は、配線溝、ビアホール、コンタクトホールの凹部の内表面を含む半導体基板上に、Cu微粒子を有機溶媒に分散させたCu微粒子分散液またはCu有機塩溶液を塗布し、塗布膜の形成された基板を焼成して有機物質を蒸発および燃焼せしめ、(Cu−C)シード層を形成することからなる。前記Cu微粒子は平均粒径0.1μm以下であることが望ましい。平均粒径が0.1μmを超えると、該粒子が凹部内に入り込みにくくなるからである。前記焼成は、真空または還元ガス(例えば、H2/N2混合ガス等)雰囲気中で行うことが望ましく、100〜450℃で、1〜30分間行われる。焼成温度が100℃未満だと有機物質が十分に蒸発または燃焼されず、また、450℃を超えると半導体素子に熱的ダメージを与えるという問題がある。
【0007】
前記Cu有機塩は、ヘキサフルオロアセチルアセトン銅トリメチルビニルシラン{(hfac)Cu(tmvs)}、ヘキサフルオロアセチルアセトン銅ジメチル−1,5シクロオクタジエン{(hfac)Cu(DMCOD)}、ヘキサフルオロアセチルアセトン銅トリエトキシビニルシラン{(hfac)Cu(teovs)}、ビスジピバロイルメタン銅{(dpm)2Cu}、ビスヘキサフルオロアセチルアセトン銅{(hfac)2Cu}、フタル酸銅、アセチルアセトン銅、ナフテン酸銅、およびオレイン酸銅から選ばれるものであることが望ましい。
【0008】
また、前記Cu有機塩溶液に、界面活性剤として、ポリオキシエチレンラウリルエーテル、ポリエチレングリコールモノラウレート、ポリオキシエチレンラウリルアミンから選ばれる非イオン性界面活性剤を添加する。
【0009】
本発明では、(Cu−C)シード層を形成する前処理として、配線溝、ビアホール、コンタクトホール等の凹部の内表面を含む基板表面に、指向性スパッタのようなスパッタによりTiN、Ta、TaN、WN等のバリア膜を、またはCVDでバリヤ膜を形成することができる。
【0010】
本発明では、上記したように、(Cu−C)シード層を半導体基板上の配線溝等の凹部に凹状に作製することにより、半導体基板上の該凹部への、スパッタ法、メッキ法、CVD法等による配線Cu材料の埋め込みを容易にすることができる。スパッタ法の場合は、作製された(Cu−C)シード層が凹状であり、しかもアスペクト比を減少させるように堆積させることが可能なので、スパッタ法でさらにCuを堆積させ続けても凸状になり難くなり、配線溝やホール等を完全に埋め込むことができる。また、メッキ法の場合は、凹部に対しコンフォーマルに形成された凹状シード層から等方的にメッキされていくため、ボイドが発生し難くなる。
【0011】
本発明で用いる、Cu微粒子分散液としては、特に制限されないが、Cu微粒子が有機溶媒に分散した市販のCu微粒子分散液(例えば、真空冶金株式会社製、パーフェクトカッパー(商品名))等がある。この市販のCu微粒子分散液は、Cuがコロイド粒子状態で存在しているものである。
【0012】
本発明で用いることのできる市販のCu微粒子分散液は、例えば上記したような製品であり、半導体基板上にCu薄膜を形成する際の乾燥・焼成工程で蒸発するような有機溶媒、好ましくは100℃以上で蒸発する有機溶媒と、平均粒径0.1μm以下のCu金属微粒子、またはCu金属含有微粒子とを混合してなり、該微粒子の表面が有機溶媒で覆われて個々に独立して分散している粘度が100cP以下の分散液である。また、Cu微粒子の濃度は、5〜70wt%、好ましくは15〜50wt%である。Cu含有微粒子は、Cu金属元素以外にCuへの溶解度が低く、かつ半導体基板の基材(絶縁層構成材料)と反応しやすい金属またはこれらの金属を含む化合物を少なくとも一種含有していてもよく、これにより基材との接着性が向上されうる。この金属元素の具体的な例としては、例えば、Mg、Al、B、Ta、NbおよびVから選ばれる金属またはこれら金属を含む化合物が挙げられる。
【0013】
本発明によれば、Cu微粒子、Cu含有微粒子は、該微粒子分散液の形態で、半導体基板上のアスペクト比の大きい配線溝、ビアホール、コンタクトホール等の凹部に対しても何らの問題もなく入り込み、そして、所定の雰囲気中、所定の温度・時間で加熱されることにより、該分散液の分散媒等が蒸発され、燃焼され、微粒子同士が融着して凹部内に凹状の(Cu−C)シード層を形成できる。この凹状のシード層は、基板の凹部に対してコンフォーマルな状態からアスペクト比を減少させる状態まで任意に制御できる。
【0014】
【実施例】
次に、実施例により本発明を詳細に説明するが、本発明はこれらの例によってなんら限定されるものではない。
参考例1
Cu微粒子分散液(真空冶金(株)製、商品名:パーフェクトカッパー)により、Si基板上に設けられた配線溝等を処理した。このSi基板には0.3〜5μmの配線溝と0.15〜2μmのビアホール、コンタクトホールがあり、これらの配線溝等を含む基板表面にはスパッタにより、TiNのバリヤ層が厚さ70nmで形成されている。
【0015】
上記の基板をスピンコーターにセットして1000rpmで回転させ、その上方から上記のCu微粒子分散液を滴下し、2000rpmでスピンコートした。この基板を10Paの真空雰囲気中、350℃で1分間加熱して有機溶媒および残留有機成分を蒸発、燃焼させた。このようにして、図1に示すように、配線溝、ビアホール、コンタクトホール等の凹部内に凹状の(Cu−C)シード層を形成せしめた。(Cu−C)シード層をつけることにより、スパッタ法を用いてCuを配線溝、ビアホール、コンタクトホール等に埋め込みやすくなった。また、メッキ法の場合は、アスペクト比10までの配線溝、ビアホール、コンタクトホール等にCuを埋め込むことができた。
実施例2
ナフテン酸銅、溶媒としてミネラルスピリット、そしてポリエチレングリコールモノラウレートを重量比2:2:1で混合したCu有機塩溶液により、実施例1の場合と同じ基板上に設けられた配線溝、ビアホール、コンタクトホールを処理した。このSi基板には0.3〜5μmの配線溝と0.15〜2μmのビアホール、コンタクトホールがあり、配線溝およびこれらのホールを含む基板表面にはスパッタにより、TiNのバリヤ層が厚さ70nmで形成されている。
【0016】
上記の基板をスピンコーターにセットして1000rpmで回転させ、その上方から上記のCu有機塩溶液を滴下し、2000rpmでスピンコートした。この基板を10Paの真空雰囲気中、350℃で1分間加熱して有機溶媒および残留有機成分を蒸発、燃焼させた。このようにして、図1に示すように、配線溝、ビアホール、コンタクトホール等の凹部内に凹状の(Cu−C)シード層を形成せしめた。(Cu−C)シード層をつけることにより、スパッタ法を用いてCuを配線溝、ビアホール、コンタクトホール等に埋め込むことがたやすくなった。また、メッキ法の場合は、アスペクト比10までの配線溝、ビアホール、コンタクトホール等にCuを埋め込むことができた。
実施例3
フタル酸銅、溶媒としてエタノール、そしてポリエチレングリコールモノラウレートを重量比2:2:1で混合したCu有機塩溶液により、実施例1の場合と同じ基板上に設けられた配線溝等を処理した。このSi基板には0.3〜5μmの配線溝と0.15〜2μmのビアホール、コンタクトホールがあり、配線溝およびこれらのホールを含む基板表面にはスパッタにより、TiNのバリヤ層が厚さ70nmで形成されている。
【0017】
上記の基板をスピンコーターにセットして1000rpmで回転させ、その上方から上記のCu有機塩溶液を滴下し、2000rpmでスピンコートした。この基板を還元ガス(H2/N2混合ガス)雰囲気中、350℃で1分間加熱して有機溶媒および残留有機成分を蒸発、燃焼させた。このようにして、図1に示すように、配線溝、ビアホール、コンタクトホール等の凹部内に凹状の(Cu−C)シード層を形成せしめた。(Cu−C)シード層をつけることにより、スパッタ法を用いてCuを配線溝、ビアホール、コンタクトホール等に埋め込むことがたやすくなった。また、メッキ法の場合は、アスペクト比10までの配線溝、ビアホール、コンタクトホール等にCuを埋め込むことができた。
【0018】
【発明の効果】
本発明によれば、膜質の制御された、プロセスコストの低い(Cu−C)シード層の形成が可能となる。本発明により形成された凹状の(Cu−C)シード層を用いれば、半導体基板の配線溝、ビアホール、コンタクトホール等をスパッタ法、メッキ法等によりCuで埋め込むことが容易になり、好ましいCu配線を形成しうる。
【図面の簡単な説明】
【図1】 本発明により形成された(Cu−C)シード層を模式的に示す半導体基板の断面図。
【符号の説明】
1 (Cu−C)シード層 2 パターン付きSi基板
Claims (3)
- 半導体基板上に形成された配線溝、ビアホール、コンタクトホールの凹部に、界面活性剤として、ポリオキシエチレンラウリルエーテル、ポリエチレングリコールモノラウレート、ポリオキシエチレンラウリルアミンから選ばれる非イオン性界面活性剤を添加された、Cu有機塩溶液を半導体基板上に塗布後、焼成して、塗布膜中の有機物質を蒸発および燃焼せしめ(Cu−C)シード層を形成することを特徴とする(Cu−C)シード層の形成法。
- 前記Cu有機塩は、ヘキサフルオロアセチルアセトン銅トリメチルビニルシラン{(hfac)Cu(tmvs)}、ヘキサフルオロアセチルアセトン銅ジメチル−1,5シクロオクタジエン{(hfac)Cu(DMCOD)}、ヘキサフルオロアセチルアセトン銅トリエトキシビニルシラン{(hfac)Cu(teovs)}、ビスジピバロイルメタン銅{(dpm)2Cu}、ビスヘキサフルオロアセチルアセトン銅{(hfac)2Cu}、フタル酸銅、アセチルアセトン銅、ナフテン酸銅、またはオレイン酸銅であることを特徴とする請求項1記載の(Cu−C)シード層の形成法。
- 前記焼成を、真空または還元ガス雰囲気中、100〜450℃で行うことを特徴とする請求項1又は2に記載の(Cu−C)シード層の形成法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29979999A JP4751496B2 (ja) | 1999-10-21 | 1999-10-21 | (Cu−C)シード層の形成法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29979999A JP4751496B2 (ja) | 1999-10-21 | 1999-10-21 | (Cu−C)シード層の形成法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001118805A JP2001118805A (ja) | 2001-04-27 |
JP4751496B2 true JP4751496B2 (ja) | 2011-08-17 |
Family
ID=17877085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29979999A Expired - Fee Related JP4751496B2 (ja) | 1999-10-21 | 1999-10-21 | (Cu−C)シード層の形成法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4751496B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7655081B2 (en) | 2005-05-13 | 2010-02-02 | Siluria Technologies, Inc. | Plating bath and surface treatment compositions for thin film deposition |
WO2010122918A1 (ja) * | 2009-04-24 | 2010-10-28 | 住友電気工業株式会社 | プリント配線板用基板、プリント配線板、及びそれらの製造方法 |
JP2012227253A (ja) * | 2011-04-18 | 2012-11-15 | Asahi Glass Co Ltd | 下地導電層付き基板の製造方法および貫通電極基板の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3517802B2 (ja) * | 1995-09-01 | 2004-04-12 | 富士通株式会社 | 埋め込み導電層の形成方法 |
JPH09134891A (ja) * | 1995-09-06 | 1997-05-20 | Vacuum Metallurgical Co Ltd | 半導体基板への薄膜形成方法 |
JP2001102380A (ja) * | 1999-09-30 | 2001-04-13 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
1999
- 1999-10-21 JP JP29979999A patent/JP4751496B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001118805A (ja) | 2001-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4362170B2 (ja) | 銀超微粒子独立分散液 | |
US6159851A (en) | Borderless vias with CVD barrier layer | |
CN1150597C (zh) | 在具有大的高宽比的亚微米孔及线路中形成衬垫的方法 | |
US6334249B2 (en) | Cavity-filling method for reducing surface topography and roughness | |
JP5503147B2 (ja) | 無電解フェーズと電流供給フェーズとを含むウェット化学堆積によりパターニングされた絶縁体上の金属層 | |
JP2001516146A5 (ja) | ||
JP2004063556A (ja) | 半導体装置の製造方法 | |
WO2005067025A1 (ja) | 配線構造の形成方法及び半導体装置 | |
US6331484B1 (en) | Titanium-tantalum barrier layer film and method for forming the same | |
JP3953237B2 (ja) | 金属薄膜の形成方法、および金属微粒子分散液の作製方法 | |
JP4169950B2 (ja) | 半導体装置の製造方法 | |
JP4751496B2 (ja) | (Cu−C)シード層の形成法 | |
JP2000269334A (ja) | 配線膜の形成方法 | |
KR0183729B1 (ko) | 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법 | |
US6194316B1 (en) | Method for forming CU-thin film | |
JP2001254185A (ja) | 導電性金属薄膜の形成方法およびその方法に使用する導電性金属超微粒子分散物 | |
US6716733B2 (en) | CVD-PVD deposition process | |
JP2001053028A (ja) | Cu薄膜の形成法 | |
JP2000124157A (ja) | Cu薄膜の形成法 | |
JP2001015517A (ja) | 半導体装置及びその製造方法 | |
JP2000223491A (ja) | Cu薄膜形成法 | |
JP2000306912A (ja) | 金属薄膜形成法 | |
JP2004311545A (ja) | 半導体装置の製造方法及び高融点金属膜の堆積装置 | |
JP2832990B2 (ja) | 多層配線形成方法およびこれに用いる真空蒸着装置 | |
JP7449790B2 (ja) | 金属配線の形成方法及び金属配線の構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070518 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110502 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4751496 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |