CN1507055A - 集成电路电容器 - Google Patents

集成电路电容器 Download PDF

Info

Publication number
CN1507055A
CN1507055A CNA2003101181097A CN200310118109A CN1507055A CN 1507055 A CN1507055 A CN 1507055A CN A2003101181097 A CNA2003101181097 A CN A2003101181097A CN 200310118109 A CN200310118109 A CN 200310118109A CN 1507055 A CN1507055 A CN 1507055A
Authority
CN
China
Prior art keywords
wiring
electrode
layer
bottom electrode
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101181097A
Other languages
English (en)
Other versions
CN100570873C (zh
Inventor
����ѫ
安正勋
李京泰
郑武京
李庸俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1507055A publication Critical patent/CN1507055A/zh
Application granted granted Critical
Publication of CN100570873C publication Critical patent/CN100570873C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种集成电路电容器，其容量大并且在制造该电容器时不会出现影响现有技术的问题。该电容器包括上电极、下电极和位于上电极和下电极之间的介质层。对上电极施加第一电压和对下电极施加不同于第一电压的第二电压。一布线层位于与下电极相同或更低的层次中，通过该布线层对上电极施加第一电压。

Description

集成电路电容器
本申请要求申请日为2002年10月17日的韩国申请2002-63477为优先权，在此将其全文作参照引用。
技术领域
本发明涉及一种集成电路电容器，具体涉及一种金属-绝缘体-金属(metal-insulator-metal，MIM)电容器结构。这样的结构特别适用于逻辑、模拟、或包括动态随机存取存储器(DRAM)与并合DRAM和逻辑(MergedDRAM and Logic，MDL)两种器件的电路。
背景技术
存在好几类集成电路电容器，根据它们的连接结构分类，如金属-氧化物-硅(MOS)电容器，pn结电容器，多晶硅-绝缘体-多晶硅(PIP)电容器，和金属-绝缘体-金属(MIM)电容器。在上面列举的除了MIM电容器的所有电容器中，至少一个电极是由单晶硅或多晶硅构成的。但是，单晶硅和多晶硅的物理特性限制了电容器电极的阻值的最小化。另外，当对单晶或多晶硅电极施加偏置电压时，可能发生耗尽，这会造成外加电压变得不稳定。当这种现象发生时，硅电极的容量不能维持在确定的水平。
由于MIM电容器的容量不依赖于偏置电压或温度，已经提议使用MIM电容器以解决容量变化的问题。MIM电容器同其它类型电容器相比具有较低容量电压系数(VCC)和较低容量温度系数(TCC)。VCC显示根据电压变化的容量变化和TCC显示根据温度变化的容量变化。因为具有低VCC和TCC，MIM电容器特别适于制备模拟产品。新近，MIM电容器被用于制造混合模式信号产品和系统芯片(SOC)产品。例如，MIM电容器被广泛应用于在有线或无线通讯中的模拟或混合模式信号采用的模拟电容器和滤波器，如用于主处理单元板的去耦电容器，如高频射频(RF)电容器，以及MIM电容器也应用于嵌入式DRAM中。
图1和图2分别是R.Liu等人(Proc.IITC，111(2000))和M.Armacost等人(Proc.IEDM，157(2000))描述的两个常规MIM电容器的剖面图。附图标记10和12表示MIM电容器，和附图标记20、30、40、和50分别表示下电极、介质层、上电极、和盖帽层。另外，附图标记C/P_20、C/P_40、C/H、D/D_20、D/D_40、和D/R分别表示下电极接触塞、上电极接触塞、接触孔、接触下电极的双镶嵌布线层(dual damascene wiring layer)、接触上电极的双镶嵌布线层、和镶嵌区域(damascene region)。MIM电容器10和12的其它部分对应中间层或其它介质层。
在图1所示的MIM电容器10中，下电极20通过下电极接触塞C/P_20电连接布线层(未示出)，和上电极40通过上电极接触塞C/P_40电连接另一布线层(未示出)。在具有高纵横比但不同深度的各接触孔C/H中形成下电极接触塞C/P_20和上电极接触塞C/P_40。特别地，用于C/P_20的C/H比用于C/P_40的C/H更深，因为C/P_20接触下电极20。当形成接触孔C/H时，很难精确控制蚀刻工艺以便使C/H蚀刻同时终止在上电极40的顶面和在下电极20的顶面。因此，必须以预定厚度形成上电极40以便它能够承受过蚀刻工艺。但是，当上电极40的厚度增加时，更可能将位于上电极40下的介质层30暴露在用于构图上电极40的过蚀刻工艺，这样由于介质层30被蚀刻掉而可能暴露下电极20。因此，也必须以预定厚度形成介质层30以便它能承受过蚀刻工艺，这导致整个电容器10的容量降低。
在图2所示的MIM电容器12中，双镶嵌布线层D/D_20和双镶嵌布线层D/D_40分别电连接下电极20和上电极40。它们形成于具有高纵横比但不同深度的各自的镶嵌区域D/R中。为获得用于形成双镶嵌区域D/R的蚀刻工艺的足够余量，其中应该形成双镶嵌布线层D/D_40，必须增加上电极40的厚度和介质层30的厚度，这伴随着在整个电容器12中容量的降低。
另外，在形成接触孔C/H和镶嵌区域D/R期间，由于它们具有高纵横比，产生如聚合物的副产物，导致发生不良电接触的可能性很高。换句话说，常规MIM电容器制备工艺导致包括限制电容器容量的很多不足。
本发明实施例解决在现有技术中的这个和其它局限。
发明内容
因此，本发明解决了上述和其它的现有技术问题。本发明的一个目的是提供一种集成电路电容器以克服电容器容量的降低。
本发明的另一目的是提供一种在半导体工艺中形成金属-绝缘体-金属电容器的方法，以解决伴随具有高纵横比的接触孔的问题。
根据本发明的一方面，提供一种形成于半导体衬底上的电容器，其包括：第一金属层的第一电极；第二金属层的第二电极，其比第一金属层更接近衬底；介于第一电极和第二电极之间的介质材料；和连接至第一电极的下表面的布线。
在一实施例中，该布线由比第二金属层更接近衬底的第三金属层形成。在另一实施例中，该布线由第二金属层形成。该布线通过接触孔连接于第一电极，该接触孔包括多个分离接触孔。该布线具有平面化的顶面。该布线包括镶嵌层。
根据本发明的另一方面，提供一种金属-绝缘体-金属电容器，包括：形成于第一金属层中的布线层，该布线层包括第一电极接触线；形成于第二金属层中的下电极；形成于第三金属层中的上电极，该上电极置于下电极上方；介质层，分隔下电极和上电极；和接点，形成在第一电极接触线和上电极的下表面之间。
在一实施例中，该上电极通过介质层中的接触孔连接于第一电极接触线，该接触孔包括多个分离孔。
在一实施例中，该布线层包括第二电极接触线，该第二电极接触线连接于下电极的下表面，具体地，该下电极的下表面的一部分直接接触第二电极接触线的上表面并且不通过接触孔；在另一实施例中，该下电极通过在绝缘层中的接触孔连接于第二电极接触线。该第一和第二电极接触线均具有平面化的顶面，具体地，该第一和第二电极接触线通过镶嵌工艺被平面化；在另一实施例中，通过在层间介质层上执行CMP工艺来平面化第一和第二电极接触线。
在一实施例中，通过除了平面化外的工艺形成第一和第二电极接触线的顶表面。
在一实施例中，该金属-绝缘体-金属电容器还包括位于下电极的顶表面上的第二接点，具体地，第二接点延伸得比第三金属层更远离衬底。
根据本发明的又一方面，提供一种金属-绝缘体-金属电容器，包括；第一金属层，包括下电极和电极接触线；形成于第二金属层中的上电极，该上电极置于下电极上方；介质层，分隔下电极和上电极；和接点，形成于电极接触线和上电极的下表面之间。
在一实施例中，上电极通过介质层中的接触孔连接于电极接触线，特别地，该接触孔包括多个分离孔。
在一实施例中，金属-绝缘体-金属电容器还包括位于下电极的顶表面上的第二接点，特别地，该第二接点延伸得比第二金属层更远离衬底。
在一实施例中，下电极和电极接触线均具有平面化的顶面，具体地，下电极和电极接触线通过镶嵌工艺被平面化；在另一实施例中，通过在层间介质层上执行CMP工艺来平面化下电极和电极接触线。
在一实施例中，在除了平面化外的工艺中形成下电极和电极接触线。
根据本发明的又一方面，提供一种用于在半导体工艺中形成金属-绝缘体-金属电容器的方法，该方法包括：在半导体衬底上形成绝缘层；形成第一连接布线和第二连接布线；在绝缘层上形成下电极并置于第一连接布线上方；在下电极上方形成介质层；形成设置于下电极上方的上电极；和形成从第二连接布线到上电极的下表面的接点。
在一实施例中，形成第一连接布线和第二连接布线包括：在绝缘层中形成第一和第二沟槽；在第一沟槽和第二沟槽中形成金属层；和平面化金属层，以在第一沟槽中形成第一连接布线和在第二沟槽中形成第二连接布线。在另一实施例中，该方法还包括在第一和第二沟槽中形成金属层之前，在第一和第二沟槽中形成阻挡层。
具体地，形成阻挡层包括形成主要由过渡金属、过渡金属合金、过渡金属化合物、和它们的任意结合构成的组中选出的材料制成的层。
形成该金属层包括形成铜层。
在一实施例中，形成该第一和第二连接布线包括：在绝缘层上形成导电层；构图导电层以形成第一连接布线和第二连接布线；在第一连接布线和第二连接布线上淀积层间介质层；和平面化第一和第二连接布线以及层间介质层。
特别地，平面化第一和第二连接布线以及层间介质层包括执行CMP工艺。
在一实施例中，形成第一和第二连接布线包括：在绝缘层上形成导电层；和构图导电层，以形成第一连接布线和第二连接布线。
根据本发明的又一方面，提供一种用于在半导体工艺中形成金属-绝缘体-金属电容器的方法，该方法包括：在半导体衬底上形成绝缘层；形成第一布线连接和第二布线连接；在第一布线连接和第二布线连接上形成第一层间介质层；在第一层间介质层中形成第一接触孔以暴露第一布线连接；在第一层间介质层上和第一接触孔中形成下电极以接触第一布线连接；在下电极上形成介质层；在介质层中和在第一层间介质层申形成第二接触孔以接触第二布线连接；和形成设置于下电极上方和第二接触孔中的上电极以接触第二布线连接。
在一实施例中，形成第一和第二布线连接包括：在绝缘层中形成第一和第二沟槽；在第一沟槽和第二沟槽中形成导电层；和平面化导电层，以在第一沟槽中形成第一布线连接和在第二沟槽中形成第二布线连接。
在另一实施例中，形成第一和第二布线连接包括：在绝缘层上形成导电层；构图导电层以形成第一布线连接和第二布线连接；在第一和第二布线连接上淀积层间介质层；和平面化第一和第二布线连接以及层间介质层。
在又一实施例中，形成第一和第二布线连接包括：在绝缘层上形成导电层；和构图导电层以形成第一布线连接和第二布线连接。
特别地，形成第一接触孔包括形成多个分离接触孔，形成第二接触孔包括形成第二多个分离接触孔。
根据本发明的又一方面，提供一种用于在半导体工艺中形成金属-绝缘体-金属电容器的方法，该方法包括：在半导体衬底上形成绝缘层；形成第一布线连接和下电极；在第一布线连接和下电极上形成介质层；在介质层中形成第一接触孔并设置在第一布线连接上方；形成设置于介质层上方且位于第一接触孔中的上电极以接触第一布线连接；形成设置于上电极、介质层、和下电极上方的层间介质层；在层间介质层和介质层中形成第二接触孔以暴露下电极；和在第二接触孔中形成接触塞并使其接触下电极的顶表面。
在一实施例中，形成第一布线连接和下电极包括：在绝缘层中形成第一和第二沟槽；在第一沟槽和第二沟槽中形成导电层；和平面化导电层，以在第一沟槽中形成第一布线连接和在第二沟槽中形成下电极。
在另一实施例中，形成第一布线连接和下电极包括：在绝缘层上形成导电层；构图导电层以形成第一布线连接和下电极；在第一布线连接和下电极上淀积层间介质层；和平面化第一布线连接、下电极、和层间介质层。
在又一实施例中，形成第一布线连接和下电极包括：在绝缘层上形成导电层；和构图导电层以形成第一布线连接和下电极。
根据本发明的又一方面，提供一种用于在半导体工艺中和在其上形成有绝缘层的半导体衬底上形成金属-绝缘体-金属电容器的方法，该方法包括：在绝缘层上形成连接线；在绝缘层上形成下电极；形成设置于下电极上的电容器介质层；形成设置于电容器介质层上的上电极；和将连接线连接到上电极的下表面。
在一实施例中，形成连接线包括：在绝缘层中形成第一和第二沟槽；在第一和第二沟槽中形成阻挡层；在阻挡层上形成金属层；和平面化金属层。
特别地，形成金属层包括电镀该阻挡层。形成阻挡层包括形成包含钛的层。
在一实施例中，形成连接线包括：在绝缘层上形成金属层；构图金属层以形成连接线；在连接线上形成第二绝缘层；和通过化学机械抛光工艺平面化金属层和第二绝缘层。
根据本发明的实施例，上电极和介质层不需要象它们在常规技术中形成得那么厚。换句话说，有可能最小化介质层的厚度并且仍然形成具有大容量的MIM电容器。另外，由于其中形成了接触孔C/H1的介质层130的厚度非常小，接触孔C/H1的纵横比也非常小。因此，在本发明中较少发生伴随图1中具有高纵横比的接触孔C/H的问题。
附图说明
从下面给出的详细描述和从本发明优选实施例的附图可以更全面地理解本发明，但是，不应将本发明局限在具体实施例中，而是用其帮助解释和理解。
图1和图2是常规MIM电容器的剖面图；
图3是根据本发明实施例的MIM电容器的等效电路示意图；
图4是用于形成根据图3的示意图的MIM电容器的示例布局图；
图5-7是根据在图4中描述的布局形成的MIM电容器的剖面图；
图8是用于形成根据图3的示意图的MIM电容器的示例布局图；
图9-11是根据图8中描述的布局形成的MIM电容器的剖面图；
图12-13是用于形成根据图3的示意图的MIM电容器的另外示例布局图；
图14是根据本发明另外实施例的MIM电容器的等效电路示意图；
图15是用于形成根据图14的示意图的MIM电容器的实例布局图；
图16是用于形成根据图14的示意图的MIM电容器的另一示例布局图；
图17-18是根据图15所示的布局形成的MIM电容器的剖面图；
图19是根据图16所示的布局形成的MIM电容器的剖面图；
图20是根据本发明又一实施例的MIM电容器的等效电路示意图；
图21是用于形成根据图20的示意图的MIM电容器的示例布局图；
图22是用于形成根据图20的示意图的MIM电容器的另一示例布局图；
图23-24是根据图21所示的布局形成的MIM电容器的剖面图；
图25是根据图22所示的布局形成的MIM电容器的剖面图；
图26-29是说明用于制备图5中所示的MIM电容器方法的剖面图；
图30-31是说明用于制备图6中所示的MIM电容器方法的剖面图；
图32是说明用于制备图25中所示的MIM电容器方法的剖面图。
具体实施方式
在下面的详细描述中，为提供对发明的透彻理解，阐明了许多具体细节。但是，本领域技术人员可理解本发明不局限于这些具体细节。在其它情况中，公知的方法、步骤、元件和电路没有详细描述，免得模糊本发明。
本发明实施例包括大容量的MIM电容器，制造时不会出现影响现有技术的问题。这样的电容器包括上电极、下电极、和在上电极和下电极之间的介质层。对上电极施加第一电压和对下电极施加不同于第一电压的第二电压。一布线层位于与下电极相同或更低的层次上，通过该布线层将第一电压施加到上电极。
图3是根据本发明实施例的MIM电容器100的等效电路示意图。MIM电容器100包括在Mn层次中的下电极和在Mn+1层次中的上电极。通过在Mn-1层次中的布线层将第一电压V1施加到在Mn+1层次中的上电极，Mn-1层次比Mn层次低。通过在Mn-1层次中的布线层将第二电压V2施加到在Mn层次中的下电极。在本公开文件中，Mn-1到Mn+1代表第n-1到第n+1布线层的层次，N是整数。根据应用情况，布线层的层次可以变化，并且上电极和下电极和布线层的位置也可变化。
图3中所示的MIM电容器100可使用图4所示的布局体现。附图标记112、114、120、140、和C/H1分别代表第一布线层的图形、第二布线层的图形、下电极的图形、上电极的图形、和用于暴露第一布线层的接触孔的图形。对第一布线层112施加第一电压V1，和对第二布线层114施加第二电压V2。
使用图4所示布局形成的MIM电容器可具有沿线A-A’的不同剖面形状，如图5到图7所示。参考图5，MIM电容器的结构是：上电极140叠置在下电极120上，介质层130介于上电极140和下电极120之间。上电极140由在Mn+1层次中的导电层构成，第一布线层112由在Mn-1层次中的导电层构成。通过形成于介质层130中的接触孔C/H1，上电极140接触被施加第一电压V1的第一布线层112。下电极120由在Mn层次中的导电层构成，并且不使用接触孔而直接接触第二布线层114。对第二布线层114施加第二电压V2。
第二布线层114由与第一布线层112处于相同层次的导电层构成。在形成上电极140之前，形成接触孔C/H1以暴露第一布线层112的表面。因此，因为在图1中形成接触孔C/H以暴露上电极40的顶面，所以接触孔C/H1完全不同于在图1中所示的常规MIM电容器10中的接触孔C/H。
根据本发明的实施例，上电极和介质层不需要象它们在常规技术中形成得那么厚。换句话说，有可能最小化介质层的厚度并且形成具有大容量的MIM电容器。另外，由于其中形成有接触孔C/H1的介质层130的厚度非常小，接触孔C/H1的纵横比也非常小。因此，在本发明中较少不太可能发生伴随图1中具有高纵横比的接触孔C/H的问题。
如图5中所示，优选地，第一和第二布线层112和114形成在嵌入层间介质层105中的镶嵌布线层中，以便具有平面化的顶面来最小化台阶差异。镶嵌布线层的形成过程是：在形成于层间介质层105中的沟槽T1和T2中淀积导电层，并执行化学机械抛光(chemical mechanical polishing，CMP)工艺。镶嵌布线层可包括在每个沟槽T1和T2的内壁和下表面处形成的阻挡金属层110以及填充沟槽T1和T2的导电层111。
用上层间介质层覆盖上电极140以使它同上部结构(未示出)绝缘。上层间介质层优选包括用于保护上电极140的盖帽层150和层间介质层155。
在第一和第二布线层112和114与其它布线层之间的连接以及制造位于比Mn+1层次更高的层次中的布线层的工艺可根据应用变化。
上电极140和下电极120的尺寸也可根据应用变化，优选地，最大化电容电极的有效面积，即上电极140和下电极120彼此面对的表面面积。
在图5中通过对导电层执行CMP而形成第一布线层112和第二布线层114，图6不同于图5所示的结构，通过对层间介质层105执行CMP形成第一布线层112和第二布线层114。换句话说，导电层形成于下层间介质层102上和使用常规光刻工艺被构图，由此形成第一布线层112和第二布线层114的图形。接下来，在下层间介质层102上淀积层间介质层105，对层间介质层105执行CMP工艺，使得它与第一布线层112和第二布线层114的图形的顶面处于同一水平。图6所示的MIM电容器的其它元件和它们的结构与图5所示的MIM电容器的对应元件和它们的结构相同。
参考图7，第一布线层112和第二布线层114非常薄，因此不需要通过执行CMP进行平面化。具体地，第一布线层112和第二布线层114是通过构图在下层间介质层102上形成的布线图形。下电极120被构图，以便使其与第一布线层112绝缘但直接接触第二布线层114。通过形成图示的介质层130，完成第一布线层112与下电极120的绝缘。图7中所示的MIM电容器的其它元件和它们的结构与图5中所示的MIM电容器的对应元件及它们的结构相同，因此不再更多讨论。
图8是用于形成根据图3的示意图的MIM电容器的另一个实施例布局。这个布局与图4中描述的布局的不同之处是还包括一接触孔C/H2的图形，通过该接触孔C/H2暴露第二布线层114的顶面。
图9到11是根据图8所示布局的MIM电容器沿图8的线B-B’的剖面图。
参考图9，在嵌入了第一布线层112和第二布线层114的下层间介质层105上形成上层间介质层115，在层间介质层115上形成下电极120。除了通过形成于上层间介质层115中的接触孔C/H2直接接触第二布线层114之外，下电极120与图5的对应元件相同。另外，上电极140形成为通过形成于介质层130和上层间介质层115中的接触孔C/H1直接接触第一布线层112。因为在介质层130和上层间介质层115中形成接触孔C/H1，所以接触孔C/H1具有低纵横比。
参考图10，在层间介质层105上执行CMP，以使第一布线层112和第二布线层114的顶面处于同一水平。CMP的结果是，第一布线层112和第二布线层114被嵌入在层间介质层105中。
图11中所示的MIM电容器与图9中所示的类似，除了在构图第一布线层112和第二布线层114后不执行CMP而形成层间介质层115。
图12和13是用于形成根据图3的示意图的MIM电容器的进一步示例布局。这些布局图与图4和图8的布局的不同之处是：接触孔C/H1’和C/H2’的图形包括多个分离图形。
图14是根据本发明另一实施例的MIM电容器200的等效电路示意图。MIM电容器200包括在Mn层次中形成的下电极和在Mn+1层次中形成的上电极。通过在比下电极的层次低的Mn-1层次中形成的布线层，对上电极施加第一电压V1。通过在Mx层次(此处x＞n+1)中形成的布线层对下电极施加第二电压V2。
可使用如图15和图16中所示的示例布局图的布局具体实施根据本发明实施例的MIM电容器200。附图标记212、220、和240分别代表第一布线层图形、下电极图形、和上电极图形。对布线层图形212施加第一参考电压V1。附图标记C/H1和C/H3分别代表用于暴露第一布线层212的接触孔图形和用于暴露下电极220的接触孔图形。图16的布局图形使MIM电容器的有效面积最大化。在图16中，下电极图形220具有沿一边缘的突起和在突起中设置的接触孔图形C/H3。如图12和图13中描述的，可用多个分离图形替代接触孔图形C/H2和C/H3。
图17到19中显示了使用图15或图16所示的布局形成的具有不同结构的MIM电容器的横截面。
参考图17，MIM电容器的结构是：在下电极220上叠置排列上电极240，和将介质层230安置在上电极240和下电极220之间。通过暴露第一布线层212顶面的接触孔C/H1，上电极240接触被施加第一电压V1的第一布线层212。上电极240由在Mn+1层次中的导电层形成，第一布线层212由在Mn- 1层次中的导电层形成，下电极220由在Mn层次中的导电层形成。通过填充接触孔C/H3的接触塞C/P_220，下电极220接触被施加第二电压V2的、在Mx(这里，x＞n+1)层次中的第二布线层(未示出)。在上层间介质层255和250以及介质层230中形成接触孔C/H3，以便暴露下电极220的顶面。根据本发明的实施例，即使下电极220经由接触塞C/P_220连接到第二布线层，也可形成具有最薄介质层的MIM电容器。
图18表示一种MIM电容器结构，其中在通过执行CMP被平面化的层间介质层205中嵌入第一布线层212。图19示出另一种MIM电容器的结构，其中在于下层间介质层202上形成第一布线层212后，通过形成另一层间介质层215使第一布线层212与下电极220绝缘。在图19中描述的MIM电容器中，不执行CMP工艺。
图20是根据本发明又一实施例的MIM电容器300的等效电路图。MIM电容器300包括在Mn层次中形成的下电极和在Mn+1层次中形成的上电极。通过在与下电极相同的层次(Mn)中形成的布线层，对上电极施加第一电压V1。通过在Mx(这里，x＞n+1)层次中形成的布线层，对Mn层次的下电极施加第二电压V2。可以使用如图21或图22所示的实施例布局的布局来实施根据本实施例的MIM电容器300。在图21中，附图标记320、322和340分别代表下电极图形、被施加第一电压V1的第一布线层图形、和上电极图形。附图标记C/H1和C/H3分别代表暴露第一布线层322的接触孔图形和暴露下电极的接触孔。图22是用于形成MIM电容器的一种实例布局图，以使MIM电容器的有效面积更加最大化。图22中所示的布局与图21中所示的相同，除了下电极图形320具有沿一边的突起和在突起中设置的接触孔图形C/H3。如图12和13中所描述，可使用几个分离图形形成接触孔图形C/H1和C/H3。
使用图21或图22中所示布局而实施的MIM电容器的剖面可以具有不同的结构，如图23到25所示，其是沿图21和图22中线D-D’的MIM电容器的剖面图。
参考图23，上电极340叠置排列在下电极320上，在上电极340和下电极320之间安置介质层330。通过形成于介质层330中以暴露第一布线层322的接触孔C/H1，上电极340接触被施加第一电压V1的第一布线层322。上电极340由在Mn+1层次中的导电层形成，和第一布线层322由Mn层次中的导电层形成，下电极320由Mn层次的导电层形成。形成接触塞C/P_320以填充接触孔C/H3，该接触孔C/H3形成于层间介质层355和350中且穿过介质层330以暴露下电极320的顶面。下电极320连接到在Mx(这里，x＞n+1)层次中的第二布线层(未示出)。通过形成于接触孔C/H3中的接触塞C/P_320，对下电极320施加第二电压V2。
考虑到最小化台阶差异，优选地，下电极320和第一布线层322的顶面处于同一水平。在图23中，下电极320和第一布线层322是镶嵌布线层，其形成过程是：在形成于介质层305中的沟槽Tb和T2中淀积导电层，并使用CMP平面化该导电层。镶嵌布线层包括在每个沟槽Tb和T2的内壁及底部形成的阻挡金属层310和填充沟槽Tb和T2形成的平面化导电层311。在第一布线层322与其它布线层之间的连接和用于制备在比Mn+1层次高的层次中的布线层的工艺可根据应用变化。
图24中所示的MIM电容器与图23中所示的MIM电容器相同，除了将下电极320和第一布线层322定位在下层间介质层302上并嵌入通过执行CMP被平面化的层间介质层305中。
参考图25，在下层间介质层302上薄薄地形成下电极320和第一布线层322。因此，在制造MIM电容器时，如果只使用介质层330可使下电极320和第一布线层322电绝缘，则可以不执行CMP工艺。
接下来，将参考图26到图29，描述使用图4所示布局制备在图5中显示的MIM电容器的示例方法。
参考图26，在位于衬底(未示出)上的层间介质层105中形成沟槽T1和T2。在形成于介质层105中的第一和第二沟槽T1和T2的内壁和底部形成阻挡层110。阻挡层110可由过渡金属层、过渡金属合金层、或过渡金属化合物层、或它们的任何结合形成。例如，阻挡层110可由Ta层、TaN层、TaSiN层、TiN层、TiSiN层、WN层、WSiN层形成。引入阻挡层110是为了阻止填充第一沟槽T1和第二沟槽T2的金属层的金属原子扩散到层间介质层105中。接下来，导电层111，例如，金属层，形成于阻挡层110上以完全填充第一沟槽T1和第二沟槽T2。
导电层111可由任何一种适合镶嵌工艺的低电阻材料形成。例如，导电层111可由铜(Cu)层形成。具体地，在形成于第一和第二沟槽T1和T2的内壁和底部处的阻挡层110上形成铜籽晶层。接下来，由铜层构成的导电层111通过电镀形成于铜籽晶层上以完全填充沟槽T1和T2。
其后，如图27所示，使用CMP平面化导电层111和阻挡层110，直到暴露层间介质层105的顶面。平面化的结果是，没有台阶差异地形成在Mn- 1层次的布线层，即，第一布线层112和第二布线层114。
接下来，在Mn层次的导电层被淀积在衬底的整个表面上并用常规光刻工艺被构图，使得下电极120直接接触第二布线层114。下电极120可由金属层、金属化合物层、或它们的组合形成，例如，下电极120可由Al层、Ta层、TaN层、TaSiN层、TiN层、TiSiN层、WN层、WSiN层或它们的任意组合构成。可选地，下电极120可由下列情况形成：Ta层和Cu层的双层，TaN层和Cu层的双层，Ta层、TaN层和Cu层的三层，或TiN层、AlCu层、和TiN层的三层，等等。
接下来，如图28所示，介质层130被形成其上形成有下电极120的整个衬底表面上并被构图，以形成用于暴露第一布线层112的接触孔C/H1。介质层130可由任何材料形成，只要该材料的介电常数足够高以提高最后的MIM电容器的容量。例如，介质层130可由SiO2层、SixNy层、SixCy层、SixOyNz层、SixOyCz层、AlxOy层、HfxOy层、或者TaxOy层形成。如果下电极120由铜基材料形成，介质层130优选由SixNy层、SixCy层、SixNy层和氧化物层的双层、或SixCy层和氧化物层的双层形成。例如，介质层130可由SixNy层和SixOyCz层的双层、SixNy层和TEOS层的双层、SixNy层和PEOX层的双层、SixCy层和SixOyCz层的双层、SixCy层和TEOS层的双层、或者SixCy层和PEOX层的双层形成。通过将介质层130形成为SixNy层和氧化物层的双层或SixCy层和氧化物层的双层，可以增强电容器的漏电流特性。其后，Mn+1层次的导电层被淀积在衬底的整个表面上并使用常规光刻工艺被构图，由此形成上电极140，以通过接触孔C/H1接触第一布线层112。这里，上电极140可由与下电极120相同的导电层形成。
接下来，如图29所示，顺次形成盖帽层150和层间介质层155以保护上电极140。盖帽层150和层间介质层155可由TEOS层、PEOX层、SixOyCz层、SixOyFz层、或SixNy层形成。在第一和第二布线层112和114与其它布线层之间的连接以及制备高于Mn+1层次的布线层的工艺可根据应用变化。
图30和31是说明使用图4所示布局制备图6所示的MIM电容器方法一部分的剖面视图。
如图30所示，在Mn-1层次中的导电层被形成在下层间介质层102上并使用常规光刻被构图，因此形成第一布线层112和第二布线层114。以预定厚度形成层间介质层105，以使第一布线层112和第二布线层114彼此绝缘。
如图31所示，在层间介质层105上执行CMP工艺，以使其与第一布线层112和第二布线层114的顶面处于同一水平。CMP工艺的结果是，第一布线层112和第二布线层114电绝缘并被平面化。后续工艺与上面参考图27到图29描述的对应工艺相同或相似。
接下来，将参考图32，描述制备根据本发明第三实施例的、图25所示的部分MIM电容器的方法。
在Mn层次中的导电层被形成在下层间介质层302上并用常规光刻工艺被构图，从而形成下电极320和第一布线层322。接下来，淀积介质层330并构图，从而形成暴露第一布线层322的接触孔C/H1。后续工艺可使用本领域公知的方法执行，从而形成具有图25所示的剖面的MIM电容器。
本领域技术人员可知，这里描述的MIM电容器可通过不同变形来实现。因此，尽管这里具体说明和描述了各种实施例，可理解为在不脱离本发明的精神和范围内，上面的教导和附加的权利要求涵盖本发明的各种更动和润饰。

Claims (51)

1.一种形成于半导体衬底上的电容器，所述电容器包括：
第一金属层的第一电极；
第二金属层的第二电极，其比该第一金属层更接近该衬底；
介于该第一电极和该第二电极之间的介质材料；和
连接至该第一电极的下表面的布线。
2.根据权利要求1的电容器，其中该布线由比该第二金属层更接近该衬底的第三金属层形成。
3.根据权利要求1的电容器，其中该布线由该第二金属层形成。
4.根据权利要求1的电容器，其中该布线通过接触孔连接于该第一电极。
5.根据权利要求4的电容器，其中该接触孔包括多个分离接触孔。
6.根据权利要求1的电容器，其中该布线具有平面化的顶面。
7.根据权利要求6的电容器，其中该布线包括镶嵌层。
8.一种金属-绝缘体-金属电容器，包括：
形成于第一金属层中的布线层，该布线层包括第一电极接触线；
形成于第二金属层中的下电极；
形成于第三金属层中的上电极，该上电极置于该下电极上方；
介质层，分隔该下电极和该上电极；和
接点，形成于该第一电极接触线和该上电极的下表面之间。
9.根据权利要求8的电容器，其中该上电极通过该介质层中的接触孔连接于该第一电极接触线。
10.根据权利要求9的电容器，其中该接触孔包括多个分离孔。
11.根据权利要求8的电容器，其中该布线层包括第二电极接触线，和其中该第二电极接触线连接于该下电极的下表面。
12.根据权利要求11的电容器，其中该下电极的下表面的一部分直接接触该第二电极接触线的上表面并且不通过接触孔。
13.根据权利要求11的电容器，其中，该下电极通过在绝缘层中的接触孔连接于该第二电极接触线。
14.根据权利要求11的电容器，其中该第一和第二电极接触线均具有平面化的顶面。
15.根据权利要求14的电容器，其中该第一和第二电极接触线通过镶嵌工艺被平面化。
16.根据权利要求14的电容器，其中通过在层间介质层上执行CMP工艺来平面化该第一和第二电极接触线。
17.根据权利要求11的电容器，其中在除了平面化外的工艺中形成该第一和第二电极接触线的顶表面。
18.根据权利要求8的电容器，还包括位于该下电极的顶表面上的第二接点。
19.根据权利要求18的电容器，其中该第二接点延伸得比所述第三金属层更远离所述衬底。
20.一种金属-绝缘体-金属电容器，包括；
第一金属层，包括下电极和电极接触线；
形成于第二金属层中的上电极，该上电极置于该下电极上方；
介质层，分隔该下电极和该上电极；和
接点，形成于该电极接触线和该上电极的下表面之间。
21.根据权利要求20的电容器，其中该上电极通过该介质层中的接触孔连接于该电极接触线。
22.根据权利要求21的电容器，其中该接触孔包括多个分离孔。
23.根据权利要求20的电容器，还包括位于该下电极的顶表面上的第二接点。
24.根据权利要求23的电容器，其中该第二接点延伸得比该第二金属层更远离所述衬底。
25.根据权利要求20的电容器，其中该下电极和该电极接触线均具有平面化的顶面。
26.根据权利要求25的电容器，其中该下电极和该电极接触线通过镶嵌工艺被平面化。
27.根据权利要求25的电容器，其中通过在层间介质层上执行CMP工艺来平面化该下电极和该电极接触线。
28.根据权利要求20的电容器，其中在除了平面化外的工艺中形成该下电极和该电极接触线。
29.一种用于在半导体工艺中形成金属-绝缘体-金属电容器的方法，该方法包括：
在半导体衬底上形成绝缘层；
形成第一连接布线和第二连接布线；
在该绝缘层上形成下电极并置于该第一连接布线上方；
在该下电极上方形成介质层；
形成设置于该下电极上方的上电极；和
形成从该第二连接布线到该上电极的下表面的接点。
30.根据权利要求29的方法，其中形成该第一连接布线和该第二连接布线包括：
在该绝缘层中形成第一和第二沟槽；
在该第一沟槽和第二沟槽中形成金属层；和
平面化该金属层，以在该第一沟槽中形成第一连接布线和在该第二沟槽中形成第二连接布线。
31.根据权利要求30的方法，还包括在所述于该第一和第二沟槽中形成该金属层之前在该第一和第二沟槽中形成阻挡层。
32.根据权利要求31的方法，其中所述形成阻挡层包括形成主要由过渡金属、过渡金属合金、过渡金属化合物、和它们的任意结合构成的组中选出的材料制成的层。
33.根据权利要求30的方法，其中形成该金属层包括形成铜层。
34.根据权利要求29的方法，其中形成该第一和第二连接布线包括：
在该绝缘层上形成导电层；
构图该导电层以形成第一连接布线和第二连接布线；
在该第一连接布线和该第二连接布线上淀积层间介质层；和
平面化该第一和第二连接布线以及该层间介质层。
35.根据权利要求34的方法，其中平面化该第一和第二连接布线以及该层间介质层包括执行CMP工艺。
36.根据权利要求29的方法，其中形成该第一和第二连接布线包括：
在该绝缘层上形成导电层；和
构图该导电层以形成第一连接布线和第二连接布线。
37.一种用于在半导体工艺中形成金属-绝缘体-金属电容器的方法，该方法包括：
在半导体衬底上形成绝缘层；
形成第一布线连接和第二布线连接；
在该第一布线连接和该第二布线连接上形成第一层间介质层；
在该第一层间介质层中形成第一接触孔以暴露该第一布线连接；
在该第一层间介质层上和该第一接触孔中形成下电极以接触该第一布线连接；
在该下电极上形成介质层；
在该介质层中和在该第一层间介质层中形成第二接触孔以接触该第二布线连接；和
形成设置于该下电极上方和该第二接触孔中的上电极以接触该第二布线连接。
38.根据权利要求37的方法，其中形成该第一和第二布线连接包括：
在该绝缘层中形成第一和第二沟槽；
在该第一沟槽和该第二沟槽中形成导电层；和
平面化该导电层，以在该第一沟槽中形成第一布线连接和在该第二沟槽中形成第二布线连接。
39.根据权利要求37的方法，其中形成该第一和第二布线连接包括：
在该绝缘层上形成导电层；
构图该导电层以形成第一布线连接和第二布线连接；
在该第一和第二布线连接上淀积层间介质层；和
平面化该第一和第二布线连接以及该层间介质层。
40.根据权利要求37的方法，其中形成该第一和第二布线连接包括：
在该绝缘层上形成导电层；和
构图该导电层以形成第一布线连接和第二布线连接。
41.根据权利要求37的方法，其中形成该第一接触孔包括形成多个分离接触孔。
42.根据权利要求37的方法，其中形成该第二接触孔包括形成第二多个分离接触孔。
43.一种用于在半导体工艺中形成金属-绝缘体-金属电容器的方法，该方法包括：
在半导体衬底上形成绝缘层；
形成第一布线连接和下电极；
在该第一布线连接和该下电极上形成介质层；
在该介质层中形成第一接触孔并设置在该第一布线连接上方；
形成设置于该介质层上方且位于该第一接触孔中的上电极以接触该第一布线连接；
形成设置于该上电极、该介质层、和该下电极上方的层间介质层；
在该层间介质层和该介质层中形成第二接触孔以暴露该下电极；和
在该第二接触孔中形成接触塞并将其构造成接触该下电极的顶表面。
44.根据权利要求43的方法，其中所述形成第一布线连接和下电极包括：
在该绝缘层中形成第一和第二沟槽；
在该第一沟槽和该第二沟槽中形成导电层；和
平面化该导电层，以在该第一沟槽中形成第一布线连接和在该第二沟槽中形成下电极。
45.根据权利要求43的方法，其中所述形成第一布线连接和下电极包括：
在该绝缘层上形成导电层；
构图该导电层以形成第一布线连接和下电极；
在该第一布线连接和该下电极上淀积层间介质层；和
平面化该第一布线连接、该下电极、和该层间介质层。
46.根据权利要求43的方法，其中所述形成第一布线连接和下电极包括：
在该绝缘层上形成导电层；和
构图该导电层以形成第一布线连接和下电极。
47.一种用于在半导体工艺中和在其上形成有绝缘层的半导体衬底上形成金属-绝缘体-金属电容器的方法，该方法包括：
在该绝缘层上形成连接线；
在该绝缘层上形成下电极；
形成设置于该下电极上的电容器介质层；
形成设置于该电容器介质层上的上电极；和
将该连接线连接到该上电极的下表面。
48.根据权利要求47的方法，其中所述形成连接线包括：
在该绝缘层中形成第一和第二沟槽；
在该第一和第二沟槽中形成阻挡层；
在该阻挡层上形成金属层；和
平面化该金属层。
49.根据权利要求48的方法，其中形成金属层包括电镀该阻挡层。
50.根据权利要求48的方法，其中形成阻挡层包括形成包含钛的层。
51.根据权利要求47的方法，其中形成连接线包括：
在该绝缘层上形成金属层；
构图该金属层以形成连接线；
在该连接线上形成第二绝缘层；和
通过化学机械抛光工艺平面化该金属层和该第二绝缘层。
CNB2003101181097A 2002-10-17 2003-10-17 电容器及其形成方法 Expired - Lifetime CN100570873C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR63477/02 2002-10-17
KR20020063477 2002-10-17
KR63477/2002 2002-10-17
US10/678,531 US7154162B2 (en) 2002-10-17 2003-10-03 Integrated circuit capacitor structure
US10/678,531 2003-10-03

Publications (2)

Publication Number Publication Date
CN1507055A true CN1507055A (zh) 2004-06-23
CN100570873C CN100570873C (zh) 2009-12-16

Family

ID=32089719

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101181097A Expired - Lifetime CN100570873C (zh) 2002-10-17 2003-10-17 电容器及其形成方法

Country Status (6)

Country Link
US (2) US7154162B2 (zh)
JP (2) JP2004335993A (zh)
KR (1) KR100480641B1 (zh)
CN (1) CN100570873C (zh)
DE (1) DE10348902B4 (zh)
TW (1) TWI236097B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019128911A1 (zh) * 2017-12-27 2019-07-04 华为技术有限公司 一种芯片以及电子设备

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228807B (en) * 2003-07-01 2005-03-01 Advanced Semiconductor Eng Wafer level passive component
JP3998658B2 (ja) * 2004-04-28 2007-10-31 富士通メディアデバイス株式会社 弾性波デバイスおよびパッケージ基板
JP4549889B2 (ja) * 2004-05-24 2010-09-22 三星モバイルディスプレイ株式會社 キャパシタ及びこれを利用する発光表示装置
US7301752B2 (en) * 2004-06-04 2007-11-27 International Business Machines Corporation Formation of metal-insulator-metal capacitor simultaneously with aluminum metal wiring level using a hardmask
JP2006086155A (ja) * 2004-09-14 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100679827B1 (ko) * 2004-12-22 2007-02-06 동부일렉트로닉스 주식회사 금속-절연체-금속 커패시터의 제조 방법
JP5038612B2 (ja) 2005-09-29 2012-10-03 富士通セミコンダクター株式会社 半導体装置
US7511939B2 (en) * 2006-08-24 2009-03-31 Analog Devices, Inc. Layered capacitor architecture and fabrication method
KR101187659B1 (ko) * 2007-03-20 2012-10-05 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2010103140A (ja) * 2008-10-21 2010-05-06 Seiko Epson Corp 容量素子及びその製造方法、並びに電気光学装置
JP2011228462A (ja) * 2010-04-19 2011-11-10 Taiyo Yuden Co Ltd 薄膜キャパシタ
CN102420230B (zh) * 2011-07-12 2013-06-05 上海华力微电子有限公司 Mos电容器的结构的制作方法
US8809149B2 (en) * 2012-12-12 2014-08-19 Globalfoundries Inc. High density serial capacitor device and methods of making such a capacitor device
MY193320A (en) * 2014-09-26 2022-10-04 Intel Corp Integrated circuit die having backside passive components and methods associated therewith
US9666661B2 (en) * 2015-09-08 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Coplanar metal-insulator-metal capacitive structure
CN208173340U (zh) 2015-10-30 2018-11-30 株式会社村田制作所 Lc复合器件以及处理器
KR20220159521A (ko) 2021-05-25 2022-12-05 삼성전자주식회사 금속-절연체-금속 커패시터
US11908888B2 (en) * 2021-09-23 2024-02-20 International Business Machines Corporation Metal-insulator-metal capacitor structure supporting different voltage applications

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239970A (ja) * 1987-03-27 1988-10-05 Nec Corp 半導体装置
JPH01100961A (ja) * 1987-10-14 1989-04-19 Seiko Epson Corp 容量素子
JPH0434950A (ja) * 1990-05-30 1992-02-05 Nec Corp 半導体集積回路装置
US5208726A (en) * 1992-04-03 1993-05-04 Teledyne Monolithic Microwave Metal-insulator-metal (MIM) capacitor-around-via structure for a monolithic microwave integrated circuit (MMIC) and method of manufacturing same
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
KR100277314B1 (ko) * 1996-11-08 2001-01-15 모기 쥰이찌 박막콘덴서 및 이를탑재한반도체장치
US5879985A (en) * 1997-03-26 1999-03-09 International Business Machines Corporation Crown capacitor using a tapered etch of a damascene lower electrode
US6064108A (en) * 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
US6034411A (en) * 1997-10-29 2000-03-07 Intersil Corporation Inverted thin film resistor
JP3129284B2 (ja) * 1998-05-08 2001-01-29 日本電気株式会社 半導集積回路装置の製造方法
JPH11354726A (ja) * 1998-06-05 1999-12-24 Fujitsu Ltd 半導体装置の製造方法
US6146939A (en) * 1998-09-18 2000-11-14 Tritech Microelectronics, Ltd. Metal-polycrystalline silicon-N-well multiple layered capacitor
US6180976B1 (en) * 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
TW454330B (en) * 1999-05-26 2001-09-11 Matsushita Electronics Corp Semiconductor apparatus and its manufacturing method
JP2000340744A (ja) * 1999-05-28 2000-12-08 Sony Corp キャパシタおよびその製造方法
KR20010003343A (ko) * 1999-06-22 2001-01-15 김영환 반도체 장치의 ｍｉｍ형 아날로그 커패시터 제조방법
JP2001144090A (ja) * 1999-11-11 2001-05-25 Nec Corp 半導体装置の製造方法
JP3967544B2 (ja) * 1999-12-14 2007-08-29 株式会社東芝 Ｍｉｍキャパシタ
US6498364B1 (en) 2000-01-21 2002-12-24 Agere Systems Inc. Capacitor for integration with copper damascene processes
JP2002064184A (ja) * 2000-06-09 2002-02-28 Oki Electric Ind Co Ltd コンデンサ部を備えた半導体装置の製造方法
JP3843708B2 (ja) * 2000-07-14 2006-11-08 日本電気株式会社 半導体装置およびその製造方法ならびに薄膜コンデンサ
US6617208B2 (en) 2000-08-18 2003-09-09 Texas Instruments Incorporated High capacitance damascene capacitors
US6838717B1 (en) * 2000-08-31 2005-01-04 Agere Systems Inc. Stacked structure for parallel capacitors and method of fabrication
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
JP2002176144A (ja) * 2000-12-08 2002-06-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20020055887A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 금속 배선 및 커패시터 제조 방법
JP2002280451A (ja) * 2001-03-19 2002-09-27 Nippon Telegr & Teleph Corp <Ntt> 多層配線形成方法
US6710425B2 (en) * 2001-04-26 2004-03-23 Zeevo, Inc. Structure to increase density of MIM capacitors between adjacent metal layers in an integrated circuit
US6391713B1 (en) * 2001-05-14 2002-05-21 Silicon Integrated Systems Corp. Method for forming a dual damascene structure having capacitors
US6534374B2 (en) * 2001-06-07 2003-03-18 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process
JP3746979B2 (ja) * 2001-10-03 2006-02-22 富士通株式会社 半導体装置及びその製造方法
DE10159466A1 (de) * 2001-12-04 2003-06-12 Koninkl Philips Electronics Nv Anordnung mit Kondensator
US6812088B1 (en) * 2002-06-11 2004-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for making a new metal-insulator-metal (MIM) capacitor structure in copper-CMOS circuits using a pad protect layer
US6784478B2 (en) * 2002-09-30 2004-08-31 Agere Systems Inc. Junction capacitor structure and fabrication method therefor in a dual damascene process
US20050063135A1 (en) * 2003-09-18 2005-03-24 Borland William J. High tolerance embedded capacitors
JP2004228188A (ja) * 2003-01-21 2004-08-12 Renesas Technology Corp 半導体装置
US6800923B1 (en) * 2003-04-25 2004-10-05 Oki Electric Industry Co., Ltd. Multilayer analog interconnecting line layout for a mixed-signal integrated circuit
JP2006086155A (ja) * 2004-09-14 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019128911A1 (zh) * 2017-12-27 2019-07-04 华为技术有限公司 一种芯片以及电子设备
CN109979919A (zh) * 2017-12-27 2019-07-05 华为技术有限公司 一种芯片以及电子设备

Also Published As

Publication number Publication date
JP2011139092A (ja) 2011-07-14
KR100480641B1 (ko) 2005-03-31
TW200414427A (en) 2004-08-01
TWI236097B (en) 2005-07-11
JP2004335993A (ja) 2004-11-25
DE10348902A1 (de) 2004-06-03
KR20040034318A (ko) 2004-04-28
US7154162B2 (en) 2006-12-26
CN100570873C (zh) 2009-12-16
DE10348902B4 (de) 2010-08-05
US20070072319A1 (en) 2007-03-29
US20040075131A1 (en) 2004-04-22
JP5568494B2 (ja) 2014-08-06

Similar Documents

Publication Publication Date Title
CN2796102Y (zh) 金属/绝缘体/金属电容结构的半导体装置
CN1507055A (zh) 集成电路电容器
CN1199264C (zh) 内插器及其制造方法
US6646323B2 (en) Zero mask high density metal/insulator/metal capacitor
JP3778487B2 (ja) 金属キャパシタの形成方法
US8053865B2 (en) MOM capacitors integrated with air-gaps
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
US10141394B2 (en) Integrated circuit comprising a metal-insulator-metal capacitor and fabrication method thereof
CN1181549C (zh) 半导体器件及其制造方法
US6338999B1 (en) Method for forming metal capacitors with a damascene process
US6492226B1 (en) Method for forming a metal capacitor in a damascene process
KR100815969B1 (ko) 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법
US6387750B1 (en) Method of forming MIM capacitor
CN100536109C (zh) 用铜制造高电容量电容器的方法及其结构
US6825080B1 (en) Method for forming a MIM capacitor
US6838352B1 (en) Damascene trench capacitor for mixed-signal/RF IC applications
US10475878B2 (en) BEOL capacitor through airgap metallization
US9343237B2 (en) Vertical metal insulator metal capacitor
CN101378057B (zh) 金属-绝缘体-金属电容器及其制造方法
KR100881488B1 (ko) Ｍｉｍ 캐패시터를 갖는 반도체 소자 및 그의 제조방법
CN1825567A (zh) 记忆晶胞电容与逻辑元件的整合制造方法及其结构
JP2004040109A (ja) 高誘電率および低誘電率の物質の両方を同じ誘電体領域上に形成する方法およびこれらの物質の混合モード回路への適用方法
US6504205B1 (en) Metal capacitors with damascene structures
US20070184610A1 (en) Integrated circuit capacitor structure
US20060089001A1 (en) Localized use of high-K dielectric for high performance capacitor structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20091216