JP2004335993A - 集積回路キャパシタ構造 - Google Patents

集積回路キャパシタ構造 Download PDF

Info

Publication number
JP2004335993A
JP2004335993A JP2003356861A JP2003356861A JP2004335993A JP 2004335993 A JP2004335993 A JP 2004335993A JP 2003356861 A JP2003356861 A JP 2003356861A JP 2003356861 A JP2003356861 A JP 2003356861A JP 2004335993 A JP2004335993 A JP 2004335993A
Authority
JP
Japan
Prior art keywords
forming
wiring
electrode
lower electrode
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003356861A
Other languages
English (en)
Inventor
Jeong-Hoon Ahn
正勳 安
Kyung-Tae Lee
京泰 李
Mu-Kyeng Jung
武京 鄭
Yong-Jun Lee
庸俊 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004335993A publication Critical patent/JP2004335993A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】金属-絶縁体-金属キャパシタを提供する。
【解決手段】下部電極及び上、下部電極間に介在された誘電体膜を含むキャパシタ。上部電極には第１電圧が印加され、下部電極には第１電圧と異なる第２電圧とが印加される。上部電極に第１電圧を印加するための配線は下部電極の下部レベルまたは同一レベルの配線である。
【選択図】図３

Description

本発明は、集積回路キャパシタに係り、特に金属−絶縁体−金属（以下、ＭＩＭ）キャパシタに関する。このような構造は、特にＤＲＡＭ及びＤＲＡＭ及びロジックが融合された素子を含むロジック、アナログ、またはこれらの融合回路に適用するのに長所がある。
キャパシタはその接合構造によって、ＭＯＳ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｉｌｉｃｏｎ）キャパシタ、ｐｎ接合キャパシタ、ポリシリコン（ＰＩＰ）−絶縁体−ＰＩＰキャパシタ、ＭＩＭキャパシタなどに区分される。この中でＭＩＭキャパシタを除外した残りのキャパシタは少なくとも１つの電極物質として単結晶シリコンか多結晶シリコンを使用する。しかし、単結晶シリコンまたは多結晶シリコンはその物質特性によってキャパシタ電極の抵抗を減少させるのに限界を示している。また、単結晶シリコンまたは多結晶シリコン電極にバイアス電圧を印加した場合には空乏領域が発生し、電圧が不安定になってキャパシタンス値が一定に維持されない。
このように変化するキャパシタンス問題を解決するためにバイアス電圧または温度に依存しないＭＩＭキャパシタを使用する方法が提案されてきた。ＭＩＭキャパシタは他のキャパシタ型に比べて低い電圧計数ＶＣＣと低い温度計数ＴＣＣとを有する。ＶＣＣは電圧の変化によるキャパシタンスの変化を示し、ＴＣＣは温度の変化によるキャパシタンスの変化を示す。低いＶＣＣ及びＴＣＣを有しているので、ＭＩＭキャパシタはアナログ製品に特に有用である。最近には、ＭＩＭキャパシタが混合モード信号応用製品及びシステムオンチップ（ＳＯＣ）応用製品に適用されている。例えば、有無線通信のアナログまたは混合モード信号応用に適用されるアナログキャパシタまたはフィルタ、メインプロセスユニットボードのディカップリングキャパシタ、高周波回路のＲＦキャパシタ、組込みＤＲＡＭなどにＭＩＭキャパシタが適用されている。
ところが、従来のＭＩＭキャパシタは構造的な制約によって製造工程時、様々な問題点を露出している。今まで知られたＭＩＭキャパシタの断面図が図１（非参考文献１参考）及び図２（非参考文献２）に図示されている。
図１及び図２で１０及び１２はＭＩＭキャパシタを、２０は下部電極を、３０は誘電体膜を、４０は上部電極を、５０はキャッピング膜を、Ｃ／Ｐ＿２０は下部電極コンタクトプラグを、Ｃ／Ｐ＿４０は上部電極コンタクトプラグを、Ｃ／Ｈはコンタクトホールを、Ｄ／Ｄ＿２０は下部電極と接触するデュアルダマシン配線を、Ｄ／Ｄ＿４０は上部電極と接触するデュアルダマシン配線を、Ｄ／Ｒはダマシン領域をそれぞれ示す。残りの参照符号で示されていない部分は層間絶縁膜を示す。
図１のＭＩＭキャパシタ１０の場合には上部電極４０に所定電圧を印加するための配線（図示せず）と上部電極４０とが上部電極コンタクトプラグＣ／Ｐ＿４０によって電気的に連結される。下部電極コンタクトプラグＣ／Ｐ＿２０及び上部電極コンタクトプラグＣ／Ｐ＿４０は高いアスペクト比を有するが、深さの相異なるそれぞれのコンタクトホールＣ／Ｈ内に形成される。特に、下部電極コンタクトプラグＣ／Ｐ＿２０が下部電極２０と接触するので、下部電極コンタクトプラグＣ／Ｐ＿２０用コンタクトホールＣ／Ｈが上部電極コンタクトプラグＣ／Ｐ＿４０用コンタクトホールＣ／Ｈより深い。コンタクトホールＣ／Ｈを形成する時、エッチング終了点を上部電極４０の上面に正確に調節し難くて上部電極４０を所定厚さ以上に形成すべきである。しかし、上部電極４０が厚くなれば、上部電極４０をパターニングするためのエッチング工程時に下部の誘電体膜３０が過度にエッチング工程に露出されて酷い場合には、誘電体膜３０がエッチングされて下部電極２０が現れてしまう。したがって、誘電体膜３０が過度なエッチングに耐えられる一定厚さ以上に形成されねばならないのでキャパシタンスの減少を誘発する。
図２のＭＩＭキャパシタ１２の場合にも下部デュアルダマシン配線Ｄ／Ｄ＿２０と上部デュアルダマシン配線Ｄ／Ｄ＿４０とがそれぞれ下部電極２０と上部電極４０とに電気的に連結される。これらは高いアスペクト比を有するが、深さの相異なるそれぞれのダマシン領域Ｄ／Ｒに形成される。デュアルダマシン領域Ｄ／Ｒの形成のためのエッチング工程の十分なマージンを確保するために、上部電極４０及び誘電体膜３０を厚くせねばならず、これは全体キャパシタ１２のキャパシタンスの減少を伴う。
また、高いアスペクト比を有するコンタクトホールＣ／Ｈ及びダマシン領域Ｄ／Ｒ形成時に発生するポリマーのようなエッチング残留物などによる接触不良も発生する確率が高い。すなわち、従来のＭＩＭキャパシタ構造は製造工程時に多くの制約が従い、その結果、高キャパシタンスのキャパシタを具現するのに限界がある。
本発明の実施例はこのような従来技術の制約を解決するためのものである。
Ｒ. Ｌｉｕ ｅｔ ａｌ., Ｐｒｏｃ. ＩＩＴＣ, １１１（２０００年） Ｍ. Ａｒｍａｃｏｓｔ ｅｔ ａｌ., Ｐｒｏｃ. ＩＥＤＭ, １５７（２０００年）
本発明が解決しようとする技術的課題は、高キャパシタンスのＭＩＭキャパシタを提供することである。
本発明が解決しようとする他の技術的課題は、前記高キャパシタンスのＭＩＭキャパシタを製造する方法を提供することである。
前記技術的課題を達成するための本発明によるＭＩＭキャパシタは、上、下部電極及び上、下部電極間に介在された誘電体膜を含む。上部電極には第１電圧が印加され、下部電極には第１電圧と異なる第２電圧が印加される。上部電極に第１電圧を印加するための配線は下部電極の下部レベルまたは同一レベルの配線である。
その他の実施例の具体的な事項は詳細なる説明及び図面に含まれている。
本発明のＭＩＭキャパシタは上部電極に所定電圧を印加するための配線が下部電極の下部レベルまたは同一レベルの配線である。したがって、上部電極に所定電圧を印加するための配線を上部電極と接触させるためのコンタクトホールが上部電極上に形成されることではなく、上部電極の形成前に形成される。したがって、過度なエッチングに耐えるために上部電極及び誘電体膜が厚くなる従来の問題点が根本的に発生しない。したがって、誘電体膜の厚さを誘電体膜の信頼性が認められる限度内で最小化できる。したがって、高キャパシタンスのＭＩＭキャパシタが具現できる。また、上部電極と配線とを接触させるためのコンタクトホールの低いアスペクト比で形成されるので、従来の高アスペクト比のコンタクトホールまたはダマシン領域の形成時に発生した問題点が最小化される。
以下、図面を参照して本発明によるＭＩＭキャパシタ及びその製造方法に関する実施例を説明する。しかし、本発明は以下で開示される実施例に限定されることではなく相異なる多様な形態に具現されることであり、単に本実施例は本発明の開示を完全にし、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は特許請求の範囲によって定義されるだけである。図面で各層及び物質の模様及び厚さは説明の便宜のために誇張または概略されたものである。明細書全体にかけて同一符号は同一部材を指す。
図３は、本発明の第１実施例によるＭＩＭキャパシタ１００の等価回路図である。ＭＩＭキャパシタ１００はＭｎレベルの下部電極とＭｎ＋１レベルの上部電極とで構成される。Ｍｎ＋１レベルの上部電極にはＭｎレベルの下部電極より下部レベルであるＭｎ−１レベルの配線を通じて第１電圧Ｖ１が印加される。Ｍｎレベルの下部電極にもＭｎ−１レベルの配線を通じて第２電圧Ｖ２が印加される。本明細書でＭｎ−１ないしＭｎ＋１はｎ−１ないしｎ＋１番目（ｎは整数）の配線層のレベルを指し、各アプリケーションによってその配線層のレベルは変わり、本発明の上、下部電極及び配線が形成される位置も変わる。
図３の等価回路図に示された本発明の第１実施例によるＭＩＭキャパシタ１００は図４のような第１レイアウトを使用して具現できる。図４で、１１２は第１電圧Ｖ１が印加される第１配線パターンを、１１４は第２電圧Ｖ２が印加される第２配線パターンを、１２０は下部電極パターンを、１４０は上部電極パターンを、Ｃ／Ｈ１は第１配線を露出させるコンタクトホールパターンをそれぞれ示す。
図４の第１レイアウトを使用して具現したＭＩＭキャパシタの断面構造は第１レイアウトのＡ−Ａ’線に沿って切断した断面図である図５ないし図７のように多様な形態を有しうる。
図５を参照すれば、上部電極１４０は下部電極１２０と重なるように配置されており、下部及び上部電極１２０、１４０対の間に誘電体膜１３０が介在されてＭＩＭキャパシタを構成している。誘電体膜１３０内に形成されて第１配線１１２を露出させるコンタクトホールＣ／Ｈ１を通じて上部電極１４０が第１電圧Ｖ１が印加される第１配線１１２と接触する。本発明で形成されるコンタクトホールＣ／Ｈ１は上部電極下面と連結されるように上部電極１４０形成前に形成される。したがって、上部電極上面を露出させた従来のＭＩＭキャパシタ（図１及び図２参照）のコンタクトホールＣ／Ｈまたはダマシン領域Ｄ／Ｒとは概念的に完全に異なるものである。また、コンタクトホールＣ／Ｈ１が形成される誘電体膜１３０が薄いのでコンタクトホールＣ／Ｈ１のアスペクト比が小さい。したがって、従来の高いアスペクト比を有するコンタクトホールＣ／Ｈまたはダマシン領域Ｄ／Ｒの形成時に発生する諸問題点が発生する可能性が非常に少ない。
上部電極１４０はＭｎ＋１レベルの導電層で構成され、第１配線１１２はＭｎ−１レベルの導電層で構成される。また、下部電極１２０はＭｎレベルの導電層で構成され、第１配線１１２と同じＭｎ−１レベルの導電層で構成され、第２電圧Ｖ２が印加される第２配線１１４と直接接触する。
望ましくは、第１配線１１２及び第２配線１１４の上面は平坦化された平面であることが段差の最小化側面で望ましい。したがって、図５の断面図でのように第１配線１１２及び第２配線１１４は層間絶縁膜１０５内に形成されたトレンチＴ１、Ｔ２内に導電膜を蒸着した後、これを化学機械的研磨（ＣＭＰ）工程によって平坦化して層間絶縁膜１０５内に組み込まれたダマシン配線で構成される。ダマシン配線の具体的な製造方法は以下製造方法の実施例で詳細に説明する。ダマシン配線は円に示された一部拡大図のように配線領域が形成されるトレンチＴ１、Ｔ２の内壁及び底面に形成された障壁金属膜１１０及びトレンチＴ１、Ｔ２を埋め込む平坦化された導電膜１１１よりなる。
上部電極１４０は上部構造物（図示せず）との絶縁のために上部層間絶縁膜によって覆われてある。上部層間絶縁膜は上部電極１４０を保護するためのキャッピング膜１５０及び層間絶縁膜１５５で構成されるのが望ましい。
第１配線１１２及び第２配線１１４と他の配線層間の相互連結関係及びＭｎ＋１レベル以後の配線層の詳細なる内容は各アプリケーションによって特定される。
また、上部電極１４０と下部電極１２０とのサイズは各アプリケーションによって特定され、可能なキャパシタ電極の有効面積として作用する上部電極１４０と下部電極１２０との重畳面積が最大になるように特定される。
図６を参照すれば、導電膜をＣＭＰして第１配線１１２及び第２配線１１４を完成した図５の構造とは異なり、層間絶縁膜１０５をＣＭＰして第１配線１１２及び第２配線１１４パターンを平坦化された層間絶縁膜１０５内に組み込んで段差を最小化できる。具体的に、下部層間絶縁膜１０２上に導電膜を形成した後、これを通常の写真エッチング工程でパターニングして第１配線１１２及び第２配線１１４パターンを形成する。次いで、層間絶縁膜１０５を蒸着し、第１配線１１２及び第２配線１１４パターンの上面を層間絶縁膜１０５のＣＭＰ終了点としてＣＭＰ工程を実施して第１配線１１２及び第２配線１１４パターンの上面が平坦化された平面上に位置させる。その他の残りの構成要素は図５の断面図と同一である。
図７を参照すれば、第１配線１１２及び第２配線１１４が薄くて平坦化が不要であるか、第１配線１１２及び第２配線１１４の抵抗などの電気的特性の観点で金属表面が滑らかであることが要求される場合には、ＣＭＰ工程を適用せずにＭＩＭキャパシタを具現する。具体的に、第１配線１１２及び第２配線１１４は下部層間絶縁膜１０２上にパターニングによって形成された配線パターンである。そして、下部電極１２０は第１配線１１２とは分離され、第２配線１１４と直接接触するようにパターニングされる。第１配線１１２と下部電極１２０との電気的な絶縁が誘電体膜１３０によって行われる。残りの構造は図５と同一である。
図８は、図３の等価回路図に示された本発明の第１実施例によるＭＩＭキャパシタを具現するための第２レイアウトである。第２配線の上面を露出させるためのコンタクトホールパターンＣ／Ｈ２をさらに具備する点において、図４の第１レイアウトと差があり、残りのパターンは同一である。
図８の第２レイアウトを使用して具現したＭＩＭキャパシタの断面構造は第２レイアウトのＢ−Ｂ’線に沿って切断した断面図である図９ないし図１１のように多様な形態を有しうる。
図９を参照すれば、下部電極１２０は第１及び第２配線１１２、１１４が組み込まれている層間絶縁膜１０５上に形成された他の層間絶縁膜１１５上に形成される。そしてね下部電極１２０は他の層間絶縁膜１１５内に形成されて第２配線１１４を露出させるコンタクトホールＣ／Ｈ２を通じて第２配線１１４と接触し、上部電極１４０が誘電体膜１３０及び他の層間絶縁膜１１５内に形成されたコンタクトホールＣ／Ｈ１を通じて第１配線１１２と接触する点を除いては図５の構造と同一である。この場合にもコンタクトホールＣ／Ｈ１が誘電体膜１３０及び他の層間絶縁膜１１５内にだけ形成されるので、アスペクト比が小さい長所がある。
図１０を参照すれば、第１配線１１２及び第２配線１１４の上面が平坦化された平面上に位置させるために層間絶縁膜１０５をＣＭＰして第１配線１１２及び第２配線１１４を平坦化された層間絶縁膜１０５内に組み込む点でのみ図９と異なり、残りの構造は同一である。
図１１を参照すれば、第１配線１１２及び第２配線１１４をパターニングした後、ＣＭＰ工程を適用せずに基板全面に他の層間絶縁膜１１５を形成した構造という点でのみ図９と異なり、残りの構造は同一である。
図１２及び図１３は、図３の等価回路図に示された本発明の第１実施例によるＭＩＭキャパシタを具現するための第３及び第４レイアウトである。コンタクトホールパターンが１つのパターンではなく、分割された多数のコンタクトホールパターンＣ／Ｈ１’、Ｃ／Ｈ２’で構成されている点で第１及び第２レイアウトと差がある。
図１４は、本発明の第２実施例によるＭＩＭキャパシタ２００の等価回路図である。ＭＩＭキャパシタ２００はＭｎレベルの下部電極及びＭｎ＋１レベルの上部電極で構成される。Ｍｎ＋１レベルの上部電極にはＭｎレベルの下部電極より下部レベルであるＭｎ−１レベルの配線を通じて第１電圧Ｖ１が印加される。Ｍｎレベルの下部電極にはＭｘレベル（ここで、ｘ＞ｎ＋１）の配線を通じて第２電圧Ｖ２が印加される。
図１４の等価回路図に示された本発明の第２実施例によるＭＩＭキャパシタ２００は、図１５または図１６のような第１または第２レイアウトを使用して具現できる。図１５で、２１２は第１電圧Ｖ１が印加される第１配線パターンを、２２０は下部電極パターンを、２４０は上部電極パターンを、Ｃ／Ｈ１は第１配線を露出させるためのコンタクトホールパターンを、Ｃ／Ｈ３は下部電極を露出させるためのコンタクトホールパターンをそれぞれ示す。図１６は、図１５に比べてキャパシタの有効電極として使われる面積を最大化するためのレイアウトである。したがって、下部電極パターン２２０が方形領域の外部に突出部をさらに具備し、下部電極を露出させるためのコンタクトホールパターンＣ／Ｈ３が突出部に配列される点でのみ、第１レイアウトと異なるだけで、残りのパターンの基本的な配列は同一である。図１２及び図１３と同じように、コンタクトホールパターンＣ／Ｈ２、Ｃ／Ｈ３が多数の分割されたパターンで構成できることはもとよりである。
第２実施例を具現するための第１または第２レイアウトである図１５または図１６を使用して具現したＭＩＭキャパシタの断面構造は第１または第２レイアウトのＣ−Ｃ’線に沿って切断した断面図である図１７ないし図１９のように多様な形態を有しうる。
図１７を参考すれば、上部電極２４０は下部電極２２０と重なるように配置されており、下部及び上部電極２２０、２４０対間に誘電体膜２３０が介在されてＭＩＭキャパシタを構成している。第１電圧Ｖ１が印加される第１配線２１２の上面を露出させるコンタクトホールＣ／Ｈ１を通じて上部電極２４０が第１配線２１２と接触する。上部電極２４０はＭｎ＋１レベルの導電層で構成され、第１配線２１２はＭｎ−１レベルの導電層で構成される。また、下部電極２２０はＭｎレベルの導電層で構成される。そして、上部層間絶縁膜２５５、２５０及び誘電体膜２３０内に形成されて下部電極２２０の上面を露出させるコンタクトホールＣ／Ｈ３を埋め込むコンタクトプラグＣ／Ｐ＿２２０を通じて第２電圧Ｖ２を印加するための上部の第２配線ＭＸ（図示せず）と接触する。このように下部電極２２０をコンタクトプラグＣ／Ｐ＿２２０を通じて連結しても誘電体膜の厚さを最小化するための本発明の主な技術的課題が達成できる。
図１８は、第１配線２１２の上面を平坦化された平面上に位置させるために層間絶縁膜２０５をＣＭＰして第１配線２１２が平坦化された層間絶縁膜２０５内に組み込んだ構造であり、図１９は下部層間絶縁膜２０２上に第１配線２１２パターンを形成した後、ＣＭＰ工程を適用せずに他の層間絶縁膜２１５によって第１配線２１２と下部電極２２０とを絶縁させた構造という点でのみそれぞれ図１７と異なり、残りの構造は同一である。
図２０は、本発明の第３実施例によるＭＩＭキャパシタ３００の等価回路図である。ＭＩＭキャパシタ３００はＭｎレベルの下部電極及びＭｎ＋１レベルの上部電極で構成される。Ｍｎ＋１レベルの上部電極には下部電極と同一レベルであるＭｎレベルの配線を通じて第１電圧Ｖ１が印加される。Ｍｎレベルの下部電極にはＭｘレベル（ここで、ｘ＞ｎ＋１）の配線を通じて第２電圧Ｖ２が印加される。
図２０の等価回路図に示された本発明の第３実施例によるＭＩＭキャパシタ３００は図２１または図２２のような第１または第２レイアウトを使用して具現できる。図２１で３２０は下部電極パターンを、３２２は第１電圧Ｖ１が印加される第１配線パターンを、３４０は上部電極パターンを、Ｃ／Ｈ１は第１配線を露出させるためのコンタクトホールパターンを、Ｃ／Ｈ２は下部電極を露出させるためのコンタクトホールパターンをそれぞれ示す。図２２は、図２１に比べてキャパシタの有効電極として使われる面積を最大化するためのレイアウトである。したがって、下部電極パターン２２０が方形領域の外部に突出部をさらに具備し、下部電極を露出させるためのコンタクトホールパターンＣ／Ｈ３が突出部に配列される点でのみ、第１レイアウトと異なるだけで残りのパターンの基本的な配列は同一である。図１２及び図１３と同じく、コンタクトホールパターンＣ／Ｈ２、Ｃ／Ｈ３が多数の分割されたパターンで構成できることはもとよりである。
第３実施例を具現するための第１または第２レイアウトである図２１または図２２を使用して具現したＭＩＭキャパシタの断面構造は第１または第２レイアウトのＤ−Ｄ’線に沿って切断した断面図である図２３ないし図２５のように多様な形態を有しうる。
図２３を参照すれば、上部電極３４０は下部電極３２０と重なるように配置されており、下部及び上部電極３２０、３４０対間に誘電体膜３３０が介在されてＭＩＭキャパシタを構成している。誘電体膜３３０内に形成されて第１配線３２２を露出させるコンタクトホールＣ／Ｈ１を通じて上部電極３４０が第１電圧Ｖ１が印加される第１配線３２２と接触する。上部電極３４０はＭｎ＋１レベルの導電層で構成され、第１配線３２２はＭｎレベルの導電層で構成される。下部電極３２０もまたＭｎレベルの導電層で構成される。そして、層間絶縁膜３５５、３５０及び誘電体膜３３０内に形成されて下部電極３２０の上面を露出させるコンタクトホールＣ／Ｈ３を埋め込むコンタクトプラグＣ／Ｐ＿３２０を通じて第２電圧Ｖ２を印加するための上部の第２配線Ｍｘ（図示せず）と連結される。
望ましくは、下部電極３２０及び第１配線３２２の上面は平坦化された平面上にあることが段差の最小化側面で望ましい。したがって、図２３の断面図のように下部電極３２０及び第１配線３２２は絶縁膜３０５内に形成されたトレンチＴｂ、Ｔ２内に導電膜を蒸着した後、ＣＭＰ工程によって平坦化したダマシン配線である。ダマシン配線は円に示された一部拡大図のようにトレンチＴｂ、Ｔ２の内壁及び底面に形成された障壁金属膜３１０及びトレンチＴｂ、Ｔ２を埋め込む平坦化された導電膜３１１よりなる。第１配線３２２と他の配線層間の相互連結関係及びＭｎ＋１レベル以後の配線層の詳細なる内容は各アプリケーションによって特定される。
図２４を参照すれば、下部電極３２０及び第１配線３２２が下部層間絶縁膜３０２上に位置し、ＣＭＰによって平坦化された層間絶縁膜３０５内に組み込まれた構造という点でのみ図２３と異なり、残りの構造は同一である。
図２５を参照すれば、下部層間絶縁膜３０２上にパターニングによって形成された下部電極３２０及び第１配線３２２パターンの厚さが薄くて誘電体膜３３０だけでも下部電極３２０と第１配線３２２パターンとの電気的な絶縁が可能であれば、ＣＭＰによって平坦化された層間絶縁膜３０５を省略し、ＭＩＭキャパシタが具現できる。
以下、図２６ないし図２９を参照して本発明の第１実施例によるＭＩＭキャパシタを具現するための第１レイアウトである図４を使用して図５に示されたＭＩＭキャパシタを製造する方法を説明する。
まず、図２６のように、下部にＭｎ−２レベルの配線層（図示せず）を具備する基板（図示せず）上に形成された層間絶縁膜１０５内に第１及び第２配線が形成される領域を定義するトレンチＴ１、Ｔ２を形成した後、第１及び第２トレンチＴ１、Ｔ２の内壁と底部とに障壁膜１１０を形成する。障壁膜１１０に遷移金属膜、遷移金属合金膜または遷移金属化合物膜及びこれらの組合より成る群から選択された何れか１つが形成できる。例えば、Ｔａ膜、ＴａＮ膜、ＴａＳｉＮ膜、ＴｉＮ膜、ＴｉＳｉＮ膜、ＷＮ膜、ＷＳｉＮ膜が使用できる。障壁膜１１０は後続工程で第１及び第２トレンチＴ１、Ｔ２に埋め込まれる金属膜の金属原子が層間絶縁膜１０５内に広がることを防ぐ。次いで、障壁膜１１０が形成された第１及び第２トレンチＴ１、Ｔ２を完全に埋め込む導電膜１１１、例えば金属膜を形成する。導電膜としては低抵抗物質でダマシン工程に適合した物質であれば、いかなる物質でも適用可能である。
導電膜として、Ｃｕ膜を形成する場合を例に挙げて説明する。まず、障壁膜１１０が形成された第１及び第２トレンチＴ１、Ｔ２の内壁と底部とにＣｕ種子膜を形成する。次に、第１及び第２トレンチＴ１、Ｔ２を完全に埋め込むＣｕ膜１１１を電気メッキ法によって形成する。
次いで、図２７のように、層間絶縁膜１０５の上面が表れるように導電膜１１１と障壁膜１１０との上面をＣＭＰで平坦化する。その結果、Ｍｎ−１レベルの配線層に該当し、平坦化されて段差のない第１配線１１２及び第２配線１１４が完成される。
次いで、Ｍｎレベルの導電膜を基板全面に蒸着した後、これを通常の写真エッチング工程でパターニングして下部電極１２０を形成する。下部電極１２０が第２配線１１４と直接接触するようにパターニングする。下部電極１２０用導電膜としては金属膜、金属合金膜、金属化合物膜及びこれらの組合せ膜より成る群から選択された何れか１つが形成できる。例えば、Ａｌ膜、Ｔａ膜、ＴａＮ膜、ＴａＳｉＮ膜、ＴｉＮ膜、ＴｉＳｉＮ膜、ＷＮ膜、ＷＳｉＮ膜及びこれらの組合せ膜が使用できる。また、前述した膜とＣｕ膜またはＣｕ合金膜との組合せより成る二重膜、三重膜などが使用できる。例えば、Ｔａ膜とＣｕ膜との二重膜、ＴａＮ膜とＣｕ膜との二重膜、Ｔａ膜、ＴａＮ膜とＣｕ膜との三重膜、ＴｉＮ膜、ＡｌＣｕ膜及びＴｉＮ膜の三重膜より成る組合せ膜が使用できる。
次いで、図２８に図示されているように、下部電極１２０が形成されている結果物全面に誘電体膜１３０を形成した後、誘電体膜１３０をパターニングして第１配線１１２を露出させるコンタクトホールＣ／Ｈ１を形成する。誘電体膜１３０はＭＩＭキャパシタのキャパシタンスを向上させるのに適合した高誘電率物質であれば、その種類に拘らない。現在、広く使われる誘電体膜としては、ＳｉＯ２膜、ＳｉＸＮＹ膜、ＳｉＸＣＹ膜、ＳｉＸＯＹＮＺ膜、ＳｉＸＯＹＣＺ膜、ＡｌｘＯｙ膜、ＨｆｘＯ ｙ膜、ＴａｘＯｙ膜などが挙げられる。下部電極１２０がＣｕ成分を含む場合には、ＳｉＸＮＹ膜、ＳｉＸＣＹ膜の単一膜または所定の酸化膜と組合わされた二重膜で形成するのが望ましい。例えば、誘電体膜１３０としてＳｉＸＮＹ膜とＳｉＸＯＹＣＺ膜との二重膜、ＳｉＸＮＹ膜とＴＥＯＳ膜との二重膜、ＳｉＸＮＹ膜とＰＥＯＸ膜との二重膜、ＳｉＸＣＹ膜とＳｉＸＯＹＣＺ膜との二重膜、ＳｉＸＣＹ膜とＴＥＯＳ膜との二重膜、またはＳｉＸＣＹ膜とＰＥＯＸ膜の二重膜などで形成できる。このように、誘電膜をＳｉＸＮＹと酸化膜との二重膜またはＳｉＸＣＹ膜と酸化膜との二重膜で形成すれば、キャパシタの漏れ電流特性が改善できる。
キャパシタのキャパシタンスは下記式で計算される。
Ｃ＝ε×｛Ａ／ｄ｝ …（１）
（ここで、Ｃはキャパシタンス、εは誘電率、Ａはプレート有効面積、ｄはプレート間の間隔）
数式１で分かるように、キャパシタンスを増加させる方法はキャパシタ電極の有効面積（Ａ）を広める方法、電極間の間隔ｄを狭める方法及び誘電率εの大きい誘電膜を使用する方法がある。
すなわち、所望のキャパシタンスによって誘電体膜１３０の形成厚さは変わりうる。使用する膜質が誘電率が３.９であるＳｉＯ２である時には約３４５Åの厚さで形成し、使用する膜質の誘電率が７.５であるＳｉＸＮＹである時には約６６４Åの厚さで形成すれば、単位面積当たりキャパシタンスが１.０ｆＦ／μm２となる。
次いで、上部電極を形成するためのＭｎ＋１レベルの導電膜を基板全面に蒸着した後、これを通常の写真エッチング工程でパターニングして第１配線１１２とコンタクトホールＣ／Ｈ１を通じて接触する上部電極１４０を形成する。下部電極１２０用導電膜に使われた物質の何れも上部電極１４０用導電膜に使われうる。
以後、図２９のように、上部電極１４０を保護するためのキャッピング膜１５０と層間絶縁膜１５５とを順に形成する。キャッピング膜１５０と層間絶縁膜１５５とではＴＥＯＳ膜、ＰＥＯＸ膜、ＳｉＸＯＹＣＺ膜、ＳｉＸＯＹＦＺ膜、またはＳｉｘＮｙ膜などを形成する。第１配線１１２及び第２配線１１４と他の配線層間の相互連結関係及びＭｎ＋１レベル以後の配線層の製造工程は各アプリケーションによって特定される。
図３０ないし図３１は、本発明の第１実施例によるＭＩＭキャパシタを具現するための第１レイアウトである図４を使用して図６に示されたＭＩＭキャパシタを製造する方法を説明するための断面図である。
まず、図３０のように、下部層間絶縁膜１０２上にＭｎ−１レベルの導電膜を形成した後、通常の写真エッチング工程でパターニングして第１配線１１２及び第２配線１１４を形成する。次いで、第１配線及び第２配線１１２、１１４を絶縁させるための層間絶縁膜１０５を所定厚さに形成する。
次いで、図３１のように、第１及び第２配線１１２、１１４の上面を終了点とするＣＭＰ工程を実施して相互電気的に絶縁され、平坦化された第１及び第２配線１１２、１１４を完成する。
以後の工程は図２７ないし図２９を参照して説明した工程によってＭＩＭキャパシタを完成する。
図７、図９ないし図１１、図１７ないし図１９及び図２３及び図２４の断面構造を有するＭＩＭキャパシタは前述した製造方法に基づいて半導体素子製造分野の当業者に公知された任意の方法で多様に形成できる。
以下、図３２を参照して図２５に図示されている本発明の第３実施例によるＭＩＭキャパシタを製造する方法を説明する。
まず、下部層間絶縁膜３０２上にＭｎレベルの導電膜を形成した後、通常の写真エッチング工程でパターニングして下部電極３２０及び第１配線３２２パターンを形成する。次いで、誘電体膜３３０を積層した後、これをパターニングして第１配線３２２を露出させるコンタクトホールＣ／Ｈ１を形成する。以後の工程は半導体素子製造分野の当業者に公知された任意の方法で多様に進行して図２５のような断面構造のＭＩＭキャパシタを形成する。
以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明は前記実施例に限定されず、ＭＩＭキャパシタを構成する各構成要素の厚さ、サイズ、構成物質、これらの形成方法及びエッチング方法などは本発明の技術的思想内で当業者によって色々な変形が可能であることは当然である。
本発明は、ＤＲＡＭ及びＤＲＡＭとロジックとが融合された素子を含むロジック、アナログ、またはこれらの融合回路に適用される。
従来のＭＩＭキャパシタの断面図である。 従来のＭＩＭキャパシタの断面図である。 本発明の第１実施例によるＭＩＭキャパシタの等価回路図である。 図３の第１実施例によるＭＩＭキャパシタを具現するための第１レイアウトである。 図４の第１レイアウトを使用して具現したＭＩＭキャパシタの断面構造を示す断面図である。 図４の第１レイアウトを使用して具現したＭＩＭキャパシタの断面構造を示す断面図である。 図４の第１レイアウトを使用して具現したＭＩＭキャパシタの断面構造を示す断面図である。 図３の第１実施例によるＭＩＭキャパシタを具現するための第２レイアウトである。 図８の第２レイアウトを使用して具現したＭＩＭキャパシタの断面構造を示す断面図である。 図８の第２レイアウトを使用して具現したＭＩＭキャパシタの断面構造を示す断面図である。 図８の第２レイアウトを使用して具現したＭＩＭキャパシタの断面構造を示す断面図である。 図３の第１実施例によるＭＩＭキャパシタを具現するための第３及び第４レイアウトである。 図３の第１実施例によるＭＩＭキャパシタを具現するための第３及び第４レイアウトである。 本発明の第２実施例によるＭＩＭキャパシタの等価回路図である。 図１４の第２実施例によるＭＩＭキャパシタを具現するための第１レイアウトである。 図１４の第２実施例によるＭＩＭキャパシタを具現するための第２レイアウトである。 図１５及び図１６の第１及び第２レイアウトを使用して具現したＭＩＭキャパシタの断面構造を示す断面図である。 図１５及び図１６の第１及び第２レイアウトを使用して具現したＭＩＭキャパシタの断面構造を示す断面図である。 図１５及び図１６の第１及び第２レイアウトを使用して具現したＭＩＭキャパシタの断面構造を示す断面図である。 本発明の第３実施例によるＭＩＭキャパシタの等価回路図である。 図２０の第３実施例によるＭＩＭキャパシタを具現するための第１及び第２レイアウトである。 図２０の第３実施例によるＭＩＭキャパシタを具現するための第１及び第２レイアウトである。 図２１及び２２の第１及び第２レイアウトを使用して具現したＭＩＭキャパシタの断面構造を示す断面図である。 図２１及び２２の第１及び第２レイアウトを使用して具現したＭＩＭキャパシタの断面構造を示す断面図である。 図２１及び２２の第１及び第２レイアウトを使用して具現したＭＩＭキャパシタの断面構造を示す断面図である。 図５に示されたＭＩＭキャパシタの製造方法を説明するための断面図である。 図５に示されたＭＩＭキャパシタの製造方法を説明するための断面図である。 図５に示されたＭＩＭキャパシタの製造方法を説明するための断面図である。 図５に示されたＭＩＭキャパシタの製造方法を説明するための断面図である。 図６に示されたＭＩＭキャパシタを製造する方法を説明するための断面図である。 図６に示されたＭＩＭキャパシタを製造する方法を説明するための断面図である。 図２５に示されたＭＩＭキャパシタを製造する方法を説明するための断面図である。
符号の説明
１００ ＭＩＭキャパシタ
Ｍｎ＋１ ｎ＋１番目（ｎは整数）の配線層のレベル
Ｍｎ−１ ｎ−１番目（ｎは整数）の配線層のレベル
Ｖ１ 第１電圧
Ｖ２ 第２電圧

Claims (51)

  1. 半導体基板上に形成されたキャパシタにおいて、
    第１金属層より成る第１電極と、
    前記第１電極より前記基板にさらに近い第２金属層より成る第２電極と、
    前記第１及び第２電極間に介在された誘電体膜と、
    前記第１電極の底面に連結される配線と、を含むことを特徴とするキャパシタ。
  2. 前記配線は前記第２金属層より前記基板にさらに近い第３金属層より成ることを特徴とする請求項１に記載のキャパシタ。
  3. 前記配線は前記第２金属層より成ることを特徴とする請求項１に記載のキャパシタ。
  4. 前記配線はコンタクトホールを通じて前記第１電極と接触することを特徴とする請求項１に記載のキャパシタ。
  5. 前記コンタクトホールは複数の分離されたコンタクトホールを含むことを特徴とする請求項４に記載のキャパシタ。
  6. 前記配線は平坦化された上面を具備することを特徴とする請求項１に記載のキャパシタ。
  7. 前記配線はダマシン配線を含むことを特徴とする請求項６に記載のキャパシタ。
  8. 第１金属層より成る配線であって、第１電極接触配線を含む配線と、
    第２金属層より成る下部電極と、
    第３金属層より成り、前記下部電極と重なる上部電極と、
    前記下部電極と前記上部電極間に介在された誘電体膜と、
    前記第１電極接触配線と前記上部電極の底面とを接触させるコンタクトと、を含むことを特徴とする金属−絶縁体−金属（ＭＩＭ）キャパシタ。
  9. 前記上部電極は前記誘電体膜内に形成されたコンタクトホールを通じて前記第１電極接触配線と接触することを特徴とする請求項８に記載の金属−絶縁体−金属ＭＩＭキャパシタ。
  10. 前記コンタクトホールは複数の分離されたコンタクトホールを含むことを特徴とする請求項９に記載のＭＩＭキャパシタ。
  11. 前記配線は第２電極接触配線を含み、前記第２電極接触配線は前記下部電極の底面と接触することを特徴とする請求項８に記載のＭＩＭキャパシタ。
  12. 前記下部電極の底面はコンタクトホールを通じずに前記第２電極接触配線の上面と直接接触することを特徴とする請求項１１に記載のＭＩＭキャパシタ。
  13. 前記下部電極は絶縁層内に形成されたコンタクトホールを通じて前記第２電極接触配線と接触することを特徴とする請求項１１に記載のＭＩＭキャパシタ。
  14. 前記第１及び第２電極接触配線はそれぞれ平坦化された上面を含むことを特徴とする請求項１１に記載のＭＩＭキャパシタ。
  15. 前記第１及び第２電極接触配線はダマシン工程によって平坦化されたことを特徴とする請求項１４に記載のＭＩＭキャパシタ。
  16. 前記第１及び第２電極接触配線は層間絶縁膜に対するＣＭＰ工程によって平坦化されたことを特徴とする請求項１４に記載のＭＩＭキャパシタ。
  17. 前記第１及び第２電極接触配線は平坦化以外の工程によって形成されたことを特徴とする請求項１１に記載のＭＩＭキャパシタ。
  18. 前記下部電極の上面に位置した第２コンタクトをさらに含むことを特徴とする請求項８に記載のＭＩＭキャパシタ。
  19. 前記第２コンタクトは前記基板から前記第３金属層よりさらに遠く延びたことを特徴とする請求項１８に記載のＭＩＭキャパシタ。
  20. 第１金属層より成る下部電極及び電極接触配線と、
    第２金属層より成り、前記下部電極と重なる上部電極と、
    前記下部電極と上部電極間に介在された誘電体膜と、
    前記電極接触配線と前記上部電極の底面間に形成されたコンタクトと、を含むことを特徴とするＭＩＭキャパシタ。
  21. 前記上部電極は前記誘電体膜内に形成されたコンタクトホールを通じて前記電極接触配線と接触することを特徴とする請求項２０に記載のＭＩＭキャパシタ。
  22. 前記コンタクトホールは複数の分離されたコンタクトホールを含むことを特徴とする請求項２１に記載のＭＩＭキャパシタ。
  23. 前記下部電極の上面に位置した第２コンタクトをさらに含むことを特徴とする請求項２０に記載のＭＩＭキャパシタ。
  24. 前記第２コンタクトは前記第２金属層より前記基板からさらに遠く延びたことを特徴とする請求項２３に記載のＭＩＭキャパシタ。
  25. 前記下部電極及び前記電極接触配線はそれぞれ平坦化された上面を含むことを特徴とする請求項２０に記載のＭＩＭキャパシタ。
  26. 前記下部電極及び前記電極接触配線はダマシン工程によって平坦化されたことを特徴とする請求項２５に記載のＭＩＭキャパシタ。
  27. 前記下部電極及び前記電極接触配線は層間絶縁膜に対するＣＭＰ工程によって平坦化されたことを特徴とする請求項２５に記載のＭＩＭキャパシタ。
  28. 前記下部電極及び前記電極接触配線は平坦化以外の工程によって形成されたことを特徴とする請求項２０に記載のＭＩＭキャパシタ。
  29. 半導体基板上に絶縁層を形成する段階と、
    第１及び第２配線を形成する段階と、
    前記絶縁層上に前記第１配線と重なる下部電極を形成する段階と、
    前記下部電極上に誘電体膜を形成する段階と、
    前記下部電極と重なる上部電極を形成する段階と、
    前記第２配線と前記下部電極の底面とを連結するコンタクトを形成する段階と、を含むことを特徴とするＭＩＭキャパシタ製造方法。
  30. 前記第１及び第２配線を形成する段階は、
    前記絶縁層内に第１及び第２トレンチを形成する段階と、
    前記第１及び第２トレンチ内に金属層を形成する段階と、
    前記金属層を平坦化して前記第１トレンチ内に前記第１配線を前記第２トレンチ内に前記第２配線を形成する段階と、を含むことを特徴とする請求項２９に記載のＭＩＭキャパシタ製造方法。
  31. 前記第１及び第２トレンチ内に金属層を形成する段階前に前記第１及び第２トレンチ内に障壁層を形成する段階をさらに含むことを特徴とする請求項３０に記載のＭＩＭキャパシタ製造方法。
  32. 前記障壁層を形成する段階は遷移金属、遷移金属合金、遷移金属混合物及びこれらの組合せから選択された何れか１つの物質を使用して形成することを特徴とする請求項３１に記載のＭＩＭキャパシタ製造方法。
  33. 前記金属層を形成する段階はＣｕ層を形成する段階を含むことを特徴とする請求項３０に記載のＭＩＭキャパシタ製造方法。
  34. 前記第１及び第２配線を形成する段階は、
    前記絶縁層上に導電層を形成する段階と、
    前記導電層をパターニングして前記第１及び第２配線を形成する段階と、
    前記第１及び第２配線上に層間絶縁膜を蒸着する段階と、
    前記層間絶縁膜、前記第１及び第２配線を平坦化する段階と、を含むことを特徴とする請求項２９に記載のＭＩＭキャパシタ製造方法。
  35. 前記層間絶縁膜、前記第１及び第２配線を平坦化する段階はＣＭＰ工程によって実施することを特徴とする請求項３４に記載のＭＩＭキャパシタ製造方法。
  36. 前記第１及び第２配線を形成する段階は、
    前記絶縁層上に導電層を形成する段階と、
    前記導電層をパターニングして前記第１及び第２配線を形成する段階と、を含むことを特徴とする請求項２９に記載のＭＩＭキャパシタ製造方法。
  37. 半導体基板上に絶縁層を形成する段階と、
    第１及び第２配線を形成する段階と、
    前記第１及び第２配線上に第１層間絶縁膜を形成する段階と、
    前記第１層間絶縁膜内に前記第１配線を露出させる第１コンタクトホールを形成する段階と、
    前記第１層間絶縁膜上及び前記第１コンタクトホール内に前記第１配線と接触する下部電極を形成する段階と、
    前記下部電極上に誘電体膜を形成する段階と、
    前記誘電体膜及び前記第１層間絶縁膜内に前記第２配線を露出させる第２コンタクトホールを形成する段階と、
    前記下部電極と重なるが、前記第２コンタクトホール内で前記第２配線と接触する上部電極を形成する段階と、を含むことを特徴とするＭＩＭキャパシタ製造方法。
  38. 前記第１及び第２配線を形成する段階は、
    前記絶縁層内に第１及び第２トレンチを形成する段階と、
    前記第１及び第２トレンチ内に導電層を形成する段階と、
    前記導電層を平坦化して前記第１トレンチ内に前記第１配線を前記第２トレンチ内に前記第２配線を形成する段階と、を含むことを特徴とする請求項３７に記載のＭＩＭキャパシタ製造方法。
  39. 前記第１及び第２配線を形成する段階は、
    前記絶縁層上に導電層を形成する段階と、
    前記導電層をパターニングして前記第１及び第２配線を形成する段階と、
    前記第１及び第２配線上に層間絶縁膜を蒸着する段階と、
    前記第１及び第２配線と前記層間絶縁膜とを平坦化する段階と、を含むことを特徴とする請求項３７に記載のＭＩＭキャパシタ製造方法。
  40. 前記第１及び第２配線を形成する段階は、
    前記絶縁層上に導電層を形成する段階と、
    前記導電層をパターニングして前記第１及び第２配線を形成する段階と、を含むことを特徴とする請求項３７に記載のＭＩＭキャパシタ製造方法。
  41. 前記第１コンタクトホールを形成する段階は複数の分離されたコンタクトホールを形成する段階であることを特徴とする請求項３７に記載のＭＩＭキャパシタ製造方法。
  42. 前記第２コンタクトホールを形成する段階は複数の分離された第２コンタクトホールを形成する段階であることを特徴とする請求項３７に記載のＭＩＭキャパシタ製造方法。
  43. 半導体基板上に絶縁層を形成する段階と、
    第１配線及び下部電極を形成する段階と、
    前記第１配線及び下部電極上に誘電体膜を形成する段階と、
    前記誘電体膜内に前記第１配線を露出させる第１コンタクトホールを形成する段階と、
    前記下部電極と重なるが、前記第１コンタクトホール内で前記第１配線と接触する上部電極を形成する段階と、
    前記上部電極、前記誘電体膜及び前記下部電極上に層間絶縁膜を形成する段階と、
    前記層間絶縁膜及び前記誘電体膜内に前記下部電極を露出させる第２コンタクトホールを形成する段階と、
    前記第２コンタクトホール内に形成され、前記下部電極の上面と接触するように構造化されたコンタクトプラグを形成する段階と、を含むことを特徴とするＭＩＭキャパシタ製造方法。
  44. 前記第１配線及び前記下部電極を形成する段階は、
    前記絶縁層内に第１及び第２トレンチを形成する段階と、
    前記第１及び第２トレンチ内に導電層を形成する段階と、
    前記導電層を平坦化して前記第１トレンチ内に前記第１配線を前記第２トレンチ内に前記下部電極を形成する段階と、を含むことを特徴とする請求項４３に記載のＭＩＭキャパシタ製造方法。
  45. 前記第１配線及び前記下部電極を形成する段階は、
    前記絶縁層上に導電層を形成する段階と、
    前記導電層をパターニングして前記第１配線及び下部電極を形成する段階と、
    前記第１配線及び前記下部電極上に層間絶縁膜を蒸着する段階と、
    前記第１配線及び前記下部電極と前記層間絶縁膜とを平坦化する段階と、を含むことを特徴とする請求項４３に記載のＭＩＭキャパシタ製造方法。
  46. 前記第１配線及び前記下部電極を形成する段階は、
    前記絶縁層上に導電層を形成する段階と、
    前記導電層をパターニングして前記第１配線及び前記下部電極を形成する段階と、を含むことを特徴とする請求項４３に記載のＭＩＭキャパシタ製造方法。
  47. 絶縁層が形成されている半導体基板上にＭＩＭキャパシタを製造する方法において、
    前記絶縁層上に配線を形成する段階と、
    前記絶縁層上に下部電極を形成する段階と、
    前記下部電極上にキャパシタ誘電体膜を形成する段階と、
    前記キャパシタ誘電体膜上に上部電極を形成する段階と、
    前記配線と前記下部電極の底面とを連結する段階と、を含むことを特徴とするＭＩＭキャパシタ製造方法。
  48. 前記配線を形成する段階は、
    前記絶縁層内に第１及び第２トレンチを形成する段階と、
    前記第１及び第２トレンチ内に障壁膜を形成する段階と、
    前記障壁膜上に金属層を形成する段階と、
    前記金属層を平坦化する段階と、を含むことを特徴とする請求項４７に記載のＭＩＭキャパシタ製造方法。
  49. 前記障壁膜を形成する段階は前記障壁膜を電気メッキ法によって実施することを特徴とする請求項４８に記載のＭＩＭキャパシタ製造方法。
  50. 前記障壁膜を形成する段階はチタンを含む膜を形成する段階を含むことを特徴とする請求項４８に記載のＭＩＭキャパシタ製造方法。
  51. 前記配線を形成する段階は、
    前記絶縁層上に金属層を形成する段階と、
    前記金属層をパターニングして前記配線を形成する段階と、
    前記配線上に第２層間絶縁膜を形成する段階と、
    前記金属層及び前記第２層間絶縁膜を化学機械的ポリシングによって平坦化する段階と、を含むことを特徴とする請求項４７に記載のＭＩＭキャパシタ製造方法。
JP2003356861A 2002-10-17 2003-10-16 集積回路キャパシタ構造 Pending JP2004335993A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20020063477 2002-10-17
US10/678,531 US7154162B2 (en) 2002-10-17 2003-10-03 Integrated circuit capacitor structure

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011051667A Division JP5568494B2 (ja) 2002-10-17 2011-03-09 集積回路キャパシタ構造

Publications (1)

Publication Number Publication Date
JP2004335993A true JP2004335993A (ja) 2004-11-25

Family

ID=32089719

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003356861A Pending JP2004335993A (ja) 2002-10-17 2003-10-16 集積回路キャパシタ構造
JP2011051667A Expired - Fee Related JP5568494B2 (ja) 2002-10-17 2011-03-09 集積回路キャパシタ構造

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011051667A Expired - Fee Related JP5568494B2 (ja) 2002-10-17 2011-03-09 集積回路キャパシタ構造

Country Status (6)

Country Link
US (2) US7154162B2 (ja)
JP (2) JP2004335993A (ja)
KR (1) KR100480641B1 (ja)
CN (1) CN100570873C (ja)
DE (1) DE10348902B4 (ja)
TW (1) TWI236097B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096104A (ja) * 2005-09-29 2007-04-12 Fujitsu Ltd 半導体装置
JP2010103140A (ja) * 2008-10-21 2010-05-06 Seiko Epson Corp 容量素子及びその製造方法、並びに電気光学装置
WO2011132492A1 (ja) * 2010-04-19 2011-10-27 太陽誘電株式会社 薄膜キャパシタ
CN102420230A (zh) * 2011-07-12 2012-04-18 上海华力微电子有限公司 金属-绝缘体-金属mos电容器的结构及其制作方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228807B (en) * 2003-07-01 2005-03-01 Advanced Semiconductor Eng Wafer level passive component
JP3998658B2 (ja) * 2004-04-28 2007-10-31 富士通メディアデバイス株式会社 弾性波デバイスおよびパッケージ基板
JP4549889B2 (ja) * 2004-05-24 2010-09-22 三星モバイルディスプレイ株式會社 キャパシタ及びこれを利用する発光表示装置
US7301752B2 (en) * 2004-06-04 2007-11-27 International Business Machines Corporation Formation of metal-insulator-metal capacitor simultaneously with aluminum metal wiring level using a hardmask
JP2006086155A (ja) * 2004-09-14 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100679827B1 (ko) * 2004-12-22 2007-02-06 동부일렉트로닉스 주식회사 금속-절연체-금속 커패시터의 제조 방법
US7511939B2 (en) * 2006-08-24 2009-03-31 Analog Devices, Inc. Layered capacitor architecture and fabrication method
JP5212361B2 (ja) 2007-03-20 2013-06-19 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8809149B2 (en) * 2012-12-12 2014-08-19 Globalfoundries Inc. High density serial capacitor device and methods of making such a capacitor device
MY193320A (en) * 2014-09-26 2022-10-04 Intel Corp Integrated circuit die having backside passive components and methods associated therewith
US9666661B2 (en) * 2015-09-08 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Coplanar metal-insulator-metal capacitive structure
WO2017073438A1 (ja) * 2015-10-30 2017-05-04 株式会社村田製作所 Ｌｃ複合デバイス、プロセッサおよびｌｃ複合デバイスの製造方法
CN109979919A (zh) * 2017-12-27 2019-07-05 华为技术有限公司 一种芯片以及电子设备
KR20220159521A (ko) 2021-05-25 2022-12-05 삼성전자주식회사 금속-절연체-금속 커패시터
US11908888B2 (en) * 2021-09-23 2024-02-20 International Business Machines Corporation Metal-insulator-metal capacitor structure supporting different voltage applications

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100961A (ja) * 1987-10-14 1989-04-19 Seiko Epson Corp 容量素子
JPH11330232A (ja) * 1998-05-08 1999-11-30 Nec Corp 半導体集積回路装置及びその製造方法
JPH11354726A (ja) * 1998-06-05 1999-12-24 Fujitsu Ltd 半導体装置の製造方法
JP2001144090A (ja) * 1999-11-11 2001-05-25 Nec Corp 半導体装置の製造方法
JP2001223339A (ja) * 2000-01-21 2001-08-17 Lucent Technol Inc 半導体デバイスで用いられるキャパシタとその製造方法
JP2002033453A (ja) * 2000-07-14 2002-01-31 Nec Corp 半導体装置およびその製造方法ならびに薄膜コンデンサ
JP2002064184A (ja) * 2000-06-09 2002-02-28 Oki Electric Ind Co Ltd コンデンサ部を備えた半導体装置の製造方法
JP2002141417A (ja) * 2000-08-31 2002-05-17 Agere Systems Guardian Corp 並列キャパシタの積層構造と製造方法
JP2002176144A (ja) * 2000-12-08 2002-06-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002280451A (ja) * 2001-03-19 2002-09-27 Nippon Telegr & Teleph Corp <Ntt> 多層配線形成方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239970A (ja) * 1987-03-27 1988-10-05 Nec Corp 半導体装置
JPH0434950A (ja) 1990-05-30 1992-02-05 Nec Corp 半導体集積回路装置
US5208726A (en) 1992-04-03 1993-05-04 Teledyne Monolithic Microwave Metal-insulator-metal (MIM) capacitor-around-via structure for a monolithic microwave integrated circuit (MMIC) and method of manufacturing same
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US5583359A (en) 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
KR100277314B1 (ko) * 1996-11-08 2001-01-15 모기 쥰이찌 박막콘덴서 및 이를탑재한반도체장치
US5879985A (en) 1997-03-26 1999-03-09 International Business Machines Corporation Crown capacitor using a tapered etch of a damascene lower electrode
US6064108A (en) 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
US6034411A (en) * 1997-10-29 2000-03-07 Intersil Corporation Inverted thin film resistor
US6146939A (en) * 1998-09-18 2000-11-14 Tritech Microelectronics, Ltd. Metal-polycrystalline silicon-N-well multiple layered capacitor
US6180976B1 (en) 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
TW454330B (en) * 1999-05-26 2001-09-11 Matsushita Electronics Corp Semiconductor apparatus and its manufacturing method
JP2000340744A (ja) * 1999-05-28 2000-12-08 Sony Corp キャパシタおよびその製造方法
KR20010003343A (ko) * 1999-06-22 2001-01-15 김영환 반도체 장치의 ｍｉｍ형 아날로그 커패시터 제조방법
JP3967544B2 (ja) * 1999-12-14 2007-08-29 株式会社東芝 Ｍｉｍキャパシタ
EP1182708A3 (en) 2000-08-18 2002-03-27 Texas Instruments Incorporated High capacitance damascene capacitor
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
KR20020055887A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 금속 배선 및 커패시터 제조 방법
US6710425B2 (en) * 2001-04-26 2004-03-23 Zeevo, Inc. Structure to increase density of MIM capacitors between adjacent metal layers in an integrated circuit
US6391713B1 (en) * 2001-05-14 2002-05-21 Silicon Integrated Systems Corp. Method for forming a dual damascene structure having capacitors
US6534374B2 (en) * 2001-06-07 2003-03-18 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process
JP3746979B2 (ja) * 2001-10-03 2006-02-22 富士通株式会社 半導体装置及びその製造方法
DE10159466A1 (de) * 2001-12-04 2003-06-12 Koninkl Philips Electronics Nv Anordnung mit Kondensator
US6812088B1 (en) * 2002-06-11 2004-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for making a new metal-insulator-metal (MIM) capacitor structure in copper-CMOS circuits using a pad protect layer
US6784478B2 (en) * 2002-09-30 2004-08-31 Agere Systems Inc. Junction capacitor structure and fabrication method therefor in a dual damascene process
US20050063135A1 (en) * 2003-09-18 2005-03-24 Borland William J. High tolerance embedded capacitors
JP2004228188A (ja) * 2003-01-21 2004-08-12 Renesas Technology Corp 半導体装置
US6800923B1 (en) * 2003-04-25 2004-10-05 Oki Electric Industry Co., Ltd. Multilayer analog interconnecting line layout for a mixed-signal integrated circuit
JP2006086155A (ja) * 2004-09-14 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100961A (ja) * 1987-10-14 1989-04-19 Seiko Epson Corp 容量素子
JPH11330232A (ja) * 1998-05-08 1999-11-30 Nec Corp 半導体集積回路装置及びその製造方法
JPH11354726A (ja) * 1998-06-05 1999-12-24 Fujitsu Ltd 半導体装置の製造方法
JP2001144090A (ja) * 1999-11-11 2001-05-25 Nec Corp 半導体装置の製造方法
JP2001223339A (ja) * 2000-01-21 2001-08-17 Lucent Technol Inc 半導体デバイスで用いられるキャパシタとその製造方法
JP2002064184A (ja) * 2000-06-09 2002-02-28 Oki Electric Ind Co Ltd コンデンサ部を備えた半導体装置の製造方法
JP2002033453A (ja) * 2000-07-14 2002-01-31 Nec Corp 半導体装置およびその製造方法ならびに薄膜コンデンサ
JP2002141417A (ja) * 2000-08-31 2002-05-17 Agere Systems Guardian Corp 並列キャパシタの積層構造と製造方法
JP2002176144A (ja) * 2000-12-08 2002-06-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002280451A (ja) * 2001-03-19 2002-09-27 Nippon Telegr & Teleph Corp <Ntt> 多層配線形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096104A (ja) * 2005-09-29 2007-04-12 Fujitsu Ltd 半導体装置
US8227848B2 (en) 2005-09-29 2012-07-24 Fujitsu Semiconductor Limited Semiconductor device
US8592884B2 (en) 2005-09-29 2013-11-26 Fujitsu Semiconductor Limited Semiconductor device including capacitor
US8617980B2 (en) 2005-09-29 2013-12-31 Fujitsu Semiconductor Limited Semiconductor device including capacitor
JP2010103140A (ja) * 2008-10-21 2010-05-06 Seiko Epson Corp 容量素子及びその製造方法、並びに電気光学装置
WO2011132492A1 (ja) * 2010-04-19 2011-10-27 太陽誘電株式会社 薄膜キャパシタ
CN102420230A (zh) * 2011-07-12 2012-04-18 上海华力微电子有限公司 金属-绝缘体-金属mos电容器的结构及其制作方法

Also Published As

Publication number Publication date
DE10348902B4 (de) 2010-08-05
JP2011139092A (ja) 2011-07-14
JP5568494B2 (ja) 2014-08-06
CN100570873C (zh) 2009-12-16
KR20040034318A (ko) 2004-04-28
DE10348902A1 (de) 2004-06-03
US20040075131A1 (en) 2004-04-22
KR100480641B1 (ko) 2005-03-31
TW200414427A (en) 2004-08-01
US7154162B2 (en) 2006-12-26
CN1507055A (zh) 2004-06-23
TWI236097B (en) 2005-07-11
US20070072319A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
JP5568494B2 (ja) 集積回路キャパシタ構造
US7282757B2 (en) MIM capacitor structure and method of manufacture
KR100695026B1 (ko) 이중 다마스크 캐패시터를 갖는 집적 회로 디바이스 및 관련 제조 방법
US6734489B2 (en) Semiconductor element and MIM-type capacitor formed in different layers of a semiconductor device
US7808077B2 (en) Semiconductor device and method for fabricating the same
TWI292204B (en) Semiconductor device and method for manufacturing the same
US7517763B2 (en) Semiconductor device having fuse and capacitor at the same level and method of fabricating the same
US7560795B2 (en) Semiconductor device with a capacitor
US20050263848A1 (en) Metal-insulator-metal capacitor having a large capacitance and method of manufacturing the same
JP2000228497A (ja) 半導体集積回路のキャパシタ製造方法
US20070155091A1 (en) Semiconductor Device With Capacitor and Method for Fabricating the Same
JP2001203263A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
US7015110B2 (en) Method and structure of manufacturing high capacitance metal on insulator capacitors in copper
KR100267093B1 (ko) 박막커패시터및그제조방법
US7560332B2 (en) Integrated circuit capacitor structure
JP2000323685A (ja) 半導体デバイスおよびメモリセルの製造方法
KR100576514B1 (ko) 반도체 소자의 엠아이엠 캐패시터 제조방법
KR100591174B1 (ko) 반도체 소자의 금속-절연체-금속 커패시터 및 그 제조 방법
KR100499395B1 (ko) 반도체 장치의 캐패시터 구조 및 그 제조방법
JP2005129816A (ja) Ｍｉｍ容量素子を備えた半導体装置とその製造方法
JP2008066530A (ja) 半導体装置及びその製造方法
KR20040065767A (ko) 반도체 집적회로의 커패시터 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110412