DE10159466A1 - Anordnung mit Kondensator - Google Patents

Anordnung mit Kondensator

Info

Publication number
DE10159466A1
DE10159466A1 DE10159466A DE10159466A DE10159466A1 DE 10159466 A1 DE10159466 A1 DE 10159466A1 DE 10159466 A DE10159466 A DE 10159466A DE 10159466 A DE10159466 A DE 10159466A DE 10159466 A1 DE10159466 A1 DE 10159466A1
Authority
DE
Germany
Prior art keywords
layer
capacitor
electrode
wiring layer
ubm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10159466A
Other languages
English (en)
Inventor
Jose Solo De Zaldivar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Priority to DE10159466A priority Critical patent/DE10159466A1/de
Priority to EP02804322A priority patent/EP1459359A1/de
Priority to JP2003550263A priority patent/JP2005512320A/ja
Priority to KR10-2004-7008407A priority patent/KR20040071158A/ko
Priority to PCT/IB2002/005111 priority patent/WO2003049158A1/en
Priority to US10/497,805 priority patent/US20050006688A1/en
Priority to AU2002365727A priority patent/AU2002365727A1/en
Priority to TW091135156A priority patent/TW200410301A/zh
Publication of DE10159466A1 publication Critical patent/DE10159466A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Anordnung mit einem Substrat, einem Kondensator, einer Verdrahtungsschicht und einer Kontaktstruktur, wobei der Kondensator eine erste Elektrode und eine zweite Elektrode sowie ein dazwischen liegendes Dielektrikum umfasst, die Kontaktstruktur eine UBM(Under Bump Metallisation)-Schicht und einen Bump-Kontakt umfasst und die Verdrahtungsschicht die erste Elektrode des Kondensators und die UBM-Schicht die zweite Elektrode des Kondensators bildet.

Description

  • Die Erfindung betrifft eine Anordnung mit einem Substrat, einem Kondensator, einer Verdrahtungsschicht und einer Kontaktstruktur, wobei der Kondensator eine erste Elektrode und eine zweite Elektrode sowie ein dazwischenliegendes Dielektrikum umfasst und die Kontaktstruktur eine UBM (Under Bump Metallisation)-Schicht und einen Bump-Kontakt umfasst. Die Erfindung betrifft auch eine Anzeigevorrichtung.
  • Ein integrierter Schaltkreis enthält eine Reihe von Halbleiterbauelementen, welche üblicherweise in einem einkristallinen Halbleiterwafer hergestellt werden. Auf der Oberfläche des Halbleiterwafers und auf Regionen mit polykristallinem Halbleitermaterial wird eine dünne dielektrische Schicht abgeschieden oder aufgewachsen. Eine relativ dicke dielektrische Schicht wird auf die Halbleiterbauelemente abgeschieden. Durch diese dicke dielektrische Schicht werden Kontaktlöcher geätzt, die Zugang zu den terminalen Enden der Halbleiterbauelemente ermöglichen. Die verschiedenen Halbleiterbauelemente werden durch ein komplexes Muster von Streifenleitungen, welche sich auf der dicken dielektrischen Schicht befinden, elektrisch miteinander verbunden. Die Streifenleitungen, welche auch als Verdrahtungsschichten bezeichnet werden, kontaktieren die terminalen Enden der Halbleiterbauelemente durch die Kontaktlöcher in der dicken dielektrischen Schicht. Nachdem diese Verbindungen hergestellt wurden, wird eine Schutzschicht auf dieses verbindende Streifenleitungsmuster abgeschieden. Kontaktlöcher in der Schutzschicht gewähren Zugang zu quadratischen Bestandteilen des Verbindungsmusters, den sogenannten Kontaktpads (Kontaktflecken). Elektrische Verbindungen zu den integrierten Schaltkreisen werden über diese Kontaktpads hergestellt. Zur elektrischen Kontaktierungen werden sogenannte Bump-Kontakte verwendet, welche aus einer ersten elektrisch leitenden Schicht und aus einer zweiten, deutlich dickeren elektrisch leitenden Schicht bestehen. Die erste elektrisch leitende Schicht wird auch als UBM (Under Bump Metallisation)-Schicht bezeichnet und enthält beispielsweise TiW/Au. Die zweite elektrisch leitende Schicht ist der eigentliche Bump-Kontakt und enthält beispielsweise Gold, welches mittels Elektroplattierens aufgebracht wird.
  • Ein integrierter Schaltkreis kann beispielsweise verwendet werden, um Informationen und Energie zu einer Vorrichtung zu transferieren, die eine visuelle Darstellung der Information bewirkt. Zu diesem Zweck weist ein integrierter Schaltkreise weitere Komponenten, wie beispielsweise Kondensatoren, auf. Ein derartiger Kondensator wird meist aus zwei Elektroden und einer dielektrischen Schicht gebildet. Üblicherweise werden die Kondensatoren direkt auf dem halbleitenden Material aufgebracht. Nachteilig aber ist, dass die Kondensatoren eine beträchtliche Fläche des halbleitenden Substrats belegen und so die Herstellungskosten des Halbleiterbauteils steigen.
  • Aus der US 5,741,721 ist beispielsweise ein Kondensator bekannt, der auf einem Chip mit integrierter Schaltung aufgebracht ist.
  • Es ist eine Aufgabe der Erfindung eine Anordnung mit einem Kondensator, einer Verdrahtungsschicht und einer Kontaktstruktur und bereitzustellen, welche preiswert und einfach herzustellen ist.
  • Diese Aufgabe wird gelöst, durch eine Anordnung mit einem Substrat, einem Kondensator, einer Verdrahtungsschicht und einer Kontaktstruktur, wobei der Kondensator eine erste Elektrode und eine zweite Elektrode sowie ein dazwischenliegendes Dielektrikum umfasst, die Kontaktstruktur eine UBM (Under Bump Metallisation)-Schicht und einen Bump-Kontakt umfasst und die Verdrahtungsschicht die erste Elektrode des Kondensators und die UBM-Schicht die zweite Elektrode des Kondensators bildet.
  • Dieser Aufbau der Anordnung hat den Vorteil, dass der Kondensator mit Hilfe von Standardprozessen zur Herstellung integrierter Schaltkreise und Kontaktstrukturen mit nur einem zusätzlichen Materialabscheidungsschritt und zwei zusätzlichen Maskenschritten hergestellt werden kann. Somit kann die erfindungsgemäße Anordnung preiswert und einfach hergestellt werden.
  • Mit den weiteren vorteilhaften Ausgestaltungen gemäß der Unteransprüche 2 bis 4 können Anordnungen mit komplexen Funktionen, beispielsweise Schaltungen zur Ansteuerung von Anzeigevorrichtungen, einfach und preiswert hergestellt werden.
  • Weiterhin betrifft die Erfindung eine Anzeigevorrichtung, welche eine Anordnung mit einem Substrat, einem Kondensator, einer Verdrahtungsschicht und einer Kontaktstruktur, wobei der Kondensator eine erste Elektrode und eine zweite Elektrode sowie ein dazwischenliegendes Dielektrikum umfasst, die Kontaktstruktur eine UBM (Under Bump Metallisation)-Schicht und einen Bump-Kontakt umfasst und die Verdrahtungsschicht die erste Elektrode des Kondensators und die UBM-Schicht die zweite Elektrode des Kondensators bildet, enthält.
  • Im folgenden sollen weitere Einzelheiten und Merkmale der Erfindung anhand von zwei Figuren und der Beschreibung einer möglichen Ausführungsform näher erläutert werden.
  • Dabei zeigt
  • Fig. 1, Fig. 2 jeweils einen schematischen Querschnitt einer möglichen Anordnung und
  • Fig. 3 ein Fließschema zur Herstellungsschritte einer möglichen Anordnung.
  • Eine Anzeigevorrichtung, beispielsweise ein Flüssigkristallbildschirm, umfasst wenigstens eine Anordnung, beispielsweise einen integrierten Schaltkreis, zur Ansteuerung derselben. Diese Anordnung umfasst neben aktiven Bauelementen auch weitere Komponenten, wie beispielsweise Kondensatoren.
  • Fig. 1 zeigt einen schematischen Querschnitt durch eine Anordnung mit zwei Verdrahtungsschichten, einem Kondensator und einer Kontaktstruktur. Auf einem Substrat 1 sind verschiedene Materialschichten abgeschieden, die einen Kondensator C und zwei Verdrahtungsschichten bilden. Die Verdrahtungsschichten haben die Aufgabe, den Kondensator mit anderen Komponenten der Anordnung sowie diese Komponenten untereinander zu verbinden. Je nach Verwendung der Anordnung und Herstellungsmethode kann das Substrat 1 ein isolierendes Material, ein halbleitendes Material, ein leitendes Material oder eine Verbundstruktur aus zwei oder mehr Schichten enthalten.
  • Für den Fall, dass das Substrat 1 ein isolierendes Material enthält, kann es bevorzugt sein, dass das isolierende Material ein keramisches Material, wie beispielsweise Al2O3 oder AlN, ist.
  • Für den Fall, dass das Substrat 1 ein halbleitendes Material enthält, kann es bevorzugt sein, dass das halbleitende Material Silicium, Galliumarsenid, Indiumphosphid, Galliumaluminiumarsenid oder Germanium enthält. Es kann vorteilhaft sein, dass diese Materialien mit Bor, Arsen, Antimon, Phosphor oder einer Kombination dieser Dotierstoffe dotiert sind. In dem Substrat 1 können sich ein oder mehrere aktive Bauelemente, wie beispielsweise Dioden oder Transistoren befinden. Die aktiven Bauelemente können vorteilhaft einen integrierten Schaltkreis bilden.
  • Für den Fall, dass das Substrat 1 ein leitendes Material enthält, kann es bevorzugt sein, dass das leitende Material ein wärmebeständiges Metall, wie beispielsweise Wolfram oder Molybdän, ist.
  • Für den Fall, dass das Substrat 1 eine Verbundstruktur aus zwei oder mehr Schichten aufweist, kann es bevorzugt sein, dass diese Verbundstruktur in LTCC (low temperature co-fired ceramics)-Technologie hergestellt wird. In die LTCC-Verbundstruktur können zusätzlich eine oder mehr passive Komponenten, wie beispielsweise Widerstände, Kondensatoren, Induktivitäten oder Streifenleitungen integriert sein. Die passiven Komponenten können vorteilhaft einen integrierten Schaltkreis bilden.
  • Alternativ kann die Verbundstruktur zwei oder mehr Schichten aus einem halbleitenden Material enthalten, wobei jede Schicht unterschiedlich stark oder mit unterschiedlichen Dotierstoffen dotiert sein kann. Auch in dieser Ausführung können die einzelnen Schichten ein oder mehrere aktive Bauelemente, wie beispielsweise Dioden oder Transistoren enthalten. Die aktiven Bauelemente können vorteilhaft einen integrierten Schaltkreis bilden. Es kann auch vorteilhaft sein, dass die Verbundstruktur aus zwei oder mehr Schichten eine Schicht aus einem isolierenden Material und eine Schicht aus einem leitenden oder halbleitenden Material enthält.
  • Auf dem Substrat 1 ist vorzugsweise eine isolierende Schicht 2, welche beispielsweise SiO2 enthalten kann, aufgebracht. Es kann vorteilhaft sein, dass die isolierende Schicht 2 SiO2 dotiert mit beispielsweise Bor, Arsen, Antimon, Phosphor oder einer Kombination dieser Dotierstoffe enthält. Auf der isolierenden Schicht 2 ist eine erste Verdrahtungsschicht 3 strukturiert aufgebracht. Auf der ersten Verdrahtungsschicht 3 und auf den Bereichen der isolierenden Schicht 2, welche nicht mit der ersten Verdrahtungsschicht 3 bedeckt sind, befindet sich eine erste dielektrische Schicht 4. Die erste dielektrische Schicht 4 enthält beispielsweise SiO2, Si3N4 oder SixOyNz (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1). Auf der ersten dielektrischen Schicht 4 ist eine zweite Verdrahtungsschicht 6 strukturiert aufgebracht. Über elektrisch leitende Kontaktlöcher 5 wird die erste Verdrahtungsschicht 3 in einigen Bereichen elektrisch mit der zweiten Verdrahtungsschicht 6 verbunden. Die erste Verdrahtungsschicht 3, die zweite Verdrahtungsschicht 6 und die Kontaktlöcher 5 enthalten beispielsweise Ti/TiN/Al(Cu). Auf der zweiten Verdrahtungsschicht 6 und auf den Bereichen der ersten dielektrischen Schicht 4, welche nicht mit der zweiten Verdrahtungsschicht 6 bedeckt sind, ist eine Schutzschicht 7 aufgebracht. Die Schutzschicht 7 kann ein anorganisches Material wie beispielsweise SiO2, Si3N4 oder SixOyNz (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1), ein organisches Material wie beispielsweise Polyimid oder Polycyclobenzobuten oder eine Kombination anorganischer und organischer Materialien enthalten. Die Schutzschicht 7 ist in einigen Bereich derart unterbrochen, dass Bereiche der zweiten Verdrahtungsschicht 6 nicht mit der Schutzschicht 7 bedeckt sind. Auf den Bereich der zweiten Verdrahtungsschicht 6, wo sich später ein Kondensator befinden soll, und auf die Schutzschicht 7 ist eine zweite dielektrische Schicht 8, welche vorzugsweise ein Oxid, ein Nitrid oder ein Oxynitrid enthält, abgeschieden. Vorzugsweise enthält die zweite dielektrische Schicht 8 SiO2, Si3N4 oder SixOyNz (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1). Die Bereiche der zweiten Verdrahtungsschicht 6, welche mit der zweiten dielektrischen Schicht 8 bedeckt sind, fungieren in diesem Bereich als erste Elektrode des Kondensators. Die Bereiche der zweiten dielektrischen Schicht 8, welche direkt auf der zweiten Verdrahtungsschicht 6 aufgebracht sind, fungieren in diesem Bereich als Dielektrikum des Kondensators. Auf die zweite dielektrische Schicht 8 sowie auf die Bereiche der zweiten Verdrahtungsschicht 6, die nicht mit der zweiten dielektrischen Schicht 8 bedeckt sind, ist eine UBM (Under Bump Metallisation)-Schicht 9 aufgebracht, welche vorzugsweise Au/TiW enthält. In den Bereichen, wo sich ein Kondensator befinden soll, fungiert die UBM-Schicht 9 als zweite Elektrode des Kondensators. Ein Bump- Kontakt 10, welcher vorzugsweise Au enthält und beispielsweise mittels Elektroplattierens auf die UBM-Schicht 9 aufgebracht wird, bildet zusammen mit der UBM-Schicht 9 in diesem Bereich eine Kontaktstruktur zur elektrischen Kontaktierung des Kondensators und/oder der in dem Substrat 1 befindlichen Bauelemente bzw. integrierten Schaltkreise. Die Verbindungsstruktur ist mit der zweiten Verdrahtungsschicht 6 in elektrischem Kontakt.
  • Alternativ kann die UBM-Schicht 9 derart strukturiert sein, dass sie zusätzlich als Verbindungsleitung fungiert und beispielsweise den Kondensator mit der zweiten Verdrahtungsschicht 6 oder mehrere Kontaktstrukturen untereinander verbindet.
  • Alternativ können die verschiedenen Materialschichten, beispielsweise die erste Verdrahtungsschicht 3 und die zweite Verdrahtungsschicht 6, derart strukturiert sein, dass sie eine oder mehr weitere Komponenten der Anordnung bilden. In einer Anordnung zur Ansteuerung einer Anzeigevorrichtung kann eine solche Komponenten beispielsweise ein Kolonnen- und Spalten-Decoder für ein Array aus nicht-flüchtigen Halbleiterspeichern, ein Ein-Ausgabe-Baustein (I/O-Baustein), eine SRAM (Static Random Access Memory)- Speicherzelle, eine ROM (Read-Only Memory)-Speicherzelle oder eine logische Komponente sein. Eine elektrische Verbindung dieser Komponenten beispielsweise untereinander oder mit dem Kondensator oder einer Verbindungsstruktur kann vorteilhaft über die UBM-Schicht 9 erfolgen.
  • Komponenten, wie beispielsweise integrierte Schaltkreise, aktive Bauelemente oder passive Bauelemente, welche sich im Substrat 1 befinden, können über elektrisch leitende Kontaktlöcher (nicht dargestellt), welche sich in der isolierenden Schicht 2 befinden, mit der ersten Verdrahtungsschicht 3 verbunden sein.
  • Der Kondensator kann beispielsweise als "Charge-Pump"-Kondensator oder als Entkopplungskondensator fungieren.
  • Fig. 2 zeigt einen schematischen Querschnitt durch eine Anordnung mit zwei Verdrahtungsschichten, einem Kondensator und einer Kontaktstruktur, welche sich über einem Transistor befinden. In dieser Ausführungsform enthält das Substrat 1 ein halbleitendes Material. In dem Substrat 1 befinden sich zwei Halbleiterbereiche, der Source-Bereich S und der Drain-Bereich D des Transistors. Die isolierende Schicht 2 ist vorzugsweise eine Feldoxidschicht aus SiO2. In der ersten dielektrischen Schicht 4, welche bevorzugt SiO2 enthält, befindet sich das Gate G des Transistors. Das Gate G enthält beispielsweise n-dotiertes oder p-dotiertes poly-Silicium. Über elektrisch leitende Kontaktlöcher 13 ist die erste Verdrahtungsschicht 3 mit den Halbleiterbereichen S, D im Substrat 1 verbunden.
  • In Fig. 3 ist eine Methode zur Herstellung einer erfindungsgemäßen Anordnung gezeigt. Zur Herstellung einer erfindungsgemäßen Anordnung wird zunächst wie mittels bekannter Prozesse beispielsweise ein Wafer, welcher, wie in Fig. 3A gezeigt, ein Substrat 1, eine isolierende Schicht 2, eine erste Verdrahtungsschicht 3, welche über Kontaktlöcher 5 mit einer zweiten Verdrahtungsschicht 6 verbunden ist, eine erste dielektrische Schicht 4, welche sich zwischen der ersten Verdrahtungsschicht 3 und der zweiten Verdrahtungsschicht 6 befindet, und eine Schutzschicht 7 aufweist, hergestellt. In dem Substrat 1, welches ein halbleitendes Material enthält, befinden sich aktive Bauelemente in Form eines integrierten Schaltkreises. Über elektrisch leitende Kontaktlöcher (nicht dargestellt) in der isolierenden Schicht 2, ist der integrierte Schaltkreis mit der ersten Verdrahtungsschicht 3 verbunden.
  • Auf diesen Wafer wird, wie in Fig. 3B gezeigt, zunächst ein Photoresist 11 aufgebracht und derart strukturiert, dass die Bereiche der zweiten Verdrahtungsschicht 6, auf denen sich später ein Kondensator befinden soll, nicht mit dem Photoresist 11 bedeckt sind. Dazu wird an dieser Stelle ein Loch 12, beispielsweise mittels Ätzens, durch die Schicht des Photoresist 11 und die Schutzschicht 7 geschaffen. Anschließend wird, wie in Fig. 3C gezeigt, der Photoresist 11 entfernt.
  • Auf die Schutzschicht 7 und die freigelegten Bereiche der zweiten Verdrahtungsschicht 6 wird eine zweite dielektrische Schicht 8 abgeschieden (Fig. 3D).
  • Auf die zweite dielektrische Schicht 8 wird ein Photoresist 11 aufgebracht und derart strukturiert, dass die Bereiche der zweiten Verdrahtungsschicht 6, wo später eine elektrische Kontaktierung der Kontaktstruktur oder des Kondensators stattfinden soll, freigelegt sind. Dazu wird in diesen Bereichen jeweils ein Loch 12, beispielsweise mittels Ätzens, durch die Schicht des Photoresist 11, die zweite dielektrische Schicht 8 und die Schutzschutz 7 geschaffen (Fig. 3E). Anschließend wird, wie in Fig. 3F gezeigt, der Photoresist 11 entfernt.
  • Auf die zweite dielektrische Schicht 8 und die freigelegten Bereiche der zweiten Verdrahtungsschicht 6 wird eine UBM-Schicht 9 abgeschieden (Fig. 3G).
  • Auf die UBM-Schicht 9 wird ein Photoresist 11 aufgebracht und derart strukturiert, dass die Bereiche der UBM-Schicht 9, wo später eine Kontaktstruktur sein soll, freigelegt sind (Fig. 3H). Anschließend wird der Bump-Kontakt 10, beispielsweise mittels Elektroplattierens, hergestellt (Fig. 3I).
  • Zur weiteren Strukturierung der UBM-Schicht 9 wird der Photoresist 11 erneut strukturiert, in dem in den Bereichen, wo sich in der fertigen Anordnung keine UBM- Schicht 9 befinden soll, jeweils ein Loch 12 geschaffen wird. Die Bereiche der UBM- Schicht 9, welche nicht mit dem Photoresist 11 bedeckt sind, werden, beispielsweise mittels Ätzens, entfernt (Fig. 3J). Anschließend wird, wie in Fig. 3K gezeigt, der Photoresist 11 entfernt.
  • Eine derartige Anordnung kann beispielsweise zur Ansteuerung einer Anzeigevorrichtung verwendet werden.

Claims (5)

1. Anordnung mit einem Substrat, einem Kondensator, einer Verdrahtungsschicht und einer Kontaktstruktur, wobei
der Kondensator eine erste Elektrode und eine zweite Elektrode sowie ein dazwischenliegendes Dielektrikum umfasst,
die Kontaktstruktur eine UBM (Under Bump Metallisation)-Schicht und einen Bump- Kontakt umfasst und
die Verdrahtungsschicht die erste Elektrode des Kondensators und die UBM-Schicht die zweite Elektrode des Kondensators bildet.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat wenigstens eine Komponente enthält.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass der Kondensator mit der Komponente elektrisch gekoppelt ist.
4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Komponente ausgewählt ist aus der Gruppe der aktiven Bauelemente, der passiven Bauelemente und der integrierten Schaltkreise.
5. Anzeigevorrichtung, welche eine Anordnung mit einem Substrat, einem Kondensator, einer Verdrahtungsschicht und einer Kontaktstruktur, wobei
der Kondensator eine erste Elektrode und eine zweite Elektrode sowie ein dazwischenliegendes Dielektrikum umfasst,
die Kontaktstruktur eine UBM (Under Bump Metallisation)-Schicht und einen Bump- Kontakt umfasst und
die Verdrahtungsschicht die erste Elektrode des Kondensators und die UBM-Schicht die zweite Elektrode des Kondensators bildet, enthält.
DE10159466A 2001-12-04 2001-12-04 Anordnung mit Kondensator Withdrawn DE10159466A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE10159466A DE10159466A1 (de) 2001-12-04 2001-12-04 Anordnung mit Kondensator
EP02804322A EP1459359A1 (de) 2001-12-04 2002-12-02 Anordnung mit einem kondensator
JP2003550263A JP2005512320A (ja) 2001-12-04 2002-12-02 キャパシタを備えた構成
KR10-2004-7008407A KR20040071158A (ko) 2001-12-04 2002-12-02 캐패시터를 포함하는 장치 및 디스플레이 디바이스
PCT/IB2002/005111 WO2003049158A1 (en) 2001-12-04 2002-12-02 Arrangement comprising a capacitor
US10/497,805 US20050006688A1 (en) 2001-12-04 2002-12-02 Arrangement comprising a capacitor
AU2002365727A AU2002365727A1 (en) 2001-12-04 2002-12-02 Arrangement comprising a capacitor
TW091135156A TW200410301A (en) 2001-12-04 2002-12-04 Arrangement comprising a capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10159466A DE10159466A1 (de) 2001-12-04 2001-12-04 Anordnung mit Kondensator

Publications (1)

Publication Number Publication Date
DE10159466A1 true DE10159466A1 (de) 2003-06-12

Family

ID=7707951

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10159466A Withdrawn DE10159466A1 (de) 2001-12-04 2001-12-04 Anordnung mit Kondensator

Country Status (8)

Country Link
US (1) US20050006688A1 (de)
EP (1) EP1459359A1 (de)
JP (1) JP2005512320A (de)
KR (1) KR20040071158A (de)
AU (1) AU2002365727A1 (de)
DE (1) DE10159466A1 (de)
TW (1) TW200410301A (de)
WO (1) WO2003049158A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10348902B4 (de) * 2002-10-17 2010-08-05 Samsung Electronics Co., Ltd., Suwon MIM-Kondensatorstruktur und Herstellungsverfahren

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10203397B4 (de) * 2002-01-29 2007-04-19 Siemens Ag Chip-Size-Package mit integriertem passiven Bauelement
DE10349749B3 (de) * 2003-10-23 2005-05-25 Infineon Technologies Ag Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen
JP2005347622A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP5027431B2 (ja) * 2006-03-15 2012-09-19 ルネサスエレクトロニクス株式会社 半導体装置
US20090032941A1 (en) * 2007-08-01 2009-02-05 Mclellan Neil Under Bump Routing Layer Method and Apparatus
US7906424B2 (en) 2007-08-01 2011-03-15 Advanced Micro Devices, Inc. Conductor bump method and apparatus
CN101630667A (zh) * 2008-07-15 2010-01-20 中芯国际集成电路制造(上海)有限公司 形成具有铜互连的导电凸块的方法和系统
US8314474B2 (en) * 2008-07-25 2012-11-20 Ati Technologies Ulc Under bump metallization for on-die capacitor
US8497564B2 (en) * 2009-08-13 2013-07-30 Broadcom Corporation Method for fabricating a decoupling composite capacitor in a wafer and related structure
US8803286B2 (en) * 2010-11-05 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Low cost metal-insulator-metal capacitors
US8710658B2 (en) * 2011-11-18 2014-04-29 Cambridge Silicon Radio Limited Under bump passive components in wafer level packaging
US9960106B2 (en) * 2012-05-18 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US8896096B2 (en) * 2012-07-19 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Process-compatible decoupling capacitor and method for making the same
JP6725109B2 (ja) * 2016-08-30 2020-07-15 住友電工デバイス・イノベーション株式会社 半導体装置
US10595410B2 (en) * 2016-10-01 2020-03-17 Intel Corporation Non-planar on-package via capacitor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674771A (en) * 1992-04-20 1997-10-07 Nippon Telegraph And Telephone Corporation Capacitor and method of manufacturing the same
JP3160198B2 (ja) * 1995-02-08 2001-04-23 インターナショナル・ビジネス・マシーンズ・コーポレ−ション デカップリング・コンデンサが形成された半導体基板及びこれの製造方法
US6184551B1 (en) * 1997-10-24 2001-02-06 Samsung Electronics Co., Ltd Method of forming integrated circuit capacitors having electrodes therein that comprise conductive plugs
JP2000206566A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 薄膜半導体装置
KR100280288B1 (ko) * 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
JP2001222023A (ja) * 1999-12-01 2001-08-17 Sharp Corp 液晶表示装置
US6498364B1 (en) * 2000-01-21 2002-12-24 Agere Systems Inc. Capacitor for integration with copper damascene processes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10348902B4 (de) * 2002-10-17 2010-08-05 Samsung Electronics Co., Ltd., Suwon MIM-Kondensatorstruktur und Herstellungsverfahren

Also Published As

Publication number Publication date
WO2003049158A1 (en) 2003-06-12
KR20040071158A (ko) 2004-08-11
US20050006688A1 (en) 2005-01-13
TW200410301A (en) 2004-06-16
AU2002365727A1 (en) 2003-06-17
JP2005512320A (ja) 2005-04-28
EP1459359A1 (de) 2004-09-22

Similar Documents

Publication Publication Date Title
DE69528079T2 (de) Verfahren zur herstellung eines kondensators für eine integrierte schaltung und und verfahren zum hinzufügen von on-chip-kondensatoren zu einer integrierten schaltung
DE69132627T2 (de) Halbleiter-bauteil
DE10159466A1 (de) Anordnung mit Kondensator
DE4119920C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE69624712T2 (de) Verfahren zur herstellung einer metall-leitungsstruktur für eine integrierte schaltung mit verbessertem elektromigrationswiderstand
DE19748847B4 (de) Halbleiterbauelement mit einer Vielschichtverbindungsstruktur und Verfahren zur Herstellung desselben
WO2008101738A1 (de) Halbleiteranordnung mit grabenkondensator und verfahren zu deren herstellung
DE3922456A1 (de) Halbleiterspeichereinrichtung und verfahren zur herstellung derselben
DE102006056066A1 (de) Halbleiterbauelement mit Justiermarkierungsschicht und Herstellungsverfahren
DE102012219330A1 (de) Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE69616687T2 (de) Elektronisches bauelement, welches eine dünnschichtstruktur mit passiven elementen enthält
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10313793A1 (de) Halbleiterbauelement mit MIM-Kondensatorstruktur und Herstellungsverfahren
DE60121137T2 (de) Passivierungsschicht auf einer Halbleitervorrichtung mit einer ferroelektrischen Schicht
DE102005056906A1 (de) Integrierte Schaltungsanordnung mit in Reihe geschalteten Kondensatoren und Verwendung
DE2909996A1 (de) Nur-lese-speicher und verfahren zu seiner herstellung
DE69422252T2 (de) Halbleiteranordnung mit einem Halbleiterelement ausgestaltet in einer Mesastruktur
DE102013113767A1 (de) Halbleitervorrichtung mit einer Identifikationskennzeichnung
DE3786693T2 (de) Programmierbarer Kontaktfleck.
DE102018103169A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE112021002396T5 (de) Verfahren zur verwendung von ätzstoppmaterial bei der herstellung von kondensatoren, integrierte baugruppen, die kondensatoren umfassen
DE10341564B4 (de) Kondensatoranordnung und Verfahren zur Herstellung derselben
DE3409387C2 (de) Halbleitervorrichtung
DE102015101571A1 (de) Wafer-basierter beol-prozess für die chip-einbettung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee