CN1181549C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1181549C CN1181549C CNB021183872A CN02118387A CN1181549C CN 1181549 C CN1181549 C CN 1181549C CN B021183872 A CNB021183872 A CN B021183872A CN 02118387 A CN02118387 A CN 02118387A CN 1181549 C CN1181549 C CN 1181549C
- Authority
- CN
- China
- Prior art keywords
- wiring layer
- metal wiring
- wiring
- capacitor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 105
- 238000000034 method Methods 0.000 title claims description 31
- 239000003990 capacitor Substances 0.000 claims abstract description 125
- 239000010410 layer Substances 0.000 claims description 171
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 54
- 239000010949 copper Substances 0.000 claims description 35
- 239000011229 interlayer Substances 0.000 claims description 34
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 25
- 229910052802 copper Inorganic materials 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000007769 metal material Substances 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 11
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000005260 corrosion Methods 0.000 description 20
- 230000007797 corrosion Effects 0.000 description 20
- 230000002401 inhibitory effect Effects 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000012535 impurity Substances 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000005538 encapsulation Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
电容器元件的下电极和布线形成在作为比最上布线层更低的一个层面的布线层中。然后，在形成电容绝缘膜之后，在其整个表面上形成TiN膜，然后对该TiN膜进行构图，从而形成电容器元件的上电极和用于把上电极电连接到第三布线层的布线的引线。另外，在最上层中，形成一个覆盖电电容器元件的上部分的屏蔽。
Description
技术领域
本发明涉及具有适用于模拟电路的MIM(金属绝缘体金属)电容器元件的半导器器件以及其制造方法。
背景技术
人们已经开发出C-MOS型半导体器件(集成电路)，其中用于模拟电路的电容器形成在半导体基片上。在这些半导体器件中，具有连接到D/A(数/模)转换器和A/D(模/数)转换器的S/H(采样/保持)电路的每个器件需要在电容器元件中精确地保持电荷。
图1为示出S/H电路的一个例子的电路图。S/H包括开关元件2、电容器元件3和缓冲器电路4。另外，输入端1接收模拟信号，并且A/D转换器(未示出)连接到输出端5。
开关元件2接收时钟信号，并且当时钟信号处于高(H)电平时，开关元件2导通，从而根据模拟信号的电压对电容器元件3进行充电。当时钟信号变为低(L)电平时，开关元件2断开。因此，电容器元件3保持所充电的电荷。缓冲器电路4根据在电容器元件3中充电的电荷把电压提供到A/D转换器。因此，根据模拟信号的电压从A/D转换器输出数字信号。
作为形成在C-MOS型半导体器件中的电容器元件，列举如下(1)具有与MOS晶体管相同的结构的电容器，即，由多晶硅栅极和半导体基片构成一个电容器，(2)由叠层在半导体基片上的一对多晶硅膜所构成的电容器，其被称为双多晶硅电容器元件，以及(3)由叠层在半导体基片上的一对金属膜夹住绝缘膜所构成的电容器，其被称为MIM电容器元件。
顺便提及，由于多晶硅具有相对较高的电阻率，对电容器元件的两个电极中的一个电极使用多晶硅意味着电阻器元件被串联到该电容器元件。相应地，使用多晶硅的电容器元件不适用于需要以高速工作的S/H电路。另外，由于多晶硅是一种半导体，因此使用多晶硅的电容器元件还具有一个缺点，耗尽层的厚度响应施加在电极之间的电压而改变，导致其电容量的改变。
与此相反，MIM电容器元件具有一个优点，即它的两个电极由金属膜所构成，表现出较低的电阻率，并且电容量不随所施加的电压而改变。
图2为示出构成MIM电容器元件的常规半导体器件的一个例子的截面示图。
把半导体基片10分割为多个元件区域的元件隔离区域11被提供在半导体基片10上。在由元件隔离区域11所分割的每个元件区域中，作为MOS晶体管的源/漏极的一对杂质扩散区12以相互分离的状态而形成。栅极13形成在这对杂质扩散区12之间的区域上方，并在它们之间插入一个绝缘膜(栅极绝缘膜)。
四个布线层被提供在半导体基片10的上方。在此，四个布线层按照接近于半导体基片10的次序分别表示为第一布线层(最下层)15、第二布线层17、第三布线层19和第四布线层(最上层)。层间绝缘膜25a、25b、25c和25d分别形成在半导体基片10和第一布线层15、第一布线层15和第二布线层17、第二布线层17和第三布线层19、以及第三布线层19和第四布线层23之间。预定图案的布线分别形成在每个布线层15、17、19和23中。
在图2中所示的例子中，MOS晶体管的一个杂质扩散区12通过通孔14a连接到第一布线层15的布线15a，栅极13通过通孔14b连接到第一布线层15的布线15b。另外，布线15a通过通孔16a连接到第二布线层17的布线17a，以及布线15b通过通孔16b连接到第二布线层17的布线17b。另外，布线17a通过通孔18a连接到形成在第三布线层19中的电容器元件24的下电极19a，并且布线17b通过通孔18b连接到第三布线层19的布线19b。
电容绝缘膜20形成在下电极19a上，以及上电极21形成在电容绝缘膜20上。
在第四布线层23中，形成覆盖电容器元件24的上部分的屏蔽23a，以及分别通过通孔22a和22b连接到上电极21和布线19b的导线23b。
由聚酰亚胺等等所制成的钝化膜(未示出)形成在第四布线层23上。其中形成有这些布线层15、17、19和23和钝化膜的半导体基片10被密封在由树脂等等所制成的封装(未示出)中。
尽管MIM电容器元件的下电极通常随着布线层中的布线的形成同时形成，但是电容器绝缘膜和上电极必需独立于布线层和层间绝缘膜而形成。相应地，如果MIM电容器元件的下电极是通过使用布线层而形成，例如使用接近于半导体基片的第一布线层，则在MIM电容器元件的形成区域与该形成区域周围的区域之间产生大的级差(不均匀)，并且难以在MIM电容器元件上形成微小的布线。
因此，如上文所述，该MIM电容器元件的下电极形成在紧接着在最上层的下方的布线层中，并且覆盖上述MIM电容器元件的屏蔽形成在最上层中。在这种情况中，尽管难以在最上层中形成MIM电容器元件。在这种情况下，尽管在最上层中难以形成微小的图案，但是通常对在最上层中的微小图案的要求并不严格，因此这在许多情况下是允许的。
本申请的发明人考虑到上述常规半导体器件具有上述问题。具体来说，尽管屏蔽23a形成在上述常规半导体器件中的MIM电容器元件上方，但是把上电极21和MOS晶体管(栅极13)电连接的导线23b形成在第四布线层(最上层)23中。相应地，在上电极21和该封装外部的导体之间产生寄生电容。然后，当该封装被接触或者当在该封装上附加散热器时，寄生电容的数值增加。
例如，当电容绝缘膜为50纳米厚时，该封装由塑料所制成并且为0.5毫米厚，该电容绝缘膜和封装塑料的介电常数相等，在该电容器元件的上方没有屏蔽，并且把散热器等等的导体置于该封装之上，然后寄生电容的大小与MIM电容器元件的电容值相比大约变为1/10000。这表示大约该封装外部信号的1/10000被作为噪声导入到该信号线中。如果该封装的处部信号的幅度与内容信号的幅度相等，则该电路的精度下降为大约13比特(213 8192)。
在CD(压缩光盘)等等的数字音频中的信号目前被以16比特或更多的精度而处理。因此，具有上述精度的电容器元件(其中寄生电容变为大约原始MIM电容器元件的电容的1/10000的精度)是不够的，因此需要具有较高精度的电容器元件。
发明内容
本发明的一个目的是提供一种具有适合于模拟电路的电容器元件的半导体器件，其中与现有技术相比受到外部噪声影响的程度降低，以及提供一种制造该器件的方法。
一种半导体器件，其中包括半导体基片、隔着层间绝缘膜叠加在半导体基片上的N个金属布线层(N为大于或等于3的整数)、以及电容器元件，其中包括形成于半导体基片上的下电极、电容绝缘膜和上电极，其中电容器元件的下电极形成于紧接着在最上布线层(第N个布线层)下方的布线层(第(N-1)个布线层)中，电容绝缘膜和上电极形成在第(N-1)个布线层和第N个布线层之间，并且上电极与第(N-1)个布线层的布线电连接，它们之间没有插入第N个布线层。
在本发明中，电容器元件的下电极形成在第(N-1)个布线层中。因此，电容器元件的上电极与第(N-1)个布线层的布线电连接，它们之间没有插入第N个布线层(最上层)。因此，例如屏蔽形成在第N个布线层中，从而覆盖电容器元件的上部分。该屏蔽保持固定的电压，从而避免在该电容器元件的电极与外部导体之间产生寄生电容。结果，可以获得一个适合于模拟电路并且不容易受到外部噪声影响的电容器元件。
电容器元件的下电极与第(N-1)个布线层的布线一同形成。在下电极上形成电容绝缘膜之后，由金属材料形成电容器元件的上电极和把第(N-1)个布线层的布线电连接到该上电极的导线。本发明的半导体器件可以如此制造。
在此提供一种半导体器件，其特征在于把包括一个半导体基片、隔着层间绝缘膜叠加在半导体基片上的N个金属布线层(N为大于或等于3的整数)、以及在该金属布线层中的电容器元件，其包括下电极、电容绝缘膜以及上电极，并形成在最上布线层(第N个布线层)和紧接着在最上布线层(第N个布线层)下方的布线层(第(N-1)个布线层)之间，其中下电极形成在第(N-1)个布线层的布线上，电容绝缘膜形成在下电极上，上电极形成在电容绝缘膜上，并且上电极与第(N-1)个布线层的布线电连接，它们之间没有插入第N个布线层。
当使用铜作为布线材料时，对于放置在要形成于布线层中的图案宽度具有限制，因此大图案的形成受到限制。在这种情况中，电容器元件的下电极形成在第(N-1)个布线层的布线上，然后在下电极上顺序形成电容绝缘膜和上电极。另外，上电极连接到第(N-1)个布线层的布线，它们之间没有插入地第N个布线层(最上层)。然后，例如一个屏蔽形成在第N布线层上，从而覆盖电容器元件的上部。该屏蔽被保持在固定电压，从而避免电容器元件的电极和外部电容器之间产生寄生电容。结果，可以获得一种适合于模拟电路并且不容易受到外部噪声的干扰的电容器元件。
由金属材料在第(N-1)个布线层的布线上形成电容器元件的下电极和第一引线，在此之后，在半导体基片上形成到达第(N-1)个布线层的布线。在下电极上形成电容绝缘膜，以及用于把第一引线电连接到上电极的第二引线与上电极一同形成在电容绝缘膜上，它们两者都由金属材料所形成。相应地，可以如此制造本发明的半导体器件。
附图简述
图1为示出S/H电路的一个例子的电路图。
图2为示出包括MIM电容器元件的常规半导体器件的一个例子的截面示图。
图3为包括本发明第一实施例的MIM电容器元件的半导体器件的截面示图。
图4A至4M为示出制造包括本发明第一实施例的MIM电容器元件的半导体器件的方法的截面示图。
图5为示出包括本发明第二实施例的MIM电容器元件的半导体器件的截面示图；以及
图6A至6M为示出制造包括本发明第二实施例的MIM电容器元件的半导体器件的方法的截面示图。
具体实施方式
下面参照附图描述本发明的实施例。
(第一实施例)
图3为示出包括根据本发明实施例1的MIM电容器元件半导体器件的截面示图。
把半导体基片30分为多个元件区域的元件隔离区被提供在半导体基片30中。在由元件隔离区31所分隔的每个元件区域中。作为MOS晶体管的源极/漏极的一对杂质扩散区以相互分离的状态而形成。栅极33形成在一对杂质扩散区32之间的区域上，从而在它们之间插入绝缘膜(栅极绝缘膜)。
四个金属布线层的层面被提供在半导体基片30上。在此，四个金属布线层按照接近于半导体基片30的次序分别表示为第一布线层(最下层)35、第二布线层37、第三布线层39和第四布线层(最上层)43。层间绝缘膜45a、45b、45c和45d分别形成在半导体基片30和第一布线层35、第一布线层35和第二布线层37、第二布线层37和第三布线层39、以及第三布线层39和第四布线层43之间。预定图案的布线分别形成在每个布线层35、37、39和43中。
在该实施例中，MOS晶体管的一个杂质扩散区32通过通孔34a连接到第一布线层35的布线35a，栅极33通过通孔34b连接到第一布线层35的布线35b。另外，布线35a通过通孔36a连接到第二布线层37的布线37a，以及布线35b通过通孔36b连接到第二布线层37的布线37b。另外，布线37a通过通孔38a连接到形成在第三布线层39中的电容器元件44的下电极39a，并且布线37b通过通孔38b连接到第三布线层39的布线39b。
电容绝缘膜40和上电极41a叠加在下电极39a上。上电极41a通过与上电极41a同时形成的引线41b电连接到第三布线层39的布线39b。
在电容器元件44的上方，提供形成于第四布线层43中的屏蔽43a。由聚酰亚胺等等所制成的钝化膜(未示出)形成在第四布线层43上。其中形成有这些布线层35、37、39和43和钝化膜的半导体基片30被密封在由树脂等等所制成的封装(未示出)中。
在本实施例中，电容器元件44的上电极41a电连接到第三布线层39的布线39b，而不用通过第四布线层(最上层)43，并且它通过布线39b如此连接到MOS晶体管。另外，在第四布线层43中，形成屏蔽43a，从而覆盖电容器元件44的上部分。因此，屏蔽43a被保持在固定电压，从而避免该电容器元件44与封装外部的导体之间产生寄生电容。相应地，可以充分地保证模拟电路的精确性。
图4A至4M为示出包含根据本实施例的MIM电容器元件的半导体器件的制造方法的工艺步骤的截面示图。
首先，如图4A中所示，通过采用硅的局部氧化(LOCOS)方法或者浅沟道隔离(STI)方法在半导体基片30中形成元件隔离区31。在采用STI方法的情况中，例如在半导体基片30中形成一个沟道，然后在其中填充氧化硅(SiO2)，如此形成元件绝缘区31。
绝缘膜(栅极绝缘膜)接着形成在半导体基片30上，并且由多晶硅所制成的栅极33以预定的图案形成在该绝缘膜上。在以该栅极33作为掩膜，把杂质注入到半导体基片30上之后，执行热处理，从而形成杂质扩散区32。然后，通过化学汽相淀积(CVD)方法把氧化硅淀积在半导体基片30的整个上表面上，从而形成层间绝缘膜45a。通过光刻方法在层间绝缘膜45a的预定位置上形成接触孔。
接着，通过溅射方法在半导体基片30的整个上表面上淀积铝(Al)/铜(Cu)，从而填充该接触孔，如此同时在层间绝缘膜45a上形成通孔34a和34b和大约500纳米厚的金属膜(Al/Cu膜)。然后，通过光刻方法在金属膜上执行构图，从而形成第一布线层35的布线35a、35b等等。
通过CVD方法在半导体基片30的整个表面上淀积氧化硅，从而形成层间绝缘膜45b，然后在该层间绝缘膜45b的预定位置上形成一个接触孔。然后，通过溅射方法在半导体基片30的整个上表面上淀积Al/Cu，从而填充该接触孔，如此也在层间绝缘膜45b上形成通孔36a和36b以及大约500纳米厚的金属膜(Al/Cu膜)。对该金属膜执行构图，如此形成第二布线层37的布线37a、37b等等。
然后，通过CVD方法在半导体基片30的整个上表面上淀积氧化硅，从而形成层间绝缘膜45c，然后在该层间绝缘膜45c的预定位置上形成一个接触孔。然后，通过溅射方法在半导体基片30的整个上表面上淀积Al/Cu，从而填充该接触孔，如此也在层间绝缘膜45c上形成通孔36a和36b以及大约500纳米厚的金属膜(Al/Cu膜)46。对该金属膜执行构图，如此形成第二布线层37的布线37a、37b等等。
到目前为止的处理基本上与图2中所示的常规半导体器件的制造方法相同。
接着，通过图4B中所示的光刻胶在金属膜46上形成预定图案的阻蚀膜47。
使用该阻蚀膜47作为掩膜，对金属膜46采用Cl2/BCl3/N2类型的气体执行干法蚀刻，从而形成如图4C中所示的下电极39a和第三布线层39的布线39b。然后，消除阻蚀膜47，如图4D中所示。
如图4E中所示，接着通过等离子体CVD方法在半导体基片30的整个表面上形成大约30纳米厚度的氧化硅膜48。然后，如图4F中所示，以预定的图案在氧化硅膜48上形成阻蚀膜49。基本上该阻蚀膜49略大于下电极39a，从而遗留下一部分氧化硅膜48，即在下电极39a侧面上的部分。
通过以阻蚀膜49作为掩膜，把氧化硅膜48蚀去，如图4G中所示，然后形成覆盖下电极39a的顶部和侧面的电容绝缘膜40。然后除去阻蚀膜49，如图4H中所示。
如图4I中所示，接着通过溅射方法在半导体基片30的整个表面上形成大约150纳米厚度的TiN膜50。然后，在TiN膜50上形成具有所需布线图案和上电极图案的预定阻蚀膜51，如图4J中所示。
使用阻蚀膜51作为掩膜蚀去TiN膜50，从而形成电容器元件44的上电极41a、用于把上电极41a电连接到布线39b的引线41b、以及第三布线层39的其它布线，如图4K中所示。在此之后，除去阻蚀膜51，如图4L中所示。
然后，如图4M中所示，通过CVD方法在半导体基片30的整个表面上形成层间绝缘膜45d，然后在该层间绝缘膜45d的预定位置上形成一个接触孔。然后，通过溅射方法在半导体基片30的整个上表面上淀积Al/Cu，如此也在层间绝缘膜45d上形成连接到第三布线层39的通孔(未示出)以及大约500纳米厚的金属膜(Al/Cu膜)52。如图3中所示，在通过光刻方法对金属膜52执行构图之后，形成屏蔽43a和第四布线层43的布线(未示出)。如此完成包括根据本实施例的MIM电容器元件的半导体器件。
根据制造包括本实施例的MIM电容器元件的半导体器件的方法，在第四布线层(最上层)43上没有布线直接连接到MIM电容器元件44，并且由于电容器元件44的上部分被屏蔽43a所覆盖，因此可以避免在电容器元件44的电极41a与封装外部的导体之间产生寄生电容。结果，当用于模拟电路中时，获得防止外部噪声混合到半导体器件中的效果。
(第二实施例)
图5为示出包括根据本发明第二实施例的MIM电容器元件的半导体器件的截面示图。
在最近几年，随着半导体器件的集成度的提高，铜(Cu)被用作为布线材料，取代通常用于现有技术中的铝或铝合金(在下文中简称为揂l擜)。与l相比，铜的优点是具有较低的电阻和较高的电迁移容限。
铜布线通常通过所谓的镶嵌(damascene)方法而形成。根据该镶嵌方法，通过所需的布线图案在绝缘膜中形成沟道，然后在该沟道中嵌入铜。附着在绝缘膜上的铜被通过化学机械抛光(CMP)方法而除去，从而形成铜布线。
但是，在铜的CMP中存在一种安排，其中当存在具有大面积的铜图案和具有小面积的铜图案时，则对大面积图案的抛光速度较快，而对小面积图案的抛光速度较慢。因此，如果需要类似于电容器元件的电极这样由铜所形成的大面积图案时，则在CMP处理过程中，存在电容部分的铜图案被过度抛光的问题。为了避免这种问题，需要在与铜布线的工艺不同的工艺中形成电容器元件的电极。本发明是把本发明应用于这些半导体器件的一个例子。
把半导体基片60分为多个元件区域的元件隔离区61被提供在半导体基片60上。在由元件隔离区61所分隔的每个元件区域中，作为MOS晶体管的源极/漏极的一对杂质扩散区62以相互分离的状态而形成。栅极63形成在该对杂质扩散区62之间的区域上方，从而把绝缘膜置于它们之间。
四个布线层被提供在该半导体基片60上。在此，四个布线层按照接近于半导体基片60的次序分别表示第一布线层(最下层)65、第二布线层67、第三布线层69、以及第四布线层(最上层)73。第一布线层65、第二布线层67以及第三布线层69由Cu所形成，并且第四布线层73由Al所形成。在每个布线层65、67、69和73中形成预定图案的布线。
请注意，在形成布线层65、67和69的铜布线中，使其宽度比由生产限制条件所确定的固定宽度更窄。当需要通过大电流时，平行地设置具有比固定宽度更窄的宽度的多个布线，从而元件被这些布线所连接。
层间绝缘膜75a、75b、75c和75d分别形成在半导体基片60和第一布线层65、第一布线层65和第二布线层67、第二布线层67和第三布线层69、以及第三布线层69和第四布线层73之间。
在该实施例中，MOS晶体管的一个杂质扩散区62通过通孔64a连接到第一布线层65的布线65a，栅极63通过通孔64b连接到第一布线层65的布线65b。另外，布线65a通过通孔66a连接到第二布线层67的布线67a，以及布线65b通过通孔66b连接到第二布线层67的布线67b。另外，布线67a通过通孔68a连接到布线69a，并且布线67b通过通孔68b连接到第三布线层69的布线69b。
电容器元件74的下电极70a形成在第三布线层69的布线69a上，并且电容绝缘膜71和上电极72a形成在下电极70a上。上电极72a通过引线70b和72b电连接到第三布线层69的布线69b。
在第四布线层73中，形成覆盖电容器元件74的上部分的屏蔽73a。钝化膜(未示出)形成在第四布线层73上。另外，形成有布线层65、67、69和73和钝化膜的半导体基片60被密封在由树脂等等所制成的封装(未示出)中。
在本实施例中，电容器元件74的上电极72a电连接到第三布线层69的布线69b，而不用通过第四布线层(最上层)73，并且它通过布线69b如此连接到MOS晶体管。另外，在第四布线层73中，形成屏蔽73a，从而覆盖电容器元件74的上部分。因此，屏蔽73a被保持在固定电压，从而避免该电容器元件74与封装外部的导体之间产生寄生电容。相应地，可以充分地保证模拟电路的精确性。
图6A至6M为示出制造包括根据本发明的MIM电容器元件的半导体器件的方法的工艺步骤截面示图。
首先，如图6A中所示，通过STI方法在半导体基片60中形成元件隔离区61。接着在半导体基片60上形成绝缘膜(栅极绝缘膜)，从而在绝缘膜上形成由多晶硅所制成的预定图案的栅极63。在以该栅极63为掩膜把杂质注入到半导体基片60中之后，执行热处理，从而形成杂质扩散区62。然后在半导体基片60的整个表面上淀积氧化硅，从而形成层间绝缘膜75a。
在此之后，通过光刻方法在层间绝缘膜75a的预定位置上形成接触孔和沟道。在层间绝缘膜75a的整个表面上形成大约25纳米厚的钽(Ta)膜，以作为阻挡金属膜，并且在上面溅射铜，从而随后形成一个种子层。然后，通过电镀方法对铜进行电镀，从而形成大约950纳米厚的铜膜。在层间绝缘膜75a上形成的阻挡金属膜和铜膜被通过CMP方法而除去，从而仅仅使铜遗留在接触孔和沟道中，如此形成通孔64a和64b，以及第一布线层65的布线65a和65b等等。
然后在半导体基片60的整个表面上淀积多晶硅，从而形成层间绝缘膜75b，然后通过光刻方法，在层间绝缘膜75b的预定位置上形成一个接触孔和沟道。然后顺序在层间绝缘膜75b的整个表面上形成阻挡金属膜和种子层，在其上面形成大约950纳米厚的铜膜。形成在层间绝缘膜75b上的阻挡金属膜和铜膜被通过CMP方法而除去，从而仅仅在接触孔和沟道中遗留下铜，如此形成第二布线层67的通孔66a和66b以及布线67a和67b。
在下文中形成层间绝缘膜75c、通孔68a和68b、第三布线层69的布线69a和69b等等的工艺是相同的。
接着，通过溅射方法在半导体基片60的整个表面上形成大约100纳米厚的TiN膜76。
如图6B中所示，接着通过光刻胶在TiN膜上形成预定图案的阻蚀膜77。
然后，以该阻蚀膜77作为掩膜，通过使用CF4/O2/H2O型的气体对TiN膜76执行各向异性蚀刻，从而形成下电极70a和第一引线70b，如图6C中所示。在本例中，下电极70a形成在第三布线层69的布线69a上，并且第一引线70b形成在第三布线层69的布线69b上。然后，除去阻蚀膜77，如图6D中所示。
如图6E中所示，接着通过等离子体CVD方法在半导体基片60的整个表面上形成大约30纳米厚度的氧化硅膜78。然后，如图6F中所示，以预定的图案在氧化硅膜78上形成阻蚀膜79。基本上该阻蚀膜79略大于下电极70a，从而在下电极70a侧面上遗留下一部分氧化硅膜78。
通过以阻蚀膜79作为掩膜，把氧化硅膜78蚀去，如图6G中所示，然后形成覆盖下电极70a的顶部和侧面的电容绝缘膜71。然后除去阻蚀膜79，如图6H中所示。
如图6I中所示，接着通过溅射方法在半导体基片60的整个表面上形成大约100纳米厚度的TiN膜80。然后，在TiN膜80上形成具有所需布线图案和上电极图案的预定阻蚀膜81，如图6J中所示。
使用阻蚀膜81作为掩膜蚀去TiN膜80，从而形成电容器元件74的上电极72a以及要连接到第一引线70b的第二引线72b，如图6K中所示。在此之后，除去阻蚀膜81，如图6L中所示。
然后，如图6M中所示，在半导体基片60的整个表面上形成层间绝缘膜75d，然后在该层间绝缘膜75d的预定位置上形成一个接触孔。在已经通过CVD方法把铝淀积在半导体基片60的整个表面上之后，与形成要连接到第三布线层69的布线的通孔(未示出)一同，还在层间绝缘膜75d中形成大约500纳米厚的铝膜82。如图5中所示，在通过光刻方法对铝膜82进行构图之后，形成屏蔽73a和第四布线层73的布线(未示出)。如此完成包括根据本实施例的电容器元件的半导体器件。
根据制造包括本实施例的电容器元件的半导体器件的方法，在直接与MIM电容器元件74相接触的第四布线层(最上层)73中没有布线，并且由于电容器元件74的上部分被屏蔽73a所覆盖，因此可以避免电容器元件74的电极72a与该封装外部的导体之间产生寄生电容。结果，当用于模拟电路中时，可以获得避免外部噪声混入该半导体器件中的效果。
请注意，尽管在第一和第二实施例中描述四个布线层的情况，但是本发明可用于三个布线层甚至五个以上的布线层的情况。
Claims (10)
1.一种半导体器件，其中包括：
半导体基片；
隔着层间绝缘膜叠加在所述半导体基片的上部之上的N个金属布线层，N为大于或等于3的整数；以及
电容器元件，其中包括形成于所述半导体基片上方的下电极、电容绝缘膜和上电极，其中
所述电容器元件的下电极形成于紧接着在最上金属布线层下方的第N-1个金属布线层中，所述电容绝缘膜和所述上电极形成在所述第N-1个金属布线层和所述第N个金属布线层之间，并且所述上电极与所述第N-1个金属布线层的布线电连接，它们之间没有插入所述第N个金属布线层。
2.根据权利要求1所述的半导体器件，其中
把所述第N-1个金属布线层连接到所述上电极的布线由与所述上电极相同的金属膜所形成。
3.根据权利要求1所述的半导体器件，其中用于覆盖所述电容器元件的上部分的屏蔽形成在所述第N个金属布线层中。
4.一种半导体器件，其中包括：
半导体基片；
隔着层间绝缘膜叠加在所述半导体基片上方的N个金属布线层，N为大于或等于3的整数；以及
在该金属布线层中，包括下电极、电容绝缘膜以及上电极的电容器元件形成在最上金属布线层，即第N个金属布线层，和紧接着在最上金属布线层下方的金属布线层，即第N-1个金属布线层，之间，其中
所述下电极形成在第N-1个金属布线层的布线上，
所述电容绝缘膜形成在下电极的上部上，
所述上电极形成在电容绝缘膜的上部上，以及
所述上电极与所述第N-1个金属布线层的布线电连接，它们之间没有插入第N个金属布线层。
5.根据权利要求4所述的半导体器件，其中
在所述金属布线层中，至少所述第N-1个金属布线层由铜形成。
6.根据权利要求4所述的半导体器件，其中
把所述第N-1个金属布线层连接到所述上电极的布线由与所述上电极相同的金属膜形成。
7.根据权利要求4所述的半导体器件，其中用于覆盖所述电容器元件的上部分的屏蔽形成在所述第N个金属布线层中。
8.一种制造半导体器件的方法，该半导体器件具有隔着层间绝缘膜叠加在半导体基片的上方的N个金属布线层，N为大于等于3的整数，以及一个电容器元件，其中包括下电极、电容绝缘膜、以及上电极，该方法包括：
与第N-1个金属布线层的布线一同形成所述电容器元件的所述下电极的步骤；
在所述下电极上形成所述电容绝缘膜的步骤；以及
用金属材料在所述电容绝缘膜上形成所述上电极以及用于把所述第N-1个金属布线层的布线连接到所述上电极的引线的步骤。
9.一种制造半导体器件的方法，该半导体器件具有隔着层间绝缘膜叠加在半导体基片的上方的N个金属布线层，N为大于等于3的整数，以及一个电容器元件，其中包括下电极、电容绝缘膜、以及上电极，该方法包括：
在所述半导体基片上方形成到达所述第N-1个金属布线层的布线的步骤；
用金属材料在到达所述第N-1个金属布线层的所述布线上形成所述下电极和第一引线的步骤；
在所述下电极上形成所述电容绝缘膜的步骤；
用金属材料在所述电容绝缘膜上形成所述上电极以及用于把所述第一引线电连接到所述上电极的第二引线的步骤。
10.根据权利要求9所述的制造半导体器件的方法，其中所述第N-1个金属布线层的布线由铜形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001307784A JP3746979B2 (ja) | 2001-10-03 | 2001-10-03 | 半導体装置及びその製造方法 |
| JP307784/2001 | 2001-10-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1411067A CN1411067A (zh) | 2003-04-16 |
| CN1181549C true CN1181549C (zh) | 2004-12-22 |
Family
ID=19127195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021183872A Expired - Fee Related CN1181549C (zh) | 2001-10-03 | 2002-04-26 | 半导体器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7227214B2 (zh) |
| JP (1) | JP3746979B2 (zh) |
| KR (1) | KR100732024B1 (zh) |
| CN (1) | CN1181549C (zh) |
| TW (1) | TW548830B (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2839581B1 (fr) * | 2002-05-07 | 2005-07-01 | St Microelectronics Sa | Circuit electronique comprenant un condensateur et au moins un composant semiconducteur, et procede de conception d'un tel circuit |
| TW548779B (en) * | 2002-08-09 | 2003-08-21 | Acer Labs Inc | Integrated capacitor and method of making same |
| US6784478B2 (en) * | 2002-09-30 | 2004-08-31 | Agere Systems Inc. | Junction capacitor structure and fabrication method therefor in a dual damascene process |
| KR100480641B1 (ko) * | 2002-10-17 | 2005-03-31 | 삼성전자주식회사 | 고 커패시턴스를 지니는 금속-절연체-금속 커패시터, 이를구비하는 집적회로 칩 및 이의 제조 방법 |
| US7098501B2 (en) * | 2003-02-05 | 2006-08-29 | Sun Microsystems, Inc. | Thin capacitive structure |
| US7674682B2 (en) * | 2003-10-30 | 2010-03-09 | Texas Instruments Incorporated | Capacitor integration at top-metal level with a protective cladding for copper surface protection |
| FR2873444B1 (fr) * | 2004-07-22 | 2007-03-02 | Univ Pasteur | Cellule de mesure de piezorheometre et piezorheometre correspondant |
| KR100560821B1 (ko) * | 2004-08-17 | 2006-03-13 | 삼성전자주식회사 | 반도체 소자의 캐패시터 형성 방법 |
| US7576382B2 (en) * | 2005-02-02 | 2009-08-18 | Ricoh Company, Ltd. | Semiconductor integrated device and method of providing shield interconnection therein |
| US20060255434A1 (en) * | 2005-05-12 | 2006-11-16 | Yinon Degani | Shielding noisy conductors in integrated passive devices |
| JP5038612B2 (ja) | 2005-09-29 | 2012-10-03 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US20080157210A1 (en) * | 2006-12-27 | 2008-07-03 | Chang Gung University | High-linearity and high-power CMOS structure and manufacturing method for the same |
| US20080318372A1 (en) * | 2006-12-27 | 2008-12-25 | Hsien-Chin Chiu | Manufacturing method of high-linearity and high-power cmos structure |
| DE102008004927A1 (de) * | 2008-01-18 | 2009-07-30 | Qimonda Ag | Integrierte Schaltung mit Leiterbahnen und Kontaktstrukturen sowie Verfahren zur Herstellung einer derartigen integrierten Schaltung |
| US20100224960A1 (en) * | 2009-03-04 | 2010-09-09 | Kevin John Fischer | Embedded capacitor device and methods of fabrication |
| JP6108935B2 (ja) * | 2012-04-27 | 2017-04-05 | 株式会社半導体エネルギー研究所 | スタンダードセル、半導体装置、及び電子機器 |
| JP6336826B2 (ja) * | 2014-06-04 | 2018-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6356536B2 (ja) * | 2014-08-25 | 2018-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US11239142B2 (en) * | 2019-10-18 | 2022-02-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method for forming the same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2982193B2 (ja) * | 1989-12-28 | 1999-11-22 | 株式会社村田製作所 | 高周波コイルの製造方法 |
| GB9414362D0 (en) * | 1994-07-15 | 1994-09-07 | Plessey Semiconductors Ltd | Trimmable capacitor |
| US5841190A (en) * | 1995-05-19 | 1998-11-24 | Ibiden Co., Ltd. | High density multi-layered printed wiring board, multi-chip carrier and semiconductor package |
| JPH09270325A (ja) * | 1996-03-29 | 1997-10-14 | Tokin Corp | 電子部品 |
| US5874770A (en) * | 1996-10-10 | 1999-02-23 | General Electric Company | Flexible interconnect film including resistor and capacitor layers |
| US6072278A (en) * | 1997-08-06 | 2000-06-06 | Alliedsignal Inc. | High capacitance pixel for electronic displays |
| US6198123B1 (en) * | 1997-08-29 | 2001-03-06 | Cardiac Pacemakers, Inc. | Shielded integrated circuit capacitor connected to a lateral transistor |
| JP2000011684A (ja) * | 1998-06-18 | 2000-01-14 | Mitsubishi Electric Corp | 入力保護回路、アンチフューズアドレス検出回路および半導体集積回路装置 |
| JP3516593B2 (ja) * | 1998-09-22 | 2004-04-05 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP2000223670A (ja) * | 1999-02-01 | 2000-08-11 | Mitsubishi Electric Corp | 電界効果型トランジスタ及びその製造方法 |
| US6180976B1 (en) * | 1999-02-02 | 2001-01-30 | Conexant Systems, Inc. | Thin-film capacitors and methods for forming the same |
| JP3715502B2 (ja) | 2000-03-14 | 2005-11-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6630736B1 (en) * | 2000-07-27 | 2003-10-07 | National Semiconductor Corporation | Light barrier for light sensitive semiconductor devices |
-
2001
- 2001-10-03 JP JP2001307784A patent/JP3746979B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-02 US US10/112,701 patent/US7227214B2/en not_active Expired - Lifetime
- 2002-04-04 TW TW091106898A patent/TW548830B/zh not_active IP Right Cessation
- 2002-04-16 KR KR1020020020668A patent/KR100732024B1/ko active IP Right Grant
- 2002-04-26 CN CNB021183872A patent/CN1181549C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3746979B2 (ja) | 2006-02-22 |
| JP2003115544A (ja) | 2003-04-18 |
| KR20030028698A (ko) | 2003-04-10 |
| US20030062564A1 (en) | 2003-04-03 |
| CN1411067A (zh) | 2003-04-16 |
| TW548830B (en) | 2003-08-21 |
| US7227214B2 (en) | 2007-06-05 |
| KR100732024B1 (ko) | 2007-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1181549C (zh) | 半导体器件及其制造方法 | |
| US7732926B2 (en) | Semiconductor device having a through electrode with a low resistance and method of manufacturing the same | |
| CN1199264C (zh) | 内插器及其制造方法 | |
| CN1144290C (zh) | 半导体器件及其生产方法 | |
| US7994609B2 (en) | Shielding for integrated capacitors | |
| CN106158736B (zh) | 包括沟槽内的特征件的电子器件 | |
| CN101533838B (zh) | 与气隙结合的金属-氧化物-金属电容器 | |
| CN1725499A (zh) | 以埋入式区域内连线形成的静态随机存取记忆体及其方法 | |
| CN1835235A (zh) | 半导体器件和mim电容器 | |
| CN1568535A (zh) | 金属－绝缘体－金属(mim)电容器结构及其制作方法 | |
| CN1929124A (zh) | 半导体器件及其制造方法 | |
| CN1819194A (zh) | 具有多种垂直排列电容区域的电容元件 | |
| CN101414606A (zh) | 半导体器件中的叠层电容器及其制造方法 | |
| CN112185981B (zh) | 三维存储器结构制备方法 | |
| CN1507055A (zh) | 集成电路电容器 | |
| CN1862818B (zh) | 半导体器件及其制造方法 | |
| KR20110098913A (ko) | 집적 커패시터의 차폐 | |
| CN103579178B (zh) | 置于集成电路产品中装置层级的电容器及其制作方法 | |
| CN1635625A (zh) | 用铜制造高电容量电容器的方法及其结构 | |
| CN1825567A (zh) | 记忆晶胞电容与逻辑元件的整合制造方法及其结构 | |
| US10734444B1 (en) | Integrated circuits with integrated memory structures and capacitors and methods for fabricating the same | |
| US8222103B1 (en) | Semiconductor device with embedded low-K metallization | |
| CN1479375A (zh) | 电容器 | |
| CN1959964A (zh) | 电容器及其制造方法 | |
| CN1655356A (zh) | 集成电路器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20081212 Address after: Tokyo, Japan Patentee after: Fujitsu Microelectronics Ltd. Address before: Kanagawa, Japan Patentee before: Fujitsu Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: FUJITSU MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: FUJITSU LIMITED Effective date: 20081212 |
|
| C56 | Change in the name or address of the patentee |
Owner name: FUJITSU SEMICONDUCTOR CO., LTD. Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Kanagawa Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Kanagawa Patentee before: Fujitsu Microelectronics Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: Kanagawa Patentee after: Fujitsu Microelectronics Ltd. Address before: Tokyo, Japan Patentee before: Fujitsu Microelectronics Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: SUOSI FUTURE CO., LTD. Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD. Effective date: 20150525 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150525 Address after: Kanagawa Patentee after: SOCIONEXT Inc. Address before: Kanagawa Patentee before: FUJITSU MICROELECTRONICS Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041222 Termination date: 20210426 |