CN1635625A - 用铜制造高电容量电容器的方法及其结构 - Google Patents

用铜制造高电容量电容器的方法及其结构 Download PDF

Info

Publication number
CN1635625A
CN1635625A CN200310122963.0A CN200310122963A CN1635625A CN 1635625 A CN1635625 A CN 1635625A CN 200310122963 A CN200310122963 A CN 200310122963A CN 1635625 A CN1635625 A CN 1635625A
Authority
CN
China
Prior art keywords
capacitor
metal
area
insulating material
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200310122963.0A
Other languages
English (en)
Other versions
CN100536109C (zh
Inventor
宁先捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200310122963.0A priority Critical patent/CN100536109C/zh
Priority to US10/773,727 priority patent/US7015110B2/en
Publication of CN1635625A publication Critical patent/CN1635625A/zh
Application granted granted Critical
Publication of CN100536109C publication Critical patent/CN100536109C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了用铜制造高电容量MIM电容器的方法及其结构。一种改进的包括衬底的半导体集成电路器件结构。衬底上覆盖一定厚度的第一绝缘材料。电容器区域位于一定厚度的第一绝缘材料内，并从其下表面延伸到上表面。电容器具有从下表面延伸到上表面的宽度。该结构包括至少在电容器区域覆盖衬底的接触区域。下电容器极板由多个垂直金属结构形成。每一个垂直金属结构都具有宽度和高度，都沿着每个垂直金属结构的高度基本相互平行。阻挡金属层覆盖每个垂直金属结构的暴露表面。电容器电介质层覆盖垂直金属结构上的阻挡层的每个暴露表面。用金属材料在覆盖电容器电介质层的电容器区域内形成上电容器极板。

Description

用铜制造高电容量电容器的方法及其结构
技术领域
本发明涉及集成电路及制造半导体器件的工艺。本发明特别提供了一种方法和器件，用于制造具有金属—绝缘体—金属电容器结构的金属互连结构，该MIM电容器结构用于混合信号器件。举例来说，本发明已被应用到铜金属镶嵌结构，例如用于混合信号处理器件的双层镶嵌结构上。而且将会发现，本发明具有更加广阔的适用范围。例如，本发明可被应用于微处理器器件、存储器器件、专用集成电路器件及其他各类互连结构。
背景技术
集成电路或“IC”已经从在单个硅芯片上制造少数互连器件发展到数百万个器件。当前的IC所提供的性能与复杂度远远超过当初的想象。为了提高复杂度和电路密度(即在给定芯片面积内所能容纳的器件的数量)，最小器件特征尺寸，也被称为器件的“几何形状(geometry)”，随着每一代IC已经变得更小，现在正制造具有小于四分之一微米线宽的半导体器件。
提高电路密度不仅提高了IC的复杂度及性能，还给用户提供了更低成本的元件。IC制造设备可能要花费上亿甚至几十亿美元。每件制造设备有一定的晶片产量，而每一晶片上将有一定数量的IC。因此，通过把IC上的单个器件做得更小，在每个晶片上可以制造更多的器件，因而提高了制造设备的产量。把器件做得更小是很有挑战性的，因为在IC制造中所用的每一个工艺都有极限。也就是说，一个给定的工艺一般只向下适用到某一特征尺寸，然后，或者需要改变工艺，或者需要改变器件布局。此类极限的一个例子是形成交替的金属与电介质层的能力，其中，金属层不以噪声的形式彼此进行相互作用。
举例来说，平行板电容器结构已经被使用。此类的结构在R.Liu等在Proc.2000 IITC，pp.111-113(2000)中的一篇题目为“Single Mask Metal-Insulator-Metal(MIM)Capacitor with Copper Damascene Metallization forSub-0.18μm Mixed Mode Signal and System-On-a-Chip(SoC)Applications(以铜镶嵌金属化的单掩膜MIM电容器用于0.18微米以下混合模式信号及系统芯片(SoC)应用)”中被描述。R.Liu等大致地描述了平行板电容器的设计。平行板电容器设计经常使用两个较大的电极，以及中间夹着的电容器电介质。这其中有很多限制。例如此类设计经常需要占用很大的面积以提供混合模式集成电路器件所需的电容量。贯穿在本说明书，特别是在下文，描述了这些以及其它的限制。
从以上所述，可以看出，需要一种改进的用于处理半导体器件的技术。
发明内容
根据本发明，提供了用于制造半导体器件的技术，包括方法。更具体地讲，本发明提供了一种方法和设备，用于制造具有MIM电容器结构的金属互连结构，该MIM电容器结构用于混合信号器件。举例来说，本发明已被应用到铜金属镶嵌结构，例如用于混合信号处理器件的双层镶嵌结构上。而且将会发现，本发明具有更加广阔的适用范围。例如，本发明可被应用于微处理器器件、存储器器件、专用集成电路器件及其他各类互连结构。
在一个特定实施例中，本发明提供了一种用于制造包括例如金属—绝缘体—金属结构的电容器结构的集成电路器件的方法。此方法包括：提供一个衬底，包括覆盖的一定厚度的第一绝缘材料。衬底是半导体晶片，例如硅晶片等。此方法包括：在第一绝缘材料的一定厚度与电介质材料区域内形成多个开口。每一开口具有一定的宽度与高度。此方法包括：形成覆盖多个开口中的每一个的暴露表面的阻挡层。用金属层填充每一个开口，金属层基本占有每个开口的整个区域，以形成多个金属结构。每一金属结构具有一定的宽度和高度。此方法还包括平坦化金属层表面。此方法还包括在所述区域上制作图案，以暴露每个金属结构，以暴露覆盖每个金属结构的阻挡层。形成电容器电介质层，覆盖每一个被暴露的阻挡层结构。此方法也包括：形成第二金属层，它覆盖在覆盖阻挡层结构的电容器电介质层上。每一金属层结构、覆盖的电容器绝缘层以及第二金属层形成一个电容器结构。此方法平坦化第二金属层。
在另一个特定实施例中，本发明提供了一种用于制造包括电容器结构的集成电路器件的方法。此方法包括：提供半导体衬底，例如硅晶片。此方法包括：在半导体衬底上形成覆盖的一定厚度的第一绝缘材料，并定义电容器区域和互连区域。根据本发明，电容器和互连最好用共同的工艺形成。此方法还包括：在第一绝缘材料的一定厚度和第一绝缘材料的电容器区域内形成多个开口。每个开口具有一定的宽度和高度。此方法包括：在互连区域中，在第一绝缘材料的一定厚度内形成多个开口，以及，在电容器区域和互连区域形成覆盖多个开口中的每一个的暴露的表面的阻挡层。每一个开口用金属材料填充。金属材料基本占有每个开口的整个区域，以形成多个金属结构。每个金属结构具有一定的宽度和高度。此方法平坦化每个金属结构的表面区域。此方法包括：在电容器区域制作图案，暴露出每个金属结构上的阻挡层，以在除多个金属结构和阻挡层之外的电容器区域内形成开口。多个金属结构和阻挡层形成电容器的第一电极结构。此方法还包括：形成覆盖每个暴露的阻挡层结构的绝缘层，以给电容器形成电容器电介质，和用覆盖绝缘层的第二金属层填充电容器区域内的开口以形成电容器的第二电极结构。在优选实施例中，平坦化第二金属层。
此外，本发明提供了一种改进的半导体集成电路器件结构。此器件结构包括一个衬底。衬底上覆盖一定厚度的第一绝缘材料。电容器区域位于第一绝缘材料的一定厚度之内，并从第一绝缘材料的下表面延伸到第一绝缘材料的上表面。电容器区域具有从下表面延伸到上表面的宽度。在某些实施例中，此宽度可以略有改变。此结构包括至少在电容器区域内覆盖着衬底的接触区域。下电容器极板由多个在电容器区域内定义并连接到接触区域的垂直金属结构形成。多个垂直金属结构中的每一个都具有一定的宽度和高度。多个垂直金属结构中的每一个沿着每个垂直金属结构的高度的长度方向基本相互平行。形成阻挡金属层，覆盖多个垂直金属结构中的每一个的暴露表面。电容器电介质层覆盖每个垂直金属结构上的阻挡层的每一个暴露表面。用金属材料在覆盖电容器电介质层的电容器区域内形成上电容器极板。在优选实施例中，此器件结构还具有从上电容器极板形成的平坦化的表面。
相对于传统技术，利用本发明取得了很多益处。例如，本技术提供了使用依赖于传统技术的工艺的便利。在某些实施例中，此方法提供了更高的每晶片管芯产率。此外，此方法提供了和传统工艺技术兼容的工艺，基本上无须对传统的设备和工艺进行修改。依赖于此实施例，可以取得这些益处中的一个或更多个。贯穿本说明书，特别是在下文，将描述这些和其他的益处。
参考下面的详细描述和附图，能够更完整地理解本发明的各种附加目标、特征和优点。
附图说明
图1到图6示出了根据本发明的实施例，形成集成电路的简化的方法。
图1示出为了形成内建镶嵌结构，淀积了IMD和金属阻挡物，为MIM电容器构建了微能路阵列。
图2示出和传统的双镶嵌铜互连工艺一样，生成铜籽晶、电镀和CMP。
图3示出淀积了一层电介质之后，随后用光刻制作图案，以打开要构建MIM电容器的区域。
图4示出了选择性地刻蚀电介质并剥除残留的抗蚀剂，该工艺剩下了独立的铜微能路。
图5示出了图4的俯视图。
图6示出了为了共形地淀积MIM电容器电介质、上金属电极，并进行CMP以使上电极和IMD共平面。
具体实施方式
根据本发明，提供了用于制造半导体器件的技术，包括方法和最终得到的结构。本发明特别提供了一种方法和设备，用于制造具有MIM电容器结构的金属互连结构，该MIM电容器结构用于混合信号器件。举例来说，本发明已被应用到铜金属镶嵌结构，例如用于混合信号处理器件的双层镶嵌结构上。而且将会发现，本发明具有更加广阔的适用范围。例如，本发明可被应用于微处理器器件、存储器器件、专用集成电路器件及其他各类互连结构。
根据本发明的一个实施例的一种方法可以被简要提供如下：
1.提供半导体衬底；
2.形成覆盖半导体衬底表面的电介质层；
3.形成覆盖电介质层的导电层；
4.使用镶嵌工艺对导电层进行图案化，以形成覆盖电介质层的互连结构；
5.形成覆盖导电层的层间电介质层；
6.在层间电介质层上制作图案，以形成将被用于电容器结构的多个开口和镶嵌接线结构；
7.在开口和镶嵌接线结构内形成阻挡金属层，其中，阻挡金属层连接到图案化的导电层；
8.用金属材料填充覆盖阻挡金属层的开口，直到超出或者基本与层间电介质层的表面平齐的高度。
9.平坦化过量的金属层；
10.形成覆盖平坦化层表面的光刻胶；
11.在光刻胶上制作图案，以形成覆盖多个金属结构表面的暴露区域；
12.暴露多个金属结构中的每一个，每个金属结构具有一定高度和宽度，并暴露出阻挡金属层结构；
13.形成覆盖阻挡金属层结构的绝缘层；
14.形成覆盖绝缘层的金属层，它覆盖阻挡金属层，以便用绝缘层和多个金属结构形成电容器结构；
15.平坦化金属层；
16.按照需要执行其他步骤。
以上步骤序列提供了根据本发明的一个实施例的一种方法。也可以提供其他方法，其中，增加步骤，去掉一个或更多个步骤，或者以不同的顺序提供一个或更多的步骤，而不偏离权利要求的范围。如示出的那样，本方法提供了多个定义了电容器结构的垂直结构，还提供了一种使用类似工艺的互连结构。贯穿本发明，特别是在下文，可以找到本方法的进一步的细节。
根据本发明的另一个实施例的一种方法可以被简要提供如下：
1.提供半导体衬底；
2.形成覆盖半导体衬底表面的电介质层；
3.形成覆盖电介质层的导电层；
4.使用镶嵌工艺在导电层上制作图案，以形成覆盖电介质层的互连结构；
5.形成覆盖导电层的层问电介质层；
6.在层间电介质层上制作图案，以形成将被用于电容器结构的多个开口。
7.在开口内形成阻挡金属层，其中，阻挡金属层连接到制作了图案的导电层；
8.通过用金属材料填充覆盖阻挡金属层的开口直到超出或者基本与层间电介质的表面平齐的高度，形成下电容器极板；
9.平坦化过量的金属层；
11.形成覆盖平坦化金属层和层间电介质的电介质层；
12.形成覆盖平坦化层表面的光刻胶；
13.在光刻胶上制作图案，以形成覆盖多个金属结构表面的暴露区域；
14.去除电容器区域内的一部分层间电介质，以暴露出多个金属结构中的每一个，包括阻挡层部分；
15.形成覆盖阻挡金属层结构的绝缘层，以定义电容器电介质；
16.形成覆盖绝缘层的金属层，它覆盖阻挡金属层，以定义电容器的上极板；
17.平坦化金属层；
18.按照需要执行其他步骤。
以上步骤序列提供了根据本发明的一个实施例的一种方法。也可以提供其他方法，其中，增加步骤，去掉一个或更多个步骤，或者以不同的顺序提供一个或更多的步骤，而不偏离权利要求的范围。如示出的那样，本方法提供了多个定义了电容器结构的垂直结构。贯穿本发明，特别是在下文，可以找到本方法的进一步的细节。
图1到图6示出了根据本发明的实施例，形成集成电路的简化的方法。这些图仅仅是例子，它们不应该不恰当地限制权利要求的范围。本领域普通技术人员将能发现很多变化、修改和其他方案。如示出的那样，此方法从提供衬底101开始。衬底可以是硅晶片、包括绝缘体上的硅的多层结构等。此方法包括：形成覆盖衬底的绝缘层103(例如，二氧化硅、氟化氧化硅，应用材料公司商用名为Black Diamond，Dow Chemical商用名为SiLK及其它电介质材料)。形成电介质层105，覆盖绝缘层。在电介质层上制作图案，金属材料107填充制作了图案的电介质材料。在金属填充材料和制作了图案的电介质材料之间可以形成阻挡金属层。此处，金属材料可以是铜等，制作了图案的电介质材料可以是二氧化硅、氟化氧化硅、应用材料公司商用名为Black Diamond，Dow Chemical商用名为SiLK及其它电介质材料。阻挡金属层可以是钛、氮化钛、钽、氮化钽、钨及其合金、钼、氮化钨及氮化钼。平坦化方法平整或者平坦化金属和电介质材料层的上表面。当然，本领域普通技术人员将能发现很多变化、修改和其他方案。
此方法还包括：形成覆盖的一定厚度109的第一绝缘材料，它用作层间电介质。在某些实施例中，可以形成阻挡金属层和/或套盖层，覆盖金属层。此方法包括：在第一绝缘材料的一定厚度和电介质材料的区域内形成多个开口111。每个开口具有一定的宽度和高度。某些开口111最好位于定义了电容器结构的区域内。此外，某些开口119在定义了互连结构的区域内形成。此方法包括：形成覆盖多个开口中的每一个的暴露表面的阻挡层121。阻挡金属层可以是任何合适的材料，例如钛、氮化钛、钽、氮化钽、钨及其合金、钼、氮化钨及氮化钼。
参考图2，每个开口被用金属层201填充，金属层201基本上占有每个开口的整个区域，以形成多个金属结构。每个金属结构具有一定的宽度和高度。此方法还平坦化金属层的表面203。此方法最好使用和用于铜互连等的传统双镶嵌结构类似的技术。如示出的那样，在这一点上，此方法使用相同的工艺步骤形成电容器结构和互连结构。
该方法还包括：在电容器区域305制作图案，以暴露出每个金属结构。此处，此方法淀积覆盖金属微能路结构的表面的电介质层301。形成用作硬掩膜的光刻胶材料303，覆盖电介质层的表面。光刻胶材料被曝光并制作图案。选择性刻蚀工艺暴露覆盖每个金属结构的阻挡层401，如图4所示。在除金属结构以外的电容器区域内形成开口403。选择性刻蚀工艺使用C4F8、CO、O2、CF4、N2、Ar、SF6、CHF3，也可用CH3F、C4F6、C2F6或它们的组合。随后，光刻胶材料被剥除。当然，本领域普通技术人员将能发现很多变化、修改和其他方案。参考图5，示出了俯视图500。此处，阻挡金属层包围每个金属结构。每个金属结构是独自竖立的，并具有带平坦表面的自由端。每个金属结构基本等高，并且也以阵列空间结构提供。每个金属结构的底部部分连接到下层金属的连接区域。
此方法包括：形成覆盖每个暴露阻挡层结构的电容器电介质层601，如图6所示。电介质层可以是PE CVD氮化物或其它合适的低温电介质。电介质层最好是PE CVD氮化硅，它具有用于0.18微米设计规则的600到800埃的厚度。此方法还包括：形成覆盖电容器电介质层的第二金属层603，电容器电介质层覆盖阻挡层结构。提供第二金属层作为填充材料。此类材料最好是电镀或者淀积的铜。然后把铜平坦化。依赖于此实施例，可以有其他的修改、变化和其他方案。
可以理解，这里的例子和实施例仅用于说明的目的，据此，各种修改和变化将对本领域熟练技术人员有所启示，并被包括在本申请和所附权利要求的精神和范围以内。

Claims (20)

1.一种用于制造包括电容器结构的集成电路器件的方法，此方法包括：
提供一个衬底，包括覆盖的一定厚度的第一绝缘材料；
在第一层绝缘材料的一定厚度与电介质材料区域内形成多个开口，每一开口具有一定的宽度与高度；
形成覆盖多个开口中的每一个的暴露表面的阻挡层；
用金属层填充每一个开口，金属层基本占有每个开口的整个区域，以形成多个金属结构，每一金属结构具有一定的宽度和高度；
平坦化金属层表面；
在所述区域上制作图案，暴露每个金属结构，以暴露覆盖每个金属结构的阻挡层；
形成覆盖每一个暴露的阻挡层结构的绝缘层；和
形成第二金属层，它覆盖在覆盖阻挡层结构的电容器绝缘层上，从而每一金属层结构、覆盖的电容器绝缘层以及第二金属层形成一个电容器结构；和
平坦化第二金属层。
2.如权利要求1所述的方法，其中，金属结构基本是由铜材料或钨或铝组成。
3.如权利要求1所述的方法，其中，绝缘层是氮化硅或PE CVD氮化硅。
4.如权利要求1所述的方法，其中，绝缘层被保持在低于400摄氏度的温度。
5.如权利要求1所述的方法，还包括：和一个或多个所述形成集成电路的步骤同时，在第一绝缘材料内形成双镶嵌互连结构。
6.如权利要求1所述的方法，其中，阻挡金属层包含氮化钽。
7.如权利要求1所述的方法，其中，第二金属层包含钨，钨填充由多个金属结构占据的区域。
8.如权利要求1所述的方法，其中，制作图案包括选择性地去除一部分第一绝缘材料，以暴露出多个金属结构。
9.如权利要求8所述的方法，其中，选择的去除使用从C4F8、CO、O2、CF4、N2、Ar、SF6、CHF3、CH3F、C4F6或C2F6中选取的刻蚀剂。
10.如权利要求1所述的方法，其中，集成电路是混合模式信号器件。
11.一种半导体集成电路器件结构，包括：
衬底；
覆盖衬底的一定厚度的第一绝缘材料；
位于第一绝缘材料的一定厚度之内的电容器区域，电容器区域从第一绝缘材料的下表面延伸到第一绝缘材料的上表面，电容器区域具有一个宽度，该宽度从下表面延伸到上表面；
至少在电容器区域内覆盖衬底的接触区域；
由多个在电容器区域内定义并连接到接触区域的垂直金属结构形成的下电容器极板，多个垂直金属结构中的每一个都具有一定的宽度和高度，多个垂直金属结构中的每一个沿着每个垂直金属结构的高度基本相互平行；
阻挡金属层，覆盖多个垂直金属结构中的每一个的暴露表面；
电容器电介质层，覆盖每个垂直金属结构上的阻挡层的每个暴露表面；和
用金属材料在覆盖电容器电介质层表面的电容器区域内形成的上电容器极板；和
从上电容器极板形成的平坦化的表面。
12.如权利要求11所述的器件，其中，金属材料填充在第一绝缘材料的一定厚度内定义的电容器区域。
13.如权利要求11所述的器件，其中，电容器电介质层包含氧化物。
14.如权利要求12所述的器件，其中，下电容器极板包含铜材料。
15.如权利要求11所述的器件，其中，下电容器极板、电容器电介质和上电容器极板定义了用于混合信号器件的金属—绝缘体—金属电容器。
16.如权利要求11所述的器件，还包括在第一绝缘材料的一定厚度内定义的互连区域，互连区域在电容器区域之外。
17.一种用于制造包括电容器结构的集成电路器件的方法，此方法包括：
提供半导体衬底；
在半导体衬底上形成覆盖的一定厚度的第一绝缘材料；
定义电容区域和互连区域；
在第一层绝缘材料的一定厚度与第一绝缘材料的电容器区域内形成多个开口，每一开口具有一定的宽度与高度；
在互连区域内，在第一绝缘材料的一定厚度内形成多个开口；
在电容器区域和互连区域形成覆盖多个开口中的每一个的暴露的表面的阻挡层；
用金属材料填充每一个开口，金属材料基本占有每个开口的整个区域，以形成多个金属结构，每一金属结构具有一定的宽度和高度；
平坦化每个金属结构的表面区域；
在电容器区域形成图案，暴露出每个金属结构上的阻挡层，以在除多个金属结构和阻挡层之外的电容器区域内形成开口，多个金属结构和阻挡层形成电容器的第一电极结构；
形成覆盖每个暴露的阻挡层结构的绝缘层，以给电容器形成电容器电介质；
用覆盖电容器绝缘层的第二金属层填充电容器区域内的开口，以形成电容器的第二电极结构；和
平坦化第二金属层。
18.如权利要求17所述的方法，其中，第二金属层包含铜材料。
19.如权利要求17所述的方法，其中，金属材料是铜填充材料。
20.如权利要求17所述的方法，其中，电容器具有预定的电容量。
CN200310122963.0A 2003-12-30 2003-12-30 用铜制造高电容量电容器的方法及其结构 Expired - Lifetime CN100536109C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200310122963.0A CN100536109C (zh) 2003-12-30 2003-12-30 用铜制造高电容量电容器的方法及其结构
US10/773,727 US7015110B2 (en) 2003-12-30 2004-02-06 Method and structure of manufacturing high capacitance metal on insulator capacitors in copper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200310122963.0A CN100536109C (zh) 2003-12-30 2003-12-30 用铜制造高电容量电容器的方法及其结构

Publications (2)

Publication Number Publication Date
CN1635625A true CN1635625A (zh) 2005-07-06
CN100536109C CN100536109C (zh) 2009-09-02

Family

ID=34683165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200310122963.0A Expired - Lifetime CN100536109C (zh) 2003-12-30 2003-12-30 用铜制造高电容量电容器的方法及其结构

Country Status (2)

Country Link
US (1) US7015110B2 (zh)
CN (1) CN100536109C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811460A (zh) * 2012-10-17 2014-05-21 德州仪器德国股份有限公司 包括具有集成电路后端电容器及集成电路后端薄膜电阻器的半导体结构的电子装置及其制造方法
CN108269782A (zh) * 2017-01-03 2018-07-10 美光科技公司 高电容值金属隔离金属电容

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564626B1 (ko) * 2004-05-28 2006-03-28 삼성전자주식회사 대용량 mim 캐패시터 및 그 제조방법
KR100630689B1 (ko) * 2004-07-08 2006-10-02 삼성전자주식회사 트렌치형 ｍｉｍ 커패시터를 구비한 반도체 소자의 제조 방법
CN100483235C (zh) * 2006-12-04 2009-04-29 中芯国际集成电路制造(上海)有限公司 硅基液晶显示器单元及其形成方法
US7670921B2 (en) * 2006-12-28 2010-03-02 International Business Machines Corporation Structure and method for self aligned vertical plate capacitor
CN101807517B (zh) * 2010-02-25 2011-09-21 中国科学院上海微系统与信息技术研究所 形成铜互连mim电容器结构的方法
FR2957717B1 (fr) * 2010-03-22 2012-05-04 St Microelectronics Sa Procede de formation d'une structure de type metal-isolant-metal tridimensionnelle
CN102437023B (zh) * 2011-11-30 2014-04-09 上海华力微电子有限公司 一种多层金属-氧化物-金属电容的制作方法
CN103515350B (zh) * 2012-06-18 2016-02-10 上海华虹宏力半导体制造有限公司 垂直金属/绝缘层/金属mim电容及其制造方法
US8766404B1 (en) * 2013-01-10 2014-07-01 Intermolecular, Inc. Device design for partially oriented rutile dielectrics
US9093386B2 (en) * 2013-11-20 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer-damage-free etching
US10090378B1 (en) 2017-03-17 2018-10-02 International Business Machines Corporation Efficient metal-insulator-metal capacitor
US10262942B2 (en) * 2017-07-27 2019-04-16 Globalfoundries Inc. Method of forming cobalt contact module and cobalt contact module formed thereby

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451667B1 (en) * 2000-12-21 2002-09-17 Infineon Technologies Ag Self-aligned double-sided vertical MIMcap
US6620701B2 (en) * 2001-10-12 2003-09-16 Infineon Technologies Ag Method of fabricating a metal-insulator-metal (MIM) capacitor
US6559004B1 (en) * 2001-12-11 2003-05-06 United Microelectronics Corp. Method for forming three dimensional semiconductor structure and three dimensional capacitor
KR100471164B1 (ko) * 2002-03-26 2005-03-09 삼성전자주식회사 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법
US6593185B1 (en) * 2002-05-17 2003-07-15 United Microelectronics Corp. Method of forming embedded capacitor structure applied to logic integrated circuit
US6638830B1 (en) * 2002-09-18 2003-10-28 United Microelectronics Corp. Method for fabricating a high-density capacitor
US6706588B1 (en) * 2003-04-09 2004-03-16 Infineon Technologies Ag Method of fabricating an integrated circuit having embedded vertical capacitor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811460A (zh) * 2012-10-17 2014-05-21 德州仪器德国股份有限公司 包括具有集成电路后端电容器及集成电路后端薄膜电阻器的半导体结构的电子装置及其制造方法
CN103811460B (zh) * 2012-10-17 2018-12-04 德州仪器德国股份有限公司 电子装置及其制造方法
CN108269782A (zh) * 2017-01-03 2018-07-10 美光科技公司 高电容值金属隔离金属电容

Also Published As

Publication number Publication date
US7015110B2 (en) 2006-03-21
US20050140010A1 (en) 2005-06-30
CN100536109C (zh) 2009-09-02

Similar Documents

Publication Publication Date Title
KR100819150B1 (ko) 이중 다마신 구조로 된 ｍｉｍ 커패시터 구조 및 제조 방법
KR100796499B1 (ko) 커패시터를 갖는 반도체 소자 및 이의 제조방법
CN100347808C (zh) 金属容器结构的平面化
US7385241B2 (en) Vertical-type capacitor structure
CN100339991C (zh) 具有电容器的半导体器件及其制造方法
US20060234443A1 (en) MIM capacitor and method of fabricating same
CN1635625A (zh) 用铜制造高电容量电容器的方法及其结构
CN1531755A (zh) 利用牺牲材料的半导体构造及其制造方法
CN112185981B (zh) 三维存储器结构制备方法
CN1507055A (zh) 集成电路电容器
US6338999B1 (en) Method for forming metal capacitors with a damascene process
CN1251302C (zh) 制造半导体元件的方法及其半导体元件
KR100572828B1 (ko) 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
US20240304700A1 (en) Deep trench capacitor including a compact contact region and methods of forming the same
US7169680B2 (en) Method for fabricating a metal-insulator-metal capacitor
US6504205B1 (en) Metal capacitors with damascene structures
JP2022075547A (ja) 集積回路構造体および集積回路構造体を製造する方法（ｍｉｍキャパシタ構造体）
CN1992256A (zh) 半导体器件及其制造方法
EP4391047A1 (en) A mimcap assembly and method of producing thereof
US20230157030A1 (en) Trench-type beol memory cell
CN1779915A (zh) 用于金属阻挡层与晶种集成的方法与系统
JP2004503089A5 (zh)
KR100571401B1 (ko) 반도체 소자의 커패시터 형성 방법
GB2368722A (en) Integrated circuit with damascene structure and capacitor
TW200409150A (en) Method of building metal-insulator-metal capacitors in Cu inter-connects

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111202

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111202

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corp.

Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

CX01 Expiry of patent term

Granted publication date: 20090902

CX01 Expiry of patent term