CN1568535A - 金属－绝缘体－金属(mim)电容器结构及其制作方法 - Google Patents
金属－绝缘体－金属(mim)电容器结构及其制作方法 Download PDFInfo
- Publication number
- CN1568535A CN1568535A CNA028200012A CN02820001A CN1568535A CN 1568535 A CN1568535 A CN 1568535A CN A028200012 A CNA028200012 A CN A028200012A CN 02820001 A CN02820001 A CN 02820001A CN 1568535 A CN1568535 A CN 1568535A
- Authority
- CN
- China
- Prior art keywords
- layer
- leg
- bottom electrode
- capacitor structure
- mim capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 129
- 238000000034 method Methods 0.000 title claims abstract description 82
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 22
- 239000002184 metal Substances 0.000 title claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 62
- 230000008021 deposition Effects 0.000 claims abstract description 49
- 125000006850 spacer group Chemical group 0.000 claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 239000004020 conductor Substances 0.000 claims abstract description 17
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 73
- 238000000151 deposition Methods 0.000 claims description 66
- 230000004888 barrier function Effects 0.000 claims description 61
- 239000000203 mixture Substances 0.000 claims description 34
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 29
- 238000009832 plasma treatment Methods 0.000 claims description 27
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 18
- 239000004411 aluminium Substances 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 13
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical class [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 12
- 239000000460 chlorine Substances 0.000 claims description 10
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052801 chlorine Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000010849 ion bombardment Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- 125000002524 organometallic group Chemical group 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims description 2
- 238000004347 surface barrier Methods 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 1
- 238000010301 surface-oxidation reaction Methods 0.000 claims 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 17
- 230000003647 oxidation Effects 0.000 abstract description 11
- 238000007254 oxidation reaction Methods 0.000 abstract description 11
- 239000003989 dielectric material Substances 0.000 abstract description 10
- 239000012212 insulator Substances 0.000 abstract description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 abstract description 4
- 229910021529 ammonia Inorganic materials 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 127
- 238000005516 engineering process Methods 0.000 description 25
- 238000013461 design Methods 0.000 description 15
- 239000010408 film Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 230000008859 change Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000012360 testing method Methods 0.000 description 8
- 230000014509 gene expression Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000011282 treatment Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 229910018182 Al—Cu Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- VSCWAEJMTAWNJL-UHFFFAOYSA-K aluminium trichloride Chemical compound Cl[Al](Cl)Cl VSCWAEJMTAWNJL-UHFFFAOYSA-K 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BABRZABKMYNQLA-UHFFFAOYSA-N N.[O-2].[O-2].[O-2].[O-2].[O-2].O.[Ta+5].[Ta+5] Chemical compound N.[O-2].[O-2].[O-2].[O-2].[O-2].O.[Ta+5].[Ta+5] BABRZABKMYNQLA-UHFFFAOYSA-N 0.000 description 1
- JXXICDWXXTZTHN-UHFFFAOYSA-M N.[O-2].[O-2].[OH-].O.[Ta+5] Chemical compound N.[O-2].[O-2].[OH-].O.[Ta+5] JXXICDWXXTZTHN-UHFFFAOYSA-M 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000035784 germination Effects 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
- H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种金属－绝缘体－金属(MIM)电容器以及在集成电路(10)中制作这种结构的方法，采用沿着MIM电容器结构(12)中限定部位的一对腿(14)之间所确定的沟道(18)延伸的侧壁隔板(42)来改进MIM电容器结构(12)中的电容密度。每个腿(14)包括顶部和底部电极(38，30)和介于二者之间的一个绝缘层(36)，以及面对沟道(18)的侧壁(40)。侧壁隔板(42)包括一个导电层(44)和介于导电层(44)与一个腿(14)的侧壁(40)之间的绝缘层(36)，并且侧壁隔板(42)的导电层(44)与MIM电容器结构(12)的顶部电极(38)物理上分离开。还可以在上沉积用来减少电极氧化的绝缘层(36)之前对MIM电容器结构(12)的底部电极(30)进行氨水等离子处理。进而用一种多级速率蚀刻工艺来蚀刻MIM电容器结构(12)的顶部电极(38)和绝缘层(36)，用第一快速率实施各向异性的蚀刻直至分别限定了MIM电容器结构(12)的顶部电极(38)和绝缘层(36)的导电和介电材料之间界面附近的一点，然后用第二慢速率实施各向异性的蚀刻直至MIM电容器结构(12)的底部电极(30)上所限定的一个蚀刻阻挡层(34)附近的一点。
Description
技术领域
本发明一般涉及到集成电路制作，具体地涉及到集成电路中的金属-绝缘体-金属(MIM)电容器结构的制作。
减小电路面积对微电子革命是一种经济的动力。集成电路或芯片的电路密度因电路元件尺寸缩小而不断增加使得有可能实现越来越小的电路设计标准。随着越来越多的元件被设计在集成电路之内，集成电路的复杂性会增大，使得电路具备更强的功能性。另外，以往由若干集成电路实施的功能往往能够集成在同一个集成电路上，从而降低成本，功耗和尺寸，同时又能改善速度和互连性能。
此外，为了在电路设计中不必包括可能会增大电路尺寸，功耗和成本的分立元件，诸如电容，电感，电阻和其它类型无源元件等其它元件也逐渐被集成在集成电路中。然而，缩小电路设计标准和需要在集成电路内纳入各种无源电路元件的要求需要在集成电路制作工艺中纳入新材料，新结构和新的处理技术。
逐渐被纳入许多集成电路中的一种无源元件是金属-绝缘体-金属(MIM)电容器，它通常包括层叠布置的材料，材料中至少包括由导电材料制成的顶部和底部导电电极，以及由介电材料制成的中间绝缘层。典型的MIM电容器被制作在集成电路的外部金属层之间(例如是在M5和M6层之间)，使得电容器距下层的半导体基底比较远，以便尽量减少与基底形成的寄生电容效应。
例如是在诸如蜂窝电话和其它无线设备以及其它电信产品等高频(例如RF)电信设备中经常要使用MIM电容器。MIM电容器通常被用来提供集成电路内的各种功能，例如是与电源去耦，诸如模-数变换和滤波等模拟功能，以及传输线的终端。去耦用途一般具有比较宽松的漏电流要求，而诸如模-数变换(ADC)等模拟用途往往需要紧密的电容匹配和相对比较好的线性电压。另外，在许多电信设备特别是手持设备中需要降低损耗和比较小的线性温度。
随着对缩小集成电路中元件尺寸的要求越来越高，总希望尽量缩小被MIM电容器占据的电路面积。为了在小电路面积内用MIM电容器提供理想的电容，需要提高电容器的电容密度(根据目前的设计标准是按照每平方微米法拉(fF/μm2)来表示的)。
增大MIM电容器电容密度的常规方案通常注重于在MIM电容器的绝缘层中采用高介电常数(K)介电材料，削减绝缘层厚度，和/或采用能够增加周长(从而增大边缘和横向电容效应)的几何结构。
例如是在某些常规的MIM电容器设计中已经采用了诸如五氧化钽，氮氧化钽，氮化硅，钡锶钛酸盐(BST)，铅锆钛酸盐和氧化铪等高介电常数材料。还可以采用各种工艺改进按削减的厚度沉积这种材料，而不会在电容器设计的电极之间造成短路。
另外，有些MIM电容器设计是依靠多个“指形件”的设计形成一个电极。多个指形件彼此大致平行地延伸，与占据相同电路面积的单一连续电极相比能够增大周长。
然而，尽管对常规MIM电容器设计进行了改进，此类设计往往仍局限于最多1fF/μm2。然而，按照这样的密度，为许多用途(例如是许多RF用途)提供必要电容的电容器会非常大，特别是对于更先进的设计标准。例如是对于1fF/μm2，若是与诸如0.25μm RF BiCMOS技术这样的技术结合使用，一个100nF电容器需要的电路面积大约是边长1cm，所得的宽度是集成电路最小特征尺寸的大约40,000倍。
为此，在技术上显然需要不断推出能改进MIM电容器结构的电容密度的方法。
与MIM电容器制作有关的另一个难题是底部电极在制作过程中会氧化。特别是在采用氮化钛(TiN)做电极材料的情况下，电极在沉积绝缘层之前会发生氧化，并且形成导致漏电流的氧化钛。现有技术对阻止氧化的尝试包括在沉积电极材料的同一工具中沉积绝缘层。然而，若是在同一工具中同时沉积两层，必须大致同时对这两层进行构图和蚀刻，要求绝缘层与底部电极具有相同的设计图案。另外，底部电极和介电薄膜紧密联系的沉积不能保证在材料之间形成清洁的界面。
为此，在技术上还需要有一种方法能阻止在MIM电容器结构的底部电极上形成氧化。
与MIM电容器制作有关的另一个难题在于对MIM电容器结构的构图和蚀刻关系到铝质的电路连接。特别是对于集成电路的金属层中常用的铝或铝合金连接会暴露于诸如CCl4，BCl3，Cl2等等化学蚀刻剂，作为其副产品往往会产生氯化铝，需要额外采用铝聚合物清除步骤来清洁部分制成的集成电路。增加这一步骤会增加加工时间和成本，而且不一定能完全清除含有对Al有腐蚀作用的化合物的所有氯化物(Cl)。
为此，在技术上还需要有一种方法来蚀刻MIM电容器结构，同时又不会使铝连接点暴露于氯化学物质。
发明内容
本发明解决与现有技术相关联的这些和其它问题的方式在一方面是在集成电路中提供一种金属-绝缘体-金属(MIM)电容器结构以及制作这种结构的方法，在其中有一个侧壁隔板沿着限定了一部分MIM电容器结构的两腿之间所限定的通道延伸。每个腿包括顶部和底部电极以及介于二者之间的一个绝缘层，和一个面对通道的侧壁。侧壁隔板包括一个导电层和介于导电层与一个腿侧壁之间的绝缘层，并且侧壁隔板的导电层与MIM电容器结构的顶部电极在物理上分离。如果调整侧壁隔板使导电层沿着通道与顶部电极物理上分离，就会发现一对腿之间的横向电容效应有明显的增大，从而在整体上明显改善MIM电容器结构的电容密度。
尽管按照本发明也可以采用其它方法来制作侧壁隔板，一种合适的方法包括形成彼此大致平行延伸并且在二者之间限定一个通道的第一和第二底部电极，在第一和第二底部电极上沉积一个绝缘层，在绝缘层上沉积一个导电层，并且蚀刻沉积的导电层和绝缘层。蚀刻这些层形成面对第一和第二底部电极的清晰的第一和第二顶部电极，并且在通道中导电层的部位与第一和第二顶部电极之间形成物理上的分离。
本发明还从另一方面对制作MIM电容器结构的工艺进行了许多改进。例如，本发明在一方面为解决MIM电容器结构中底部电极的氧化问题提供了一种MIM电容器结构以及在集成电路中制作这种电容器的方法，在其中对底部电极的表面进行氨水等离子体处理。本发明在另一方面是要解决铝连接点暴露于化学蚀刻剂的问题，利用多级速率蚀刻工艺来蚀刻一个MIM结构的顶部电极和绝缘层，采用第一高速率实施各向异性蚀刻，直达分别限定了MIM结构的顶部电极和绝缘层的导电材料和介电材料之间界面附近的一点，然后用第二低速率实施各向异性蚀刻，直达在MIM结构的底部电极上限定的一个蚀刻阻挡层附近的一点。采用这样一个蚀刻阻挡层能够保护下层铝连接点不会暴露于化学蚀刻剂，从而在多数情况下不需要铝聚合物清除和有关的清洁步骤。
附图说明
在其附带的并构成本文一部分的权利要求书中说明了体现本发明特征的上述及其它优点和特点。然而，为了便于更好的理解本发明以及采用本发明所能达到的优点和目标，需要参照附图以及附带的说明，其中描述了本发明的示例性实施例，其中：
图1是结合本发明的一示例性金属-绝缘体-金属(MIM)电容器结构的一种集成电路的顶部平面示意图；
图2是图1中沿着线2-2取的MIM电容器结构并带有通路的示意性截面图；
图3是图2所示MIM电容器结构中两个腿的放大截面图，示出其电容元件；
图4是相对图1中所示布局的另一种MIM电容器结构的顶部平面示意图；
图5是表示用于制作图1中的集成电路的工艺的一个流程图；
图6A-6G的示意性截面图表示如何用图5的工艺来制作MIM电容器结构；
图7是流程图，表示参照图5来实施绝缘体和TiN层蚀刻步骤的工艺；
图8是曲线图，表示氮化硅因氨水等离子体处理的结果在测试晶片上的生长；
图9是曲线图，表示测试晶片的电容密度与采用1μm和2μmM5层厚度获得的电容密度的比较；以及
图10-13是改变了图1中所示布局的另外的MIM电容器结构的顶部平面示意图。
以下描述的发明实施例利用多种结构和工艺的改进以在制作的集成电路中改善金属-绝缘体-金属(MIM)电容器结构的电容密度。这些结构和工艺改进与常规的集成电路制作工艺、尺寸和加工设备完全兼容，因此用最少的额外制作步骤和/和成本来改善MIM电容器性能。例如，相信本发明能够在非标准的集成电路和制作工艺中纳入具有皮法拉(picofarad)范围电容的MIM电容器结构。
从结构的角度来看，用于MIM电容器结构的绝缘层的高介电常数材料与试图使结构上的周长-面积比最大化(从而使边缘电容效应最大化)的一种布局的组合能够明显改善许多种常规MIM结构的电容密度。还要进一步配置这种布局，以提供在结构的相对腿之间延伸的凹陷的沟道，使得具有由高K介电常数材料将与MIM结构的顶部电极物理上分离开的导电材料的一个或多个侧壁隔板能够形成在沟道内，以进一步改善横向电容效应，从而进一步改善MIM结构的电容密度。
从工艺的角度来看，可以在MIM结构的底部电极上采用氨水等离子体处理来改善底部电极表面对氧的屏障特性，在沉积绝缘层之前阻止底部电极的氧化。还可以采用多级速率蚀刻工艺来蚀刻一个MIM结构的顶部电极和绝缘层，采用第一高速率实施各向异性蚀刻，直达分别限定了MIM结构的顶部电极和绝缘层的导电材料和介电材料之间界面附近的一点，然后使用第二低速率实施各向异性蚀刻，直达在MIM结构的底部电极上限定的一个蚀刻阻挡层附近的一点。
参见附图，其中所有图中用相同的附图标记代表相同的部分，图1表示结合有符合本发明原理的一种MIM电容器结构12的集成电路10。结构12是采用曲折布局实现的，结合有以彼此相互大致平行关系布置的多个腿部或腿14，并且由靠近各对腿的端部的桥部16连接在一起。各对相邻的腿14在其间限定一个凹陷的沟道18。另外，在集成电路的M5和M6层之间形成电容器结构时，在结构的大部分表面上设有通路20的阵列，以提供与上互连层(在图1中没有表示)例如M6层互连。显然可以利用各种通路布局、空间和几何形状，以及层间互连将MIM电容器结构与集成电路12的导电层互连(例如是任何互连层Mx)。
参见图2，图中具体表示了MIM电容器结构12中每个腿14的基本电容结构。具体地，每个腿14包括主要由一块导电材料32例如是铝、铜或是其合金形成的底部电极30，并且涂覆有在本实施例中兼做抗反射涂层(ARC)和用于后续蚀刻步骤的蚀刻阻挡层的一个导电层34。
在图示的实施例中，例如MIM电容器结构描述为形成在一个六金属层集成电路中的M5和M6层之间，由此在电路中M5层的和构图的过程中沉积导电材料32并且构图。将这一结构排列在电路的最外层使带有基底的寄生电容效应最小，使电容器的质量得以改善。另外，在MIM电容器结构之下采用低K介电能够进一步减少基底的寄生效应。然而可以看出，符合本发明的MIM电容器结构可以被制作在符合本发明的集成电路的内部，并且可以位于每个其它互连层之间。
层叠在底部电极30之上的是一个用介电材料例如是五氧化钽(Ta2O5)形成的绝缘层36。层叠在绝缘层36之上的是一个构成MIM电容器结构的顶部电极的导电层38。如下文所述，绝缘层36和顶部电极38在蚀刻过程中可以协同配合构图，因此，这两层在许多实施方案中会有相同的几何形状比例。
同样如图2所示，MIM电容器结构12中与其它腿14相邻延伸并且在二者之间形成一个沟道18的每个腿14有一个面对沟道的侧壁40。假定以典型厚度的M5层与每个层34、36和38相比较，侧壁40几乎完全是沿着层32限定的，并且侧壁的高度主要由M5层的厚度来控制。
在每个沟道18内还定位有一个或多个与结构12中的侧壁40大致平行延伸的侧壁隔板42。每个侧壁隔板42包括一个导电层44和介于层44与相邻腿14的侧壁40之间的一个绝缘层46。从以下更容易看出，导电层44通常是与导电层38同时沉积的，并且绝缘层46是与绝缘层36同时沉积的，具有大致相同的厚度。在替代方案，即单独使用沉积步骤、技术和/或与层36和38不同的材料中也可以采用其它方法形成侧壁隔板。
每个侧壁隔板46中的导电层44与MIM电容器结构的顶部电极物理上分离开，也就是在两个元件之间没有直接导电路径。元件之间仅有的电耦合是通过电容效应。在图示的实施例中，层44与底部电极30之间(也就是曾44与M5层之间)有一个物理上分离开，尽管如此，在其它实施例中有可能在两个元件之间提供直接导电路径。
典型的侧壁隔板是沿着面对MIM电容器结构中在相邻腿之间所限定的沟道的每个侧壁设置的，尽管在某些实施例中可仅使用一个侧壁隔板。另外，每个侧壁隔板通常是沿着每个沟道的全长延伸，尽管按照预想还有些实施例中的侧壁隔板仅仅沿着给定的沟道的一部分设置，或是仅仅在MIM电容器结构中限定的所有沟道中的一部分设置。
按照预想，根据对腿之间最小间隔的必要限制，电容的横向元件主要受存在的侧壁隔板的影响。由此还可以预想通过侧壁隔板增大电容主要是通过增大腿之间的介电常数来实现的，为此可以增大沉积的材料的介电常数并增大侧壁的高度(也就是隔板的高度)。在某些实施例中还可以预想侧壁隔板不需要任何导电材料，由此可以按本文所述的工艺用单独的蚀刻步骤移去侧壁隔板中使用的导电材料。对于其它工艺，可以在形成MIM电容器结构的绝缘层和顶部电极的沉积和蚀刻步骤之外单独形成侧壁隔板，这样，在沉积顶部电极材料的过程中就能用各种技术阻止沉积导电材料。
例如图3所示，影响所述MIM电容器结构的电容密度的主要元件是分别用标记A、F和L表示的分布电容、边缘电容和横向电容。分布电容主要受绝缘层的介电常数、面积和厚度的影响，而边缘电容主要受布局的周长的影响。横向电容取决于布局中相邻腿之间的电容耦合，并且按照预想要包括侧壁隔板，它能增强MIM电容器结构中的边缘和横向电容元件。
在图1-3所示的采用0.25μm BiCMOS技术实施例中，绝缘层和TiN顶部电极在每个腿中具有的最小尺寸是大约5μm间隔和大约2μm宽度，而底部电极的尺寸比顶部电极和绝缘层稍大，例如，MIM顶部电极从M5底部电极的边缘起向内大约有1μm，在每个腿中的最小尺寸是大约3μm间隔和大约4μm宽度，在相邻腿之间所限定的沟道有大约3μm宽度。对于将MIM电容器结构互连到下一金属层(例如是M6)的通路由热铝形成的间距大约是4μm，而直径大约是2μm；由钨形成的间距大约是3μm，而直径大约是1μm。可以使用更大的尺寸，尽管所得结构的周长对面积比会下降，并且导致横向和边缘元件对该结构的整体电容作用减少。
在上述实施例中还能看出，绝缘层是用厚度至少为80埃以上的高K电介质例如是氮化硅、二氧化钛、五氧化钽、钡锶钛酸盐(BST)、铅锆钛酸盐、氧化铪、氮氧化钽等等形成的，这一厚度往往会受到该层和下层中缺陷的限制。大约400-500埃的厚度得到的电容密度约为fF/μm2，而层越薄则电容密度越高。尽管可以采用较厚的绝缘层，但电容密度往往会降低到希望的水平级以下。在以下所述的实施例中是采用五氧化钽(Ta2O5)绝缘层，尽管在其它实施例中也可以采用其它高K电介质或低K电介质。
可以用大约3000埃的TiN形成顶部电极，但是往往仅限于用V5电介质蚀刻进行表面蚀刻。例如，如果氧化蚀刻的选择性是消耗掉大约750埃的TiN，那么大约1500到2000埃的TiN顶部电极厚度对大多数用途都是足够的。若是采用3000埃的厚度，Al-Cu或Ti/TiN衬垫(在插头是W的情况下)能够与顶部电极/绝缘层表面保持足够的距离，从而减少这些层之间在升高的温度下发生反应的可能性。
可以用沉积在(根据采用的IC制作技术通常是由铝，铜或是其合金形成的)M5层上的TiN抗反射涂层(ARC)形成底部电极。通过对M5层进行必要的构图来设置TiN层的典型厚度；然而最少需要大约250到300埃的厚度来减少或是消除后续构图步骤中的反射，否则会在光刻胶材料中形成凹痕。可以采用较厚的TiN层，然而在通过如下所述的多级速率蚀刻步骤时是有益的。对于底部电极的M5部分可以采用1μm到4μm的厚度，也可以采用较薄的层例如是5000-7000埃。如下文所述，增加M5层厚度能够增大边缘元件的电容。然而其最大厚度主要取决于薄膜沉积工具填充大宽高比特征例如是MIM电容器结构中相邻腿的底部电极部分之间沟道的能力。例如，许多此类工具所限制的宽高比是3.5∶1。
顶部和底部电极中可以采用的其它材料有各种金属和钨(W)，钛(Ti)，钽(Ta)，锰(Mn)，钼(Mo)等等的硅化物。还有一种材料钌可以用作TiN上面的屏障层防止TiN层氧化。
容易理解，根据可用来制作集成电路的各种制作技术的能力，在MIM电容器结构中采用的尺寸，厚度和材料在其他实施例中是可以改变的。因此，本发明不仅限于此处所述的特定尺寸，厚度，和材料。此外还容易理解，图中所示的相对层厚和尺寸并不一定是按真实比例绘制的，某些层(例如是往往要比M5金属层薄若干数量级的TiN层和绝缘层)的相对厚度被放大了，以便于理解按照本发明的MIM电容器的整体结构。因此，本发明不仅限于图中所示的特定厚度。
参见图1，在按照本发明的曲折电容器层次中可以采用任意数量的腿和腿的长度。另外还可以看出，在变更中可以采用各种不同宽度的电容器布局，特别是能够在结构上增大周长-面积比例的各种布局。例如图4所示的MIM电容器结构12’就具有“反向曲折”布局，由沟道而不是电容结构52构成一种曲折设计。按照这种反向曲折布局，电容结构52是按交错的梳状图形确定的，腿54从一对相对的导轨向内交错延伸。
另外还应该能看出图形是可以组合的。例如图10所示的一例布局12”，它与布局12和12’的组合在许多方面是类似的，正向曲折图形13A基本上嵌入在交错的梳或是反向曲折图形13B所限定的沟道内部。使得正、反曲折图形彼此交错。假定具备了与其他层(例如是M6)有通路连接的能力，图10还显示出电容器结构的电极不一定要求在整个电极层上都是接近的。
本领域的技术人员根据本文的说明还能看出有许多采用高周长-面积比例的其他合适的设计方案，例如是各种倾斜曲折的和/或梳状图形，螺旋图形及其组合。例如图11-13所示的几例布局12，12””和12””’同样适合在符合本发明的MIM电容器结构中使用。基于这些图形的正、反布局都是适用的，因为这些图形中重复的元件有各种组合。
参见图5，图中用60表示包括符合本发明的MIM电容器结构的一例集成电路制作工艺，从框62开始实施常规的制作工艺直至利用0.25umBiCMOS处理技术沉积M5的一点。接着如框64和66中所示，在集成电路上沉积M5层的导电材料例如是占重量0.5％的铜其余为铝的铜-铝合金，然后可以通过反应物理蒸气沉积(PVD)或是说溅射来沉积一个氮化钛(TiN)的薄(例如是300埃)涂层。Al-Cu沉积步骤最好采用较低的沉积温度(例如是200℃)来产生平滑精细的颗粒状材料。业已发现在溅射过程中采用高温会导致在生长的薄膜中带有污染，污染会导致形成被称为小丘的表面突起。电容器介质在高电场强度下往往会因为这种突起被击穿造成短路。
如上所述，M5叠层(铜-铝和TiN层)的厚度直接影响结构中相邻腿之间的横向电容效应，因此，比较厚的M5层例如是2um以上对许多实施例是理想的。
接着如框68所示实施一个氨水等离子处理步骤来处理TiN层的暴露面以减少或避免表面在沉积电容器的绝缘层之前或是沉积过程中发生氧化。特别是业已发现实施氨水等离子处理适合用氮离子轰击TiN层的表面以“填充”TiN结构中的柱状颗粒边界，从而避免在TiN层表面上形成氧化钛(TiO)。
在图示的实施例中，可以用一个多站式等离子增强化学蒸气沉积(PECVD)工具来产生氨水等离子体。开始的处理可以采用氮化硅工艺消除硅流(silane flow)并且采用0.1到1Watt/cm2的总RF功率(大约13.56MHz)，具有大约50％低频RF(大约230kHz)功率。等离子退火包括在等离子放电中采用氨水(NH3)/惰性气体(例如是N2或Ar)混合物，并且在大约10mTorr到10Torr压力的环境中。氨水和惰性气体的流率一般被设置在能够在一个硅测试晶片基板上实现氮化硅的最佳均匀生长的程度。晶片温度在处理过程中可以保持在适合铝加工的300-500℃的范围，而处理时间可以接近在硅基板上形成100埃以下的氮化硅薄膜所需的时间。
参见图6A，图中表示图5中框62-66中实施的处理之后的一例集成电路100。102表示一个半导体基板，它包括直到M5层的所有集成电路部件。用104表示在框64中沉积的铜-铝层，并用106表示在框66中沉积并在框68中经氨水等离子处理的氨水等离子处理的TiN层。
参见图5，在氨水等离子处理之后用常规的平板印刷术和蚀刻技术对M5叠层构图，形成MIM电容器结构的底部电极(框70)。如上所述，将TiN层作为一个抗反射涂层减少曝光的反射，否则会造成光刻胶图形的区域过度曝光并会因光刻胶线的意外缺口导致图形转移失真。所得的构图结构如图6B所示。为了便于解释，图6B表示对M5叠层构图形成底部电极108和一个M5接合焊盘110。
接着在框72(图5)中在减压环境下实施一个退火步骤使M5和TiN层退火恢复金属层中的应力。例如可以在420℃下实施30分钟的热处理，在介质沉积之前促进M5层的相互金属化定形和变形。实施连续介质沉积的温度应该足够高，使得铝颗粒能够生长，通过实施沉积前退火步骤在沉积之前促进薄膜变形和颗粒生长，获得能够在上沉积介质的高质量表面。退火步骤能够避免所得介质层中的裂缝和其他表面变形。
接着在框74(图5)中沉积一个高介电常数薄膜(在具体实施例中是五氧化钽)作为电容器绝缘层，其典型厚度小于50nm，厚度例如是40nm。可以采用包括物理和化学蒸气沉积的各种沉积技术，主要取决于所沉积的介质材料种类。以五氧化钽为例，可以采用金属有机化学蒸气沉积(MOCVD)工艺，例如是Jusung Engineering Company，Ltd.出产的Eureka 2000 MOCVD集群工具，它的反应器中包括一个用来改善薄膜均匀性的气体分界层，并包括能够实施沉积步骤和沉积后等离子退火的若干个模块。输入气体被预热以维持处理温度稳定性。
可以采用各种沉积控制参数。例如，可以用钽pentaethoxide[TAETO，Ta(OCH2CH3)5]和氧在430℃下实施五氧化钽的沉积，用单一个或多个蒸馏器输送系统按每个蒸馏器40mg/min向反应器供应TAETO，氧流率在10sccm以上，并且达到0.4Torr到10Torr。
接着在框76(图5)中并在同一个MOCVD工具内对介质层实施等离子退火，例如可在430℃下用200sccm的氧在0.4Torr以上用300Watts RF功率实施持续60秒的退火。这样做能减少介质炭含量并使介质层更加充分地氧化。在某些实施例中不需要退火，而其它实施例可以采用其它工艺参数实施其它的退火工艺。
如图6C中所示，在框74和76(图5)中实施的沉积和退火能够沉积一个介质层112，排列在TiN层106的顶上和构图的M5层叠特征的侧壁114上，还有在上面要沉积M5层叠的层间介质(ILD)的顶上。应该注意到MOCVD沉积通常是极为相似的，M5底部电极侧壁上介质的厚度与沉积在顶部M5 ARC层上的厚度几乎相同。
接着在框78(图5)中在框74中沉积的介质层上沉积一层TiN，用作MIM电容器结构的顶部电极。沉积可采用各种技术，包括PVD和CVD技术，例如是在12kW和200℃下用纯度为99.995％的钛溅射靶子并采用100Watts的晶片偏置通过反应溅射获得大约80μΩm的薄膜电阻率。TiN薄膜的沉积厚度可如上所述改变；然而，在所示的实施例中可以采用大约3000埃的厚度。
如图6D所示，在框78(图5)中实施的导电材料沉积获得一个排列在介质层112上面的沉积的TiN层116，这样形成的剖面覆盖电容器结构各腿的顶部和侧壁，以及要在上沉积M5层叠的层间介质(ILD)的顶部，但是被介质层112隔开。
接着在框80(图5)中用平板印刷工艺确定MIM电容器结构，即对介质和TiN层构图形成电容器的顶部电极和绝缘层，以及上述的侧壁隔板。通常是用同一个光刻胶掩膜对介质和TiN层构图。这样，从工艺的观点来看，此处所述的MIM电容器结构制作仅仅对常规的集成电路制作工艺增加一个构图步骤。
如图6E所示，对介质层112和TiN层116构图能够为MIM电容器结构形成一个顶部电极118和绝缘层120，绝缘层120介于顶部电极118和预先形成的底部电极108之间。另外，对于焊盘110，通过构图操作移去层112和116暴露出TiN层106的表面。
另外，在所示的实施例中希望相对于MIM电容器结构的顶部电极118和绝缘层120加大底部电极108，在器件的层间即顶部和底部电极之间提供允许的错位。用于TiN/介质蚀刻的图形通常要配置成围绕底部电极108的顶面暴露出大约1μm的周长。
在框80(图5)中实施的构图还能在MIM电容器结构的沟道内形成侧壁隔板。图6B特别表示了侧壁隔板122有一个介于底部电极108的侧壁114与导电层126之间的绝缘层124。各向异性地蚀刻介质层112形成平面电容器介质128，由此将每个侧壁隔板122中的导电层126与顶部电极118物理上分离开。
在图7中具体表示了参照图5中的框80对介质和TiN层实施蚀刻的一种方法，它是采用多级速率蚀刻步骤来蚀刻这两层，同时避免M5层内的铝暴露于化学蚀刻剂。按照这一实施例采用BCl3/Cl2化学蚀刻剂，控制蚀刻停止在覆盖M5层的TiN ARC薄膜处并且形成底部电极。这样，本文中的Tin ARC薄膜可以作为顶部电极/绝缘层蚀刻的蚀刻阻挡层。
具体在图7的框80A中采用常规的光刻胶沉积曝光和显影，为MIM电容器结构的顶部电极和下层绝缘层的构图下层一个合适的光刻胶掩膜。接着在框80B，80C和80D中通过光刻胶掩膜用BCl3/Cl2化学蚀刻剂实施三步各向异性蚀刻。在变更实施例中可以采用包括用BCl3，Cl2，CHF3，SF6及其组合在内的其它选择或非选择性化学蚀刻剂。如框80E所示，在实施各向异性蚀刻时按照现有技术中公知的方式移去光刻胶掩膜。
在这一多级各向异性蚀刻过程中，用100-200sccms的总流量，10mTorr-20mTorr的压力，350-700Watts的电源功率和150-230Watts的偏置功率实施蚀刻能获得大约300-400nm/分的第一快速蚀刻速率。然后将总流量改为100-150sccms，压力改为8-10mTorr，电源功率改为200-500Watts，偏置功率改为160-180Watts，使蚀刻速率降低到大约50-100nm/分的第二慢速蚀刻速率。
在本发明的各种实施例中，从快速率到慢速率的切换可以发生在预先设置的点上或是在预定的曝光时间之后。例如，达到TiN和绝缘层之间的界面就足以改变蚀刻仓内的等离子成分，可确定为能够用来触发减缓蚀刻速率的一个设置点，或是可以用经验分析在对特定的MIM电容器结构触发减缓之前选择一个适当的时间延迟。对于蚀刻步骤的结束同样可以采用与TiN ARC薄膜的曝光相关联的设置点或是由经验获得的时间延迟。
在图示的实施例中是实施三步蚀刻步骤。第一步是按快速率实施，直至蚀刻步骤达到接近TiN与介质层之间界面的一点(例如是TiN层内距界面30％处)，然后如上所述改变蚀刻步骤实施慢速率蚀刻直至蚀刻阻挡层附近的一点，此时在底部电极上沉积TiN ARC。例如是在图示的实施例中，第一步包括用定时蚀刻蚀刻掉大约70％的TiN层，留下距介质层界面大约30％的TiN层。然而应该可以理解，在其它实施例中，从快速率到慢速率的切换可以发生在到达TiN层与绝缘层之间的界面时甚至是其后。
一旦切换到慢速率，就按第二步实施受控的蚀刻，直至到达与界面相关联的一个端点-即检测到消除了足够量的TiN并且暴露出五氧化钽的那一端点。可以用730nm滤波器通过发光端点检测来确定消除了TiN。应该意识到根据采用的化学成分也可以用另外的波长来检测端点。
一旦到达端点，就在第三步实施另一种定时蚀刻，直至到达蚀刻阻挡层附近的一点，也就是蚀刻进入蚀刻阻挡层内0到250埃距离的那一点。可以根据从慢速率蚀刻开始直至达到端点所经过的时间来计算最后定时蚀刻的时间，例如是选择所经过时间的30％的那一时间。
应该能够看出，在多级速率蚀刻步骤的过程中，可以用不同材料作为顶部电极上面的蚀刻阻挡层，例如是薄到足以吸收和减少曝光波长(无论是I-线，g-线还是DVU)的反射的任何导电薄膜，例如是Ti，Ta，W，Mo及其硅化物。在变更中可以使用能够防止M5层内的铝暴露于氯化学蚀刻剂并且适合在MIM电容器结构的底部电极中使用的任何其它材料。
采用多级速率蚀刻工艺能避免电极暴露于氯化学蚀刻剂。这样做的一个主要优点是避免含氯化合物对下层电极的腐蚀。然而可以看出在其它用途中可以使用其它的构图和蚀刻工艺。
参见图5，在对MIM电容器结构构图之后在框82中沉积一个层间介质(ILD)层。例如可以采用高密度等离子化学蒸气沉积(HDP-CVD)用一种介质材料(例如是SiO2)填充M5图形的间隙。也可以采用其它介质沉积技术。例如有一种理想的方法是添加一种tetra-ethyl-ortho-silicate(TEOS)基氧化物的最后涂层下层一个TEOS-基薄膜，它的沉积速率往往比HDP-CVD要高，因而更加经济。
这种材料还能加强互连结构更好地承受焊接到焊盘上的导线的外力。此外，在HDP-CVD处理过程中为了降低机械应力最好将晶片温度维持在400°±10℃。
接着在框84(图5)中用化学机械抛光(CMP)平整ILD层，并在框86(图5)中用常规的平板印刷和蚀刻技术对ILD层构图形成M5通路(V5)。通路主要用来互连焊盘，以及互连MIM电容器结构的顶部电极和M6层。如图6F所示，在框82-86(图5)中依次电极，平整和构图形成一个ILD层132，它包括将M6层分别互连到顶部电极118和焊盘110的通路134和136。
如上所述，可以用各种阵列，尺寸和间隔的通路将MIM电容器结构的顶部电极互连到集成电路的下一导电层。或是可以将顶部电极连接到中间导电路径并从那里引向M5或M6。
接着在框88(图5)中经过用PVD或CVD沉积一个Ti/TiN双分子层，并用CVD和CMP平整来沉积钨在通路中沉积填充通路的钨插头。或是可以用其它导电材料来填充通路，例如是铝，铜及其合金。
接着在框90(图5)中用常规沉积和照相平板印刷术沉积M6层并且构图。例如可以为M6层沉积一个Al-Cu/TiN层叠。如此按图6G所示，在框88-90(图5)中依次沉积插头和M6层并且构图，在通路134和136中形成分别将M6层142与顶部电极118和焊盘110互连的插头138和140。
在沉积M6层并构图之后实施常规的制作步骤制成集成电路，如图5中的框92所示。可以实施各种操作，例如是在连接焊盘和蚀刻之前实施M6层(分别按500和600埃)的PSG/氮化物钝化，并且在电气测试之前可以用420℃实施30分钟的H2/N2合金处理。
按照以上工艺和设计的结果，能够获得电容密度约23fF/μm2的MIM电容器结构，与难以实现1fF/μm2电容密度的常规设计相比具有明显的改进(超出一个量级)。此外还发现能够获得适当的漏电流密度特性及适当的温度和电压线性特性，同时采用了与其它常规集成电路制作工艺兼容的制作工艺，仅仅在工艺中额外增加了一个构图步骤。还可以预见到通过降低顶部和/或底部电极的表面粗糙度(例如是通过所述的退火和氨水等离子处理操作)能够获得优异的电容特性，因为它能够改善MIM电容器结构的绝缘层特性。
无需脱离本发明的原理和范围还能对所述实施例进行各种各样的修改。例如在某些用途中可能需要在底部电极的Al-Cu部位沉积TiN或其它导电材料。还可能希望与MIM电容器结构的顶部电极和绝缘层分开对侧壁隔板构图，这样做除了其它益处之外还能从次要区域上例如是M5层的其它区域(例如是图6G中所示的焊盘110)移去侧壁隔板。还可能需要用单独的步骤在侧壁隔板中沉积材料，这样做除了其它益处之外还能对侧壁隔板采用不同的材料，尺寸和层次。
其它修改是本领域的技术人员可以预见的。在附带的权利要求书中限定了本发明。
操作实例
氨水等离子处理
如上所述，在M5沉积之后为防止TiN下层电极氧化可以采用氨水等离子处理。按不同处理时间用所述工艺对裸露的200-nm测试硅晶片进行处理后进行测试。在氨水处理后测出有一个氮化硅薄膜。图8表示在测试晶片上生长的这种氮化硅。
用Therma-wave Corporation出产的Optiprobe model 5240工具按排除3mm边缘在49个测量点上测量获取数据，这种工具采用光谱椭圆计和精密角度反射计测量透明薄膜的层叠。实际发现180秒处理时间能在处理时间和氮化硅的均匀性之间提供可接受的折衷。
还发现氨水等离子处理会改变电压线性。对于用上述处理制成的测试样品，若是从-5到+5V改变电压，就会获得以下的结果：
NH 3 处理
VC1(ppm/V)
VC2(ppb/V 2 )
No 827 27
Yes 692 40
然而却发现温度系数受氨水等离子处理的明显影响，例如是在温度在-50到150℃的范围内变化时。
侧壁高度
如上所述，M5层的厚度也就是沿着底部电极的每个腿所得的侧壁高度会影响由侧壁隔板提供的横向电容效应。制作25个测试晶片，奇数编号晶片的M5层厚度大约是1μm，偶数编号晶片的M5层厚度大约是2μm，其它所有处理变量和尺寸都相同。可以从图9中观察所得的电容密度，从中可以看出因M5层厚度加倍能获得大约5fF/μm2的改进。
Claims (62)
1.一种在集成电路(10)中制作金属-绝缘体-金属(MIM)电容器结构的方法，该方法包括：
(a)在集成电路(10)中制作MIM电容器结构(12)的第一和第二腿(14)，第一和第二腿(14)彼此大致平行地延伸并在二者之间限定沟道(18)，每个腿(14)包括顶部和底部电极(38，30)，介于顶部和底部电极(38，30)之间的绝缘层(36)，以及面对沟道(18)的侧壁(40)；以及
(b)制作沿着沟道(18)延伸的侧壁隔板(42)，侧壁隔板(42)包括导电层(44)和介于导电层(44)与第一腿(14)的侧壁(40)之间的介电层(46)，其中侧壁隔板(42)的导电层(44)与顶部电极(38)物理上分离开。
2.按照权利要求1的方法，其特征在于，制作第一和第二腿(14)包括沉积氮化钛(34)为第一腿(14)制作底部电极(30)。
3.按照权利要求2的方法，其特征在于，为第一腿(14)制作底部电极(30)包括：
(a)制作在上沉积氮化钛(34)的中间层(32)；以及
(b)对中间层(32)和氮化钛(34)构图以限定底部电极(30)。
4.按照权利要求3的方法，其特征在于，为第一腿(14)制作底部电极(30)还包括对氮化钛(34)的表面进行氨水等离子处理来改善对氧的表面屏障特性。
5.按照权利要求1的方法，其特征在于，制作第一和第二腿(14)包括为第一腿(14)制作绝缘层(36)，包括在第一腿(14)的底部电极(30)上沉积高介电常数材料。
6.按照权利要求5的方法，其特征在于，其进一步包括在制作第一腿(14)的绝缘层(36)之前对第一腿(14)的底部电极(30)退火。
7.按照权利要求6的方法，其特征在于，制作侧壁隔板(42)包括在第一腿(14)的侧壁(40)上沉积高介电常数材料。
8.按照权利要求7的方法，其特征在于，在第一腿(14)的底部电极(30)上沉积高介电常数材料和在第一腿(14)的侧壁(40)上沉积高介电常数材料是同时实施的。
9.按照权利要求8的方法，其特征在于，在第一腿(14)的底部电极(30)和侧壁(40)上沉积的高介电常数材料包括氮化钽。
10.按照权利要求8的方法，其特征在于，制作第一腿(14)进一步包括在第一腿(14)的绝缘层(36)上沉积一种导电材料，为第一腿(14)制作顶部电极，并且制作侧壁隔板(42)包括为侧壁隔板(42)制作导电层(44)，与在第一腿(14)的绝缘层(36)上沉积导电材料的同时在介电层(46)上面为侧壁隔板(42)沉积一种导电材料。
11.按照权利要求10的方法，其特征在于，制作第一和第二腿(14)进一步包括对第一腿(14)的顶部电极和绝缘层(38，36)构图，并且制作侧壁隔板(42)包括将沟道(18)中导电层(44)的一部分与第一腿(14)的顶部电极(38)物理上分离开。
12.按照权利要求11的方法，其特征在于，对第一腿(14)的顶部电极和绝缘层(38，36)构图和物理上分离开沟道(18)中导电层的一部分是通过各向异性蚀刻操作同时实施的。
13.按照权利要求12的方法，其特征在于，各向异性蚀刻操作包括：
(a)对覆盖第一腿(14)的电阻层构图，限定第一腿(14)的顶部电极(38)；
(b)按第一速率蚀刻掉电阻层直至到达第一腿(14)的顶部电极(38)和绝缘层(36)之间界面附近的第一点；并且
(c)按照比第一速率低的第二速率蚀刻掉电阻层直至到达第一腿(14)的底部电极(30)附近的第二点。
14.按照权利要求13的方法，其特征在于，底部电极(30)包括蚀刻阻挡层(34)，其中按第二速率蚀刻掉电阻层一直实施到蚀刻阻挡层(34)附近的第二点。
15.按照权利要求7的方法，其特征在于，在第一腿(14)的底部电极(30)上沉积高介电常数材料和在第一腿(14)的侧壁(40)上沉积高介电常数材料是用金属有机化学蒸气沉积(MOCVD)实施的。
16.按照权利要求1的方法，其特征在于，MIM电容器结构(12)包括一种曲折的图形，它包括按大致平行的关系排列的多个腿(14)。
17.按照权利要求1的方法，其特征在于，曲折图形包括正向曲折图形。
18.按照权利要求1的方法，其特征在于，曲折图形包括反向曲折图形。
19.按照权利要求18的方法，其特征在于，曲折图形还包括正向曲折图形，其中正向和反向曲折图形是交错的。
20.一种在集成电路(10)中采用的金属-绝缘体-金属(MIM)电容器结构，该MIM电容器结构包括：
(a)彼此大致平行地延伸并在二者之间限定沟道(18)的第一和第二腿(14)，每个腿(14)包括顶部和底部电极(38，30)，介于顶部和底部电极(38，30)之间的绝缘层(36)，以及面对沟道(18)的侧壁(40)；以及
(b)沿着沟道(18)延伸的侧壁隔板(42)，侧壁隔板(42)包括导电层(44)和介于导电层(44)与第一腿(14)的侧壁(40)之间的介电绝缘层(46)，其中侧壁隔板(42)的导电层(44)与顶部电极(38)物理上分离开。
21.按照权利要求20的MIM电容器结构，其特征在于，第一腿(14)的底部电极(30)包括氮化钛(34)。
22.按照权利要求21的MIM电容器结构，其特征在于，第一腿(14)的底部电极(30)进一步包括在其上沉积氮化钛(34)的中间层(32)。
23.按照权利要求22的MIM电容器结构，其特征在于，氮化钛(34)包括氨水等离子处理过的表面。
24.按照权利要求21的MIM电容器结构，其特征在于，第一腿(14)的绝缘层(36)和侧壁隔板(42)中的介电层(46)各自包括高介电常数材料。
25.按照权利要求24的MIM电容器结构，其特征在于，第一腿(14)的绝缘层(36)内的高介电常数材料和侧壁隔板(42)中的介电层(46)是五氧化钽。
26.按照权利要求24的MIM电容器结构，其特征在于，第一腿(14)的顶部电极(38)包括氮化钛(34)。
27.按照权利要求20的MIM电容器结构，其特征在于，第一和第二腿(14)被限定在曲折图形内。
28.按照权利要求20的MIM电容器结构，其特征在于，曲折图形包括正向曲折图形和反向曲折图形中的至少一个。
29.按照权利要求28的MIM电容器结构，其特征在于，曲折图形包括与反向曲折图形交错的正向曲折图形。
30.一种在集成电路(10)内制作金属-绝缘体-金属(MIM)电容器结构的方法，该方法包括：
(a)在集成电路(10)中形成第一和第二底部电极(30)，第一和第二底部电极彼此大致平行地延伸并在二者之间限定沟道(18)；
(b)在第一和第二底部电极(30)及沟道(18)上沉积绝缘层(36)；以及
(c)在绝缘层(36)上沉积导电层(34)；并且
(d)蚀刻沉积的导电和绝缘层(44，36)，限定相对第一和第二底部电极(30)的第一和第二顶部电极(38)，并且物理上分离开沟道(18)中导电层(44)的一部分。
31.按照权利要求30的方法，其特征在于，形成第一和第二底部电极(30)包括：
(a)在集成电路(10)中形成中间层(32)；
(b)在中间层(32)上沉积抗反射涂覆(ARC)层(34)；并且
(c)同时对互连和ARC层(32，34)构图形成第一和第二底部电极(30)。
32.按照权利要求31的方法，其特征在于，互连层(32)包括铝，铜或是其组合，并且ARC层(34)包括氮化钛。
33.按照权利要求32的方法，其特征在于，在第一和第二底部电极(30)及沟道(18)上沉积绝缘层(36)包括沉积五氧化钽。
34.按照权利要求33的方法，其特征在于，其进一步包括在沉积绝缘层(36)之前对ARC层(34)进行氨水等离子处理。
35.按照权利要求34的方法，其特征在于，其进一步包括在沉积绝缘层(36)之前使第一和第二底部电极(30)退火。
36.按照权利要求30的方法，其特征在于，蚀刻沉积的导电和绝缘层(44，36)包括各向异性地蚀刻沉积的导电和绝缘层(44，36)。
37.按照权利要求36的方法，其特征在于，蚀刻沉积的导电和绝缘层(44，36)包括：
(a)对电阻层构图；
(b)按第一速率蚀刻掉电阻层直至到达导电和绝缘层(44，36)之间界面附近的第一点；以及
(c)按照比第一速率低的第二速率蚀刻掉电阻层直至到达第一和第二底部电极(30)附近的第二点。
38.按照权利要求37的方法，其特征在于，按第一速率蚀刻掉电阻层包括按第一速率蚀刻第一时间周期，并且按第二速率蚀刻掉电阻层包括：
(a)按第二速率蚀刻，直至检测到与导电和绝缘层(44，36)之间界面相关联的端点；并且
(b)然后按第二速率蚀刻第二时间周期。
39.一种在集成电路(10)内制作金属-绝缘体-金属(MIM)电容器结构的方法，该方法包括在MIM电容器结构的底部电极(30)上沉积绝缘层(36)之前用氨水等离子处理底部电极(30)的表面以改善对氧的表面屏障特性。
40.按照权利要求39的方法，其特征在于，底部电极(30)包括设置在底部电极(30)表面上的氮化钛(34)。
41.按照权利要求40的方法，其特征在于，绝缘层(36)包括五氧化钽。
42.按照权利要求40的方法，其特征在于，氨水等离子处理包括用氮离子轰击氮化钛表面阻止氮化钛表面氧化。
43.按照权利要求40的方法，其特征在于，氨水等离子处理是在一种等离子增强化学蒸气沉积工具中实施的。
44.按照权利要求43的方法，其特征在于，氨水等离子处理是在氨水和惰性气体构成的环境中实施的。
45.按照权利要求44的方法，其特征在于，氨水等离子处理是在压力为10milliTorr到10Torr并且底部电极(30)的温度为约300到约500℃的环境中实施的。
46.按照权利要求43的方法，其特征在于，氨水等离子处理包括施加包括多达50％低频RF功率的RF功率。
47.一种在集成电路(10)中采用的金属-绝缘体-金属(MIM)电容器结构(12)，MIM电容器结构包括：
(a)顶部和底部电极(38，30)，其中底部电极(30)包括氨水等离子处理过的表面；并且
(b)介于顶部电极(38)和底部电极(30)的经氨水等离子处理过的表面之间的绝缘层(36)。
48.按照权利要求47的MIM电容器结构，其特征在于，氨水等离子处理过的表面包括氮化钛(34)。
49.按照权利要求48的MIM电容器结构，其特征在于，绝缘层(36)包括五氧化钽。
50.按照权利要求48的MIM电容器结构，其特征在于，，由于用氮离子轰击氨水等离子处理表面的结果，氨水等离子处理的表面基本上没有氧化钛。
51.一种在集成电路(10)内制作金属-绝缘体-金属(MIM)电容器结构的方法，该方法包括：
(a)对覆盖MIM电容器结构(12)的电阻层构图来限定顶部电极(38)，MIM电容器结构(12)包括蚀刻阻挡层(34)，覆盖蚀刻阻挡层(34)的介电层(46)，以及覆盖介电层(46)的导电层(44)；
(b)按第一速率蚀刻MIM电容器结构(12)穿过电阻层直至到达导电和介电层(44，46)之间界面附近的第一点；并且
(c)按低于第一速率的第二速率蚀刻MIM电容器结构(12)穿过电阻层直至到达蚀刻阻挡层(34)附近的第二点。
52.按照权利要求51的方法，其特征在于，导电层(44)和蚀刻阻挡层(34)各自包括氮化钛。
53.按照权利要求52的方法，其特征在于，介电层(46)包括五氧化钽。
54.按照权利要求51的方法，其特征在于，蚀刻阻挡层(34)被设置在为MIM电容器结构(12)限定的底部电极(30)上。
55.按照权利要求54的方法，其特征在于，按第一和第二速率蚀刻MIM电容器结构(12)是用包括至少一种含氯化合物的化学蚀刻剂实施的，其中底部电极(30)进一步包括铝，并且蚀刻阻挡层(34)构形成防止底部电极(30)中的铝暴露于化学蚀刻剂。
56.按照权利要求54的方法，其特征在于，对电阻层构图包括在电阻层中通过照相平板印刷术限定图形，其中蚀刻阻挡层(34)进一步构形成底部电极(30)的抗反射涂层，以在限定电阻层的图形时防止反射。
57.按照权利要求54的方法，其特征在于，导电层(34)包括约300nm的氮化钛(34)，其中蚀刻阻挡层(34)包括约30nm的氮化钛(34)，其中第一速率包括300到400nm/分，而其中第二速率包括50到100nm/分。
58.按照权利要求54的方法，其特征在于，底部电极(30)包括彼此大致平行延伸并在二者之间限定沟道(18)的第一和第二腿(14)，每个腿(14)包括面对沟道(18)的侧壁(40)，其中介电层(46)覆盖底部电极(30)每个腿(14)的侧壁(40)，并且其中导电层(44)覆盖介电层(46)，该介电层覆盖底部电极(30)的每个腿(14)的侧壁(40)，并且其中按第一和第二速率的蚀刻各自包括各向异性的蚀刻，依次按第一和第二速率蚀刻沿沟道(18)延伸的侧壁隔板(42)，按第一和第二速率依次蚀刻包括导电层(44)和介电层(46)的覆盖侧壁(40)的部分的侧壁隔板(42)。
59.按照权利要求51的方法，其特征在于，按第一速率穿过电阻层蚀刻MIM电容器结构(12)包括按第一速率用第一时间周期蚀刻MIM电容器结构，并且按第二速率穿过电阻层蚀刻MIM电容器结构(12)包括：
(a)按第二速率蚀刻MIM电容器结构，直至检测到与导电和绝缘层(44，46)之间界面相关联的端点；并且
(b)然后按第二速率用第二时间周期蚀刻MIM电容器结构。
60.按照权利要求59的方法，其特征在于，第一时间周期按经验选择在蚀刻掉导电层(44)的70％。
61.按照权利要求59的方法，其特征在于，其进一步包括：
(a)跟踪第三时间周期直至检测到端点；并且
(b)根据第三时间周期计算第二时间周期。
62.按照权利要求61的方法，其特征在于，计算第二时间周期包括将第二蚀刻周期选择在第三时间周期的约30％。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/973,640 | 2001-10-09 | ||
| US09/973,640 US6717193B2 (en) | 2001-10-09 | 2001-10-09 | Metal-insulator-metal (MIM) capacitor structure and methods of fabricating same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1568535A true CN1568535A (zh) | 2005-01-19 |
| CN100524613C CN100524613C (zh) | 2009-08-05 |
Family
ID=25521092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028200012A Expired - Fee Related CN100524613C (zh) | 2001-10-09 | 2002-10-08 | 金属-绝缘体-金属(mim)电容器结构及其制作方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (4) | US6717193B2 (zh) |
| EP (1) | EP1474823A2 (zh) |
| JP (1) | JP2005505934A (zh) |
| KR (1) | KR100904611B1 (zh) |
| CN (1) | CN100524613C (zh) |
| TW (1) | TW586130B (zh) |
| WO (1) | WO2003032366A2 (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101330003B (zh) * | 2007-06-20 | 2011-03-16 | 台湾积体电路制造股份有限公司 | 一种形成半导体结构的方法 |
| CN111211092A (zh) * | 2018-11-22 | 2020-05-29 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN111834527A (zh) * | 2019-04-16 | 2020-10-27 | 中芯国际集成电路制造(上海)有限公司 | 一种电容器及其形成方法 |
| CN112313797A (zh) * | 2018-06-21 | 2021-02-02 | 株式会社村田制作所 | 针对高电压应用而增强的半导体结构 |
| CN112542544A (zh) * | 2019-09-23 | 2021-03-23 | 台湾积体电路制造股份有限公司 | 金属-绝缘体-金属电容器及其形成方法 |
| CN113394341A (zh) * | 2020-03-13 | 2021-09-14 | 联华电子股份有限公司 | 金属-绝缘层-金属电容器及其制作方法 |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6717193B2 (en) * | 2001-10-09 | 2004-04-06 | Koninklijke Philips Electronics N.V. | Metal-insulator-metal (MIM) capacitor structure and methods of fabricating same |
| US6674321B1 (en) * | 2001-10-31 | 2004-01-06 | Agile Materials & Technologies, Inc. | Circuit configuration for DC-biased capacitors |
| US20040259316A1 (en) * | 2001-12-05 | 2004-12-23 | Baki Acikel | Fabrication of parallel plate capacitors using BST thin films |
| DE10203397B4 (de) * | 2002-01-29 | 2007-04-19 | Siemens Ag | Chip-Size-Package mit integriertem passiven Bauelement |
| JP2004146559A (ja) * | 2002-10-24 | 2004-05-20 | Elpida Memory Inc | 容量素子の製造方法 |
| US7674682B2 (en) * | 2003-10-30 | 2010-03-09 | Texas Instruments Incorporated | Capacitor integration at top-metal level with a protective cladding for copper surface protection |
| KR100572829B1 (ko) * | 2003-12-31 | 2006-04-24 | 동부아남반도체 주식회사 | 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법 |
| KR100572828B1 (ko) * | 2003-12-31 | 2006-04-24 | 동부아남반도체 주식회사 | 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법 |
| US7199001B2 (en) * | 2004-03-29 | 2007-04-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming MIM capacitor electrodes |
| US7022581B2 (en) * | 2004-07-08 | 2006-04-04 | Agere Systems Inc. | Interdigitaded capacitors |
| CN100359689C (zh) * | 2004-08-13 | 2008-01-02 | 上海华虹Nec电子有限公司 | Cmos器件上的金属-绝缘体-金属电容的制造方法 |
| US7112479B2 (en) * | 2004-08-27 | 2006-09-26 | Micron Technology, Inc. | Methods of forming gatelines and transistor devices |
| KR100618869B1 (ko) * | 2004-10-22 | 2006-09-13 | 삼성전자주식회사 | 커패시터를 포함하는 반도체 소자 및 그 제조방법 |
| JP4615962B2 (ja) | 2004-10-22 | 2011-01-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US20080248596A1 (en) * | 2007-04-04 | 2008-10-09 | Endicott Interconnect Technologies, Inc. | Method of making a circuitized substrate having at least one capacitor therein |
| US20060273425A1 (en) * | 2005-06-06 | 2006-12-07 | Khan Qadeer A | High density capacitor structure |
| US20060278339A1 (en) * | 2005-06-13 | 2006-12-14 | Lam Research Corporation, A Delaware Corporation | Etch rate uniformity using the independent movement of electrode pieces |
| US20070024393A1 (en) * | 2005-07-27 | 2007-02-01 | Forse Roger J | Tunable notch duplexer |
| US7495886B2 (en) * | 2005-07-27 | 2009-02-24 | Agile Rf, Inc. | Dampening of electric field-induced resonance in parallel plate capacitors |
| US8134196B2 (en) * | 2005-09-02 | 2012-03-13 | Stats Chippac Ltd. | Integrated circuit system with metal-insulator-metal circuit element |
| US7304339B2 (en) * | 2005-09-22 | 2007-12-04 | Agile Rf, Inc. | Passivation structure for ferroelectric thin-film devices |
| US7728377B2 (en) * | 2005-09-23 | 2010-06-01 | Agile Rf, Inc. | Varactor design using area to perimeter ratio for improved tuning range |
| KR100652298B1 (ko) * | 2005-12-28 | 2006-11-30 | 동부일렉트로닉스 주식회사 | 반도체 소자의 ｍｉｍ 캐패시터 제조 방법 |
| KR100698089B1 (ko) * | 2005-12-29 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 커패시터를 갖는 반도체 소자 및 이의 제조방법 |
| US7675388B2 (en) * | 2006-03-07 | 2010-03-09 | Agile Rf, Inc. | Switchable tunable acoustic resonator using BST material |
| US7780862B2 (en) * | 2006-03-21 | 2010-08-24 | Applied Materials, Inc. | Device and method for etching flash memory gate stacks comprising high-k dielectric |
| US8722547B2 (en) * | 2006-04-20 | 2014-05-13 | Applied Materials, Inc. | Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries |
| US7529078B2 (en) * | 2006-04-20 | 2009-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low tunneling current MIM structure and method of manufacturing same |
| US7442650B2 (en) * | 2007-01-10 | 2008-10-28 | International Business Machines Corporation | Methods of manufacturing semiconductor structures using RIE process |
| KR101187659B1 (ko) * | 2007-03-20 | 2012-10-05 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US8395053B2 (en) * | 2007-06-27 | 2013-03-12 | Stats Chippac Ltd. | Circuit system with circuit element and reference plane |
| TW200901247A (en) * | 2007-06-27 | 2009-01-01 | Ind Tech Res Inst | Interdigital capacitor |
| US7927990B2 (en) * | 2007-06-29 | 2011-04-19 | Sandisk Corporation | Forming complimentary metal features using conformal insulator layer |
| TW200947670A (en) * | 2008-05-13 | 2009-11-16 | Nanya Technology Corp | Method for fabricating a semiconductor capacitor device |
| KR100997303B1 (ko) * | 2008-06-26 | 2010-11-29 | 주식회사 동부하이텍 | ＭｌＭ 커패시터의 제조방법 |
| IT1391861B1 (it) * | 2008-09-10 | 2012-01-27 | St Microelectronics Rousset | Processo per la realizzazione di un dispositivo di memoria includente un transistore verticale bipolare a giunzione ed un transistore cmos con spaziatori |
| US8178445B2 (en) * | 2009-06-10 | 2012-05-15 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus and manufacturing method of semiconductor device using plasma generation |
| US8119492B2 (en) | 2009-07-10 | 2012-02-21 | United Microelectronics Corp. | Dissolving precipates in alloy material in capacitor structure |
| US8828861B2 (en) * | 2010-08-20 | 2014-09-09 | Macronix International Co., Ltd. | Method for fabricating conductive lines of a semiconductor device |
| KR101147314B1 (ko) * | 2010-10-25 | 2012-05-18 | 고려대학교 산학협력단 | 트렌치를 이용한 수직 전극 구조, 및 그 제조 방법 |
| US8188897B2 (en) * | 2010-10-29 | 2012-05-29 | Hewlett-Packard Development Company, L.P. | Analog to digital converter |
| US9017849B2 (en) | 2010-11-05 | 2015-04-28 | Ethicon Endo-Surgery, Inc. | Power source management for medical device |
| US9526921B2 (en) | 2010-11-05 | 2016-12-27 | Ethicon Endo-Surgery, Llc | User feedback through end effector of surgical instrument |
| US20120116381A1 (en) | 2010-11-05 | 2012-05-10 | Houser Kevin L | Surgical instrument with charging station and wireless communication |
| US9649150B2 (en) | 2010-11-05 | 2017-05-16 | Ethicon Endo-Surgery, Llc | Selective activation of electronic components in medical device |
| US9782215B2 (en) | 2010-11-05 | 2017-10-10 | Ethicon Endo-Surgery, Llc | Surgical instrument with ultrasonic transducer having integral switches |
| US9381058B2 (en) | 2010-11-05 | 2016-07-05 | Ethicon Endo-Surgery, Llc | Recharge system for medical devices |
| US9072523B2 (en) | 2010-11-05 | 2015-07-07 | Ethicon Endo-Surgery, Inc. | Medical device with feature for sterile acceptance of non-sterile reusable component |
| US9000720B2 (en) * | 2010-11-05 | 2015-04-07 | Ethicon Endo-Surgery, Inc. | Medical device packaging with charging interface |
| US10660695B2 (en) | 2010-11-05 | 2020-05-26 | Ethicon Llc | Sterile medical instrument charging device |
| US9421062B2 (en) | 2010-11-05 | 2016-08-23 | Ethicon Endo-Surgery, Llc | Surgical instrument shaft with resiliently biased coupling to handpiece |
| US9039720B2 (en) | 2010-11-05 | 2015-05-26 | Ethicon Endo-Surgery, Inc. | Surgical instrument with ratcheting rotatable shaft |
| US10959769B2 (en) | 2010-11-05 | 2021-03-30 | Ethicon Llc | Surgical instrument with slip ring assembly to power ultrasonic transducer |
| US9089338B2 (en) | 2010-11-05 | 2015-07-28 | Ethicon Endo-Surgery, Inc. | Medical device packaging with window for insertion of reusable component |
| US9375255B2 (en) | 2010-11-05 | 2016-06-28 | Ethicon Endo-Surgery, Llc | Surgical instrument handpiece with resiliently biased coupling to modular shaft and end effector |
| US20120116265A1 (en) | 2010-11-05 | 2012-05-10 | Houser Kevin L | Surgical instrument with charging devices |
| US10085792B2 (en) | 2010-11-05 | 2018-10-02 | Ethicon Llc | Surgical instrument with motorized attachment feature |
| US9510895B2 (en) | 2010-11-05 | 2016-12-06 | Ethicon Endo-Surgery, Llc | Surgical instrument with modular shaft and end effector |
| US9017851B2 (en) | 2010-11-05 | 2015-04-28 | Ethicon Endo-Surgery, Inc. | Sterile housing for non-sterile medical device component |
| US10881448B2 (en) | 2010-11-05 | 2021-01-05 | Ethicon Llc | Cam driven coupling between ultrasonic transducer and waveguide in surgical instrument |
| US9782214B2 (en) | 2010-11-05 | 2017-10-10 | Ethicon Llc | Surgical instrument with sensor and powered control |
| US9597143B2 (en) | 2010-11-05 | 2017-03-21 | Ethicon Endo-Surgery, Llc | Sterile medical instrument charging device |
| US9161803B2 (en) | 2010-11-05 | 2015-10-20 | Ethicon Endo-Surgery, Inc. | Motor driven electrosurgical device with mechanical and electrical feedback |
| US9011471B2 (en) | 2010-11-05 | 2015-04-21 | Ethicon Endo-Surgery, Inc. | Surgical instrument with pivoting coupling to modular shaft and end effector |
| US9247986B2 (en) | 2010-11-05 | 2016-02-02 | Ethicon Endo-Surgery, Llc | Surgical instrument with ultrasonic transducer having integral switches |
| US8541282B2 (en) * | 2011-11-07 | 2013-09-24 | Intermolecular, Inc. | Blocking layers for leakage current reduction in DRAM devices |
| US8637403B2 (en) | 2011-12-12 | 2014-01-28 | International Business Machines Corporation | Locally tailoring chemical mechanical polishing (CMP) polish rate for dielectrics |
| US9142607B2 (en) | 2012-02-23 | 2015-09-22 | Freescale Semiconductor, Inc. | Metal-insulator-metal capacitor |
| US20140159200A1 (en) * | 2012-12-08 | 2014-06-12 | Alvin Leng Sun Loke | High-density stacked planar metal-insulator-metal capacitor structure and method for manufacturing same |
| US10136938B2 (en) | 2014-10-29 | 2018-11-27 | Ethicon Llc | Electrosurgical instrument with sensor |
| US10162263B2 (en) | 2015-04-27 | 2018-12-25 | Hewlett-Packard Development Company, L.P. | Dynamic logic memcap |
| JP6259023B2 (ja) | 2015-07-20 | 2018-01-10 | ウルトラテック インク | 電極系デバイス用のａｌｄ処理のためのマスキング方法 |
| US9954051B2 (en) * | 2015-10-12 | 2018-04-24 | Applied Materials, Inc. | Structure and method of fabricating three-dimensional (3D) metal-insulator-metal (MIM) capacitor and resistor in semi-additive plating metal wiring |
| US9564310B1 (en) * | 2015-11-18 | 2017-02-07 | International Business Machines Corporation | Metal-insulator-metal capacitor fabrication with unitary sputtering process |
| US10608076B2 (en) | 2017-03-22 | 2020-03-31 | Advanced Micro Devices, Inc. | Oscillating capacitor architecture in polysilicon for improved capacitance |
| US10756164B2 (en) | 2017-03-30 | 2020-08-25 | Advanced Micro Devices, Inc. | Sinusoidal shaped capacitor architecture in oxide |
| KR102430400B1 (ko) * | 2017-12-29 | 2022-08-05 | 어플라이드 머티어리얼스, 인코포레이티드 | 디스플레이 애플리케이션들을 위한 저장 커패시터들의 누설 전류를 감소시키는 방법 |
| US10586801B2 (en) | 2018-01-12 | 2020-03-10 | Intel Corporation | Flash memory cells |
| US10483344B1 (en) | 2018-04-26 | 2019-11-19 | International Business Machines Corporation | Fabrication of a MIM capacitor structure with via etch control with integrated maskless etch tuning layers |
| US10910304B2 (en) * | 2019-01-24 | 2021-02-02 | Globalfoundries U.S. Inc. | Tight pitch wirings and capacitor(s) |
| US12034039B2 (en) * | 2021-10-18 | 2024-07-09 | Globalfoundries Singapore Pte. Ltd. | Three electrode capacitor structure using spaced conductive pillars |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4453199A (en) * | 1983-06-17 | 1984-06-05 | Avx Corporation | Low cost thin film capacitor |
| JPS62293751A (ja) | 1986-06-13 | 1987-12-21 | Sony Corp | キヤパシタ |
| DE3714672A1 (de) | 1987-05-02 | 1988-11-17 | Telefunken Electronic Gmbh | Rc-leitung |
| JPH06229375A (ja) | 1992-06-08 | 1994-08-16 | Terumo Corp | 輸液ポンプ |
| DE69317940T2 (de) * | 1992-06-12 | 1998-11-26 | Matsushita Electronics Corp., Takatsuki, Osaka | Halbleiterbauelement mit Kondensator |
| US5456783A (en) | 1993-05-06 | 1995-10-10 | Interfic Developments Incorporated | Apparatus and method for enhancing heating uniformity for setting adhesive in corrugated paperboard manufacturing |
| US5439840A (en) * | 1993-08-02 | 1995-08-08 | Motorola, Inc. | Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric |
| US5583359A (en) | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| US5866453A (en) * | 1995-09-14 | 1999-02-02 | Micron Technology, Inc. | Etch process for aligning a capacitor structure and an adjacent contact corridor |
| US5700731A (en) * | 1995-12-07 | 1997-12-23 | Vanguard International Semiconductor Corporation | Method for manufacturing crown-shaped storage capacitors on dynamic random access memory cells |
| US5872697A (en) * | 1996-02-13 | 1999-02-16 | International Business Machines Corporation | Integrated circuit having integral decoupling capacitor |
| KR100207467B1 (ko) * | 1996-02-29 | 1999-07-15 | 윤종용 | 반도체 장치의 커패시터 제조 방법 |
| US5926359A (en) | 1996-04-01 | 1999-07-20 | International Business Machines Corporation | Metal-insulator-metal capacitor |
| US5939766A (en) * | 1996-07-24 | 1999-08-17 | Advanced Micro Devices, Inc. | High quality capacitor for sub-micrometer integrated circuits |
| JP3597334B2 (ja) | 1996-12-17 | 2004-12-08 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| JPH1154706A (ja) | 1997-08-06 | 1999-02-26 | Nec Corp | Ｍｉｍキャパシタ及びその製造方法 |
| US6285050B1 (en) * | 1997-12-24 | 2001-09-04 | International Business Machines Corporation | Decoupling capacitor structure distributed above an integrated circuit and method for making same |
| US6215186B1 (en) * | 1998-01-12 | 2001-04-10 | Texas Instruments Incorporated | System and method of forming a tungstein plug |
| US6251740B1 (en) | 1998-12-23 | 2001-06-26 | Lsi Logic Corporation | Method of forming and electrically connecting a vertical interdigitated metal-insulator-metal capacitor extending between interconnect layers in an integrated circuit |
| US5895239A (en) * | 1998-09-14 | 1999-04-20 | Vanguard International Semiconductor Corporation | Method for fabricating dynamic random access memory (DRAM) by simultaneous formation of tungsten bit lines and tungsten landing plug contacts |
| US6177305B1 (en) * | 1998-12-17 | 2001-01-23 | Lsi Logic Corporation | Fabrication of metal-insulator-metal capacitive structures |
| US6200629B1 (en) | 1999-01-12 | 2001-03-13 | United Microelectronics Corp. | Method of manufacturing multi-layer metal capacitor |
| KR100310825B1 (ko) | 1999-01-29 | 2001-10-17 | 김영환 | 반도체장치의 캐패시터 및 그 제조방법 |
| US6180976B1 (en) | 1999-02-02 | 2001-01-30 | Conexant Systems, Inc. | Thin-film capacitors and methods for forming the same |
| US6445023B1 (en) * | 1999-03-16 | 2002-09-03 | Micron Technology, Inc. | Mixed metal nitride and boride barrier layers |
| US6232197B1 (en) | 1999-04-07 | 2001-05-15 | United Microelectronics Corp, | Metal-insulator-metal capacitor |
| KR100308622B1 (ko) * | 1999-04-12 | 2001-11-01 | 윤종용 | 디램 셀 캐패시터 및 제조 방법 |
| US6259128B1 (en) | 1999-04-23 | 2001-07-10 | International Business Machines Corporation | Metal-insulator-metal capacitor for copper damascene process and method of forming the same |
| GB2355113B (en) * | 1999-06-25 | 2004-05-26 | Hyundai Electronics Ind | Method of manufacturing capacitor for semiconductor memory device |
| KR100305680B1 (ko) * | 1999-08-26 | 2001-11-01 | 윤종용 | 반도체 집적회로의 커패시터 제조방법 |
| JP2001144252A (ja) | 1999-11-18 | 2001-05-25 | Matsushita Electronics Industry Corp | 半導体容量素子及びその製造方法 |
| JP2001177057A (ja) | 1999-12-17 | 2001-06-29 | Tokyo Electron Ltd | アナログ回路用キャパシタ及びその製造方法 |
| KR100367404B1 (ko) * | 1999-12-31 | 2003-01-10 | 주식회사 하이닉스반도체 | 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| US6342734B1 (en) * | 2000-04-27 | 2002-01-29 | Lsi Logic Corporation | Interconnect-integrated metal-insulator-metal capacitor and method of fabricating same |
| US6385033B1 (en) * | 2000-09-29 | 2002-05-07 | Intel Corporation | Fingered capacitor in an integrated circuit |
| TW494559B (en) | 2001-06-08 | 2002-07-11 | Taiwan Semiconductor Mfg | Method for producing metal-insulator-metal (MIM) capacitor |
| US7195840B2 (en) * | 2001-07-13 | 2007-03-27 | Kaun Thomas D | Cell structure for electrochemical devices and method of making same |
| US6461914B1 (en) * | 2001-08-29 | 2002-10-08 | Motorola, Inc. | Process for making a MIM capacitor |
| US6717193B2 (en) * | 2001-10-09 | 2004-04-06 | Koninklijke Philips Electronics N.V. | Metal-insulator-metal (MIM) capacitor structure and methods of fabricating same |
| JP2007078890A (ja) | 2005-09-12 | 2007-03-29 | Fujifilm Corp | 感光性組成物、パターン形成材料、感光性積層体、並びにパターン形成装置及びパターン形成方法 |
-
2001
- 2001-10-09 US US09/973,640 patent/US6717193B2/en not_active Expired - Lifetime
-
2002
- 2002-10-08 WO PCT/IB2002/004120 patent/WO2003032366A2/en active Application Filing
- 2002-10-08 EP EP02772702A patent/EP1474823A2/en not_active Withdrawn
- 2002-10-08 JP JP2003535236A patent/JP2005505934A/ja active Pending
- 2002-10-08 CN CNB028200012A patent/CN100524613C/zh not_active Expired - Fee Related
- 2002-10-08 KR KR1020047005256A patent/KR100904611B1/ko not_active IP Right Cessation
- 2002-10-09 TW TW091123289A patent/TW586130B/zh not_active IP Right Cessation
-
2004
- 2004-02-25 US US10/788,057 patent/US7084042B2/en not_active Expired - Lifetime
-
2006
- 2006-05-30 US US11/445,841 patent/US7456072B2/en not_active Expired - Lifetime
-
2008
- 2008-10-24 US US12/257,582 patent/US8178404B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101330003B (zh) * | 2007-06-20 | 2011-03-16 | 台湾积体电路制造股份有限公司 | 一种形成半导体结构的方法 |
| CN112313797A (zh) * | 2018-06-21 | 2021-02-02 | 株式会社村田制作所 | 针对高电压应用而增强的半导体结构 |
| CN111211092A (zh) * | 2018-11-22 | 2020-05-29 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN111834527A (zh) * | 2019-04-16 | 2020-10-27 | 中芯国际集成电路制造(上海)有限公司 | 一种电容器及其形成方法 |
| CN112542544A (zh) * | 2019-09-23 | 2021-03-23 | 台湾积体电路制造股份有限公司 | 金属-绝缘体-金属电容器及其形成方法 |
| CN113394341A (zh) * | 2020-03-13 | 2021-09-14 | 联华电子股份有限公司 | 金属-绝缘层-金属电容器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7456072B2 (en) | 2008-11-25 |
| TW586130B (en) | 2004-05-01 |
| US20030067023A1 (en) | 2003-04-10 |
| CN100524613C (zh) | 2009-08-05 |
| US20090267184A1 (en) | 2009-10-29 |
| KR100904611B1 (ko) | 2009-06-25 |
| US20040219757A1 (en) | 2004-11-04 |
| WO2003032366A3 (en) | 2003-10-02 |
| KR20040054709A (ko) | 2004-06-25 |
| US7084042B2 (en) | 2006-08-01 |
| US8178404B2 (en) | 2012-05-15 |
| WO2003032366A2 (en) | 2003-04-17 |
| JP2005505934A (ja) | 2005-02-24 |
| EP1474823A2 (en) | 2004-11-10 |
| US20060216901A1 (en) | 2006-09-28 |
| US6717193B2 (en) | 2004-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100524613C (zh) | 金属-绝缘体-金属(mim)电容器结构及其制作方法 | |
| US7872292B2 (en) | Capacitance dielectric layer and capacitor | |
| KR100873542B1 (ko) | 반도체 다이 내 전압 의존도가 낮은 고밀도 합성 ｍｉｍ커패시터 | |
| WO2007084982A2 (en) | Dual-damascene process to fabricate thick wire structure | |
| CN1808717A (zh) | 具有铁电电容器的半导体器件及其制造方法 | |
| CN1501500A (zh) | 半导体器件 | |
| CN1705076A (zh) | 形成半导体器件的方法和半导体器件 | |
| US20060017136A1 (en) | Capacitor of analog semiconductor device having multi-layer dielectric film and method of manufacturing the same | |
| US10685784B2 (en) | Back-end-of-the line capacitor | |
| CN1492510A (zh) | 半导体器件 | |
| CN101378057B (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| US7199001B2 (en) | Method of forming MIM capacitor electrodes | |
| WO2006057775A2 (en) | Method for fabricating a mim capacitor having increased capacitance density and related structure | |
| CN101047184A (zh) | 电容结构及其制作方法 | |
| JP2009536451A (ja) | 金属・絶縁体・金属キャパシタ及びその製造方法 | |
| CN1505139A (zh) | 包括由镶嵌工艺形成内连线的半导体器件及其制造方法 | |
| CN1635636A (zh) | 用于将铜与金属－绝缘体－金属电容器结合的方法和结构 | |
| CN1237598C (zh) | 在镶嵌制程中形成金属电容器的方法 | |
| US11205695B2 (en) | Method of fabricating a thick oxide feature on a semiconductor wafer | |
| CN100431133C (zh) | 半导体器件的制造方法和利用这种方法获得的半导体器件 | |
| CN1624831A (zh) | 金属－绝缘体－金属电容结构及其制法 | |
| CN1763917A (zh) | 半导体元件的制造方法 | |
| CN115988868A (zh) | 半导体结构及半导体结构的处理方法 | |
| JP2008251878A (ja) | 薄膜ｍｉｍキャパシタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20070817 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20070817 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090805 Termination date: 20181008 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |