CN101047184A - 电容结构及其制作方法 - Google Patents
电容结构及其制作方法 Download PDFInfo
- Publication number
- CN101047184A CN101047184A CN 200610071511 CN200610071511A CN101047184A CN 101047184 A CN101047184 A CN 101047184A CN 200610071511 CN200610071511 CN 200610071511 CN 200610071511 A CN200610071511 A CN 200610071511A CN 101047184 A CN101047184 A CN 101047184A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal level
- articulamentum
- capacitance structure
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种电容结构,其包括一基底、一第一金属层、一蚀刻终止层、一连接层、一第二金属层与一绝缘层。第一金属层配置于基底中。蚀刻终止层配置于基底上,其中蚀刻终止层具有一开口,此开口暴露出部分第一金属层。连接层配置于开口与部分蚀刻终止层的表面。第二金属层配置于连接层上。绝缘层配置于第二金属层与连接层之间。
Description
技术领域
本发明涉及一种半导体结构及其制作方法,特别是涉及一种电容结构及其制作方法。
背景技术
随着半导体元件集成度的增加,元件的尺寸逐渐缩小,相对地使作为电容器的空间愈来愈小,也因此降低了电容器的电容值。而在进入深次微米(deep sub-micron)的工艺后,电容器的电容值降低的问题即更为严重。
一般来说,电容器主要可分为三种:金属-绝缘层-金属(metal-insulator-meta,MIM)电容器、金属线-金属线(metal-line to metal-line,MOM)电容器以及金属-绝缘层-多晶硅(metal-insulator-silicon,MIS)电容器。其中,金属-绝缘层-金属电容器与金属线-金属线电容器在深次微米IC中的使用相当普遍,然而其单位面积电容值却偏低
在集成电路的设计中,为了提高集成电路电容器的电容值,有三种较为有效的方法:第一,减低电极之间介电膜层的厚度;然而,此方法较难以控制所形成的介电膜层的均匀度及稳定度。第二,增加电极的表面积;然而,由于其工艺十分繁琐,会造成量产的困难。第三,采用高介电常数(high-k)的介电材料使用高介电常数的材料;然而,使用高介电常数的材料虽然可以得到高的电容密度,但是却会有严重的可靠度问题发生。
图1A至图1C为现有金属-绝缘层-金属电容结构的制作流程剖面图。首先,请参照图1A,提供基底100。基底100具有电容区101与导线区103。导线区103的基底100中已形成有导线102。导线102的材料例如为金属。接着,于电容区101的基底100上依序形成金属层104、绝缘层106与金属层108。金属层104、108的材料例如为铝。绝缘层106的材料例如为氧化硅。
然后,请参照图1B,进行第一次的光刻工艺与蚀刻工艺,移除部分金属层108与绝缘层106,以定义出上电极108a与绝缘层106a。随后,进行第二次的光刻工艺与蚀刻工艺,移除部分金属层104,定义出下电极104a以完成电容器10的制作。
之后,进行一般熟知的内连线工艺。请参照图1C,于基底100上形成介电层110。介电层110的材料例如为氧化硅。然后,进行第三次的光刻工艺与蚀刻工艺,以于介电层110中形成接触窗开口112、114、116。随后,于接触窗开口112、114、116中填入金属材料,以形成接触窗插塞112a、114a、116a。接触窗插塞112a连接上电极108a。接触窗插塞114a连接下电极104a。接触窗插塞116a连接导线102。
在上述的制作过程中,由于定义上电极108a、下电极104a以及形成接触窗开口112、114、116时,需要进行三次的光刻工艺与蚀刻工艺,也就是说,必须使用三道光掩模,因而增加了工艺的成本,且使得工艺较为复杂。
此外,在进行内连线工艺时,由于接触窗插塞112a、114a、116a分别与上电极108a、下电极104a以及导线102连接,使得接触窗开口112、114、116必须具有不同的深度。因此,在进行蚀刻工艺时,需要同时兼顾接触窗开口116的深度是否足够以及触窗开口112、114的深度是否过深而使电极受到损害,导致第三次的蚀刻工艺难以控制。
另外,假如需要增加电容器10的电容值,则必须要增加上电极108a、绝缘层106a与下电极104a的面积,而无法达到缩小元件尺寸以增加积集度的目的。
发明内容
本发明的目的就是在提供一种电容结构,其具有较高的单位面积电容值。
本发明的另一目的是提供一种电容结构制作方法,可以省去制作下电极时所使用的光掩模。
本发明提出一种电容结构,包括一基底、一第一金属层、一蚀刻终止层、一连接层、一第二金属层与一绝缘层。第一金属层配置于基底中。蚀刻终止层配置于基底上,其中蚀刻终止层具有一开口,此开口暴露出部分第一金属层。连接层配置于开口与部分蚀刻终止层的表面。第二金属层配置于连接层上。绝缘层配置于第二金属层与连接层之间。
依照本发明实施例所述的电容结构,上述的蚀刻终止层例如为氧化硅层、氮化硅层或由氧化硅层与氮化硅层所组成的复合层。
依照本发明实施例所述的电容结构,上述的连接层的材料例如为钛、氮化钛、钽、氮化钽或铝。
依照本发明实施例所述电容结构,上述的绝缘层的材料例如为氧化硅、氮化硅或氧化硅/氮化硅/氧化硅。
依照本发明实施例所述的电容结构,上述的第一金属层的材料例如为铜。
依照本发明实施例所述的电容结构,上述的第二金属层的材料例如为钛、氮化钛、钽、氮化钽或铝。
本发明另提出一种电容结构的制作方法,首先,提供一基底,此基底中已形成有第一金属层。接着,于基底上形成蚀刻终止层。然后,于蚀刻终止层中形成开口,暴露出部分第一金属层。随后,于开口与蚀刻终止层的表面上形成连接层。继之,于连接层上形成绝缘层。而后,于绝缘层上形成第二金属层。之后,移除开口外的部分第二金属层、绝缘层与连接层。
依照本发明实施例所述的电容结构的制作方法,上述移除开口外的部分第二金属层、绝缘层与连接层的方法例如是先于基底上形成图案化光致抗蚀剂层,此图案化光致抗蚀剂层覆盖开口与开口外的部分第二金属层。然后,以图案化光致抗蚀剂层为掩模,进行蚀刻工艺,移除部分第二金属层、绝缘层与连接层。
依照本发明实施例所述的电容结构的制作方法,上述的蚀刻终止层例如为氧化硅层、氮化硅层或由氧化硅层与氮化硅层所组成的复合层。
依照本发明实施例所述的电容结构的制作方法,上述的连接层的材料例如为钛、氮化钛、钽、氮化钽或铝。
依照本发明实施例所述的电容结构的制作方法,上述的绝缘层的材料例如为氧化硅、氮化硅或氧化硅/氮化硅/氧化硅。
依照本发明实施例所述的电容结构的制作方法,上述的第一金属层的材料例如为铜。
依照本发明实施例所述的电容结构的制作方法,上述的第二金属层的材料例如为钛、氮化钛、钽、氮化钽或铝。
依照本发明实施例所述的电容结构的制作方法,上述在移除开口外的部分第二金属层、绝缘层与连接层之后,更可以于基底上形成介电层,以及于介电层中形成第一接触窗插塞与第二接触窗插塞,其中第一接触窗插塞与第一金属层连接,而第二接触窗插塞与第二金属层连接。
依照本发明实施例所述的电容结构的制作方法,上述在形成第二金属层之后以及在移除开口外的部分第二金属层、绝缘层与连接层之前,更可以于第二金属层上形成保护层,再移除开口外的部分保护层。
依照本发明实施例所述的电容结构的制作方法,上述的保护层的材料例如为氮化硅或氮氧化硅。
在本发明的电容结构中,利用配置于开口与部分蚀刻终止层的表面的连接层,可以将基底中的金属层延伸出基底表面并与连接层组成下电极,而不需要于基底上另外配置下电极。而且,由于下电极的工艺可与一般内连线工艺整合,且在蚀刻终止层中形成开口的工艺可与一般对准标记的工艺整合,因此在制作本发明的电容结构时,可以省去现有专用以制作下电极的一道光掩模,从而降低了生产成本并简化了工艺。
此外,将连接层配置于开口侧壁上,还可以增加电容器单位横向面积(unit lateral area)的电容值,而不需要增加上、下电极的面积来增加电容值,以达到提高积集度的目的。
另外,在本发明的电容结构的制作过程中,可以利用氧化硅层与位于氧化硅层下方的氮化硅层所组成的复合层来作为蚀刻终止层,可以在利用蚀刻工艺定义电容器时,使蚀刻工艺更容易控制,而不会伤害到基底或基底中的金属层。
为让本发明的上述和其它目的、特征和优点能更明显易懂,以下配合附图以及优选实施例,以更详细地说明本发明。
附图说明
图1A至图1C为现有电容结构的制作流程剖面图。
图2A至图2D为依照本发明实施例所绘示的电容结构的制作流程剖面图。
图3为依照本发明另一实施例所绘示的电容结构的剖面示意图。
简单符号说明
10、20:电容器
100、200:基底
101:电容区
102:导线
103:导线区
104、108、202、212、212a:金属层
104a:下电极
106、106a、210、210a:绝缘层
108a:上电极
110、218:介电层
112、114、116、220a、222a:接触窗开口
112a、114a、116a、220、222、224:接触窗插塞
204:蚀刻终止层
204a、204a’:氧化硅层
204b:氮化硅层
206:开口
208、208a:连接层
214、214a:保护层
216:图案化光致抗蚀剂层
226:导线
具体实施方式
图2A至图2D为依照本发明实施例所绘示的电容结构的制作流程剖面图。首先,请参照图2A,提供基底200。基底200中已形成有金属层202与一般半导体元件(未绘示),其中金属层202是本实施例的电容器的下电极的一部分,此点将于稍后说明。金属层202的材料例如为铜。接着,于基底200上形成蚀刻终止层204。蚀刻终止层204例如是由氧化硅层204a与位于其下方的氮化硅层204b所组成的复合层,形成方法例如是化学气相沉积法。此外,在另一实施例中,蚀刻终止层204也可以是氧化硅层或氮化硅层的单一膜层。然后,于蚀刻终止层204中形成开口206,暴露出部分金属层202。开口206的形成方法例如是先于基底200上形成图案化光致抗蚀剂层(未绘示),此图案化光致抗蚀剂层覆盖部分金属层202上方的蚀刻终止层204。然后,以图案化光致抗蚀剂层为掩模,进行蚀刻工艺。之后,再移除图案化光致抗蚀剂层。特别一提的是,作为电容器下电极的一部分的金属层202的工艺可与一般金属镶嵌(damascene)工艺整合,且形成开口206的工艺可与一般对准标记(alignment mark)的工艺整合,因此可省去专用以制作下电极的一道光掩模。
接着,请参照图2B,于开口206与蚀刻终止层204的表面上形成连接层208。连接层208的材料例如为钛、氮化钛、钽、氮化钽或铝,形成方法例如为化学气相沉积法或物理气相沉积法。继之,于连接层208上形成绝缘层210。绝缘层210的材料例如为氧化硅或氮化硅,或是一般常见的氧化硅/氮化硅/氧化硅(ONO)层,形成方法例如为化学气相沉积法。而后,于绝缘层210上形成金属层212。金属层212的材料例如为钛、氮化钛、钽、氮化钽或铝,形成方法例如是化学气相沉积法或物理气相沉积法。
请继续参照图2B,在形成金属层212之后,还可以选择性地于金属层212上形成保护层214。保护层214的材料例如为氮化硅或氮氧化硅,形成方法例如为化学气相沉积法。保护层214可以在后续的内连线工艺中,于形成接触窗开口时,避免下方的膜层受到损害。之后,于基底200上形成图案化光致抗蚀剂层216。图案化光致抗蚀剂层216覆盖开口206以及开口206旁边部分的金属层212,也就是预定形成电容器的上电极的区域。
接下来,请参照图2C,以图案化光致抗蚀剂层216为掩模,进行蚀刻工艺,移除开口206外的部分保护层214、金属层212、绝缘层210、连接层208与氧化硅层204a,形成保护层214a、金属层212a、绝缘层210a、连接层208a与氧化硅层204a’,并定义出电容器20。随后,移除图案化光致抗蚀剂层216。值得一提的是,由于连接层208a与金属层202电连接,因此在本实施例中,电容器20的下电极即为连接层208a与金属层202,而上电极为金属层212a。
此外,在本实施例中,蚀刻终止层204是由氧化硅层204a与位于其下方的氮化硅层204b所组成,且氧化硅层204a对氮化硅层204b具有较高的蚀刻选择比,因此在定义电容器20的过程中,可以很容易地控制蚀刻工艺至氮化硅层204b即停止,避免蚀刻至基底200与金属层202。
之后,进行一般熟知的内连线工艺。请参照图2D,于基底200上形成介电层218。介电层218的材料例如为氧化硅,形成方法例如为化学气相沉积法。然后,于介电层218中形成接触窗插塞220与接触窗插塞222,其中接触窗插塞220与金属层202连接,而接触窗插塞222与金属层212a连接。接触窗插塞220、222的形成方法例如是先进行光刻工艺与蚀刻工艺,以于介电层218中形成接触窗开口220a、222a。然后,于介电层218上形成一层金属材料层(未绘示),并填满接触窗开口220a、222a。之后,例如进行化学机械研磨工艺,移除介电层218上的金属材料层。
特别一提的是,由于在金属层212a上已形成有保护层214a,因此可以避免因为接触窗开口220a与接触窗开口222a的深度不同,而使金属层212a在蚀刻工艺中受到损害。也就是说,由于介电层218对保护层214a具有较高的蚀刻选择比,因此在进行形成深度较深的接触窗开口220a时,保护层214a可以避免过度蚀刻造成接触窗开口222a的深度过深而伤害到金属层212a的问题,进而使得蚀刻工艺更容易控制。
此外,在进行图2D所述的内连线工艺时,当金属层202下方已具有其它内连线结构,可以直接通过接触窗插塞224与下方的导线226连接,而不需要另外形成接触窗插塞220,请参照图3。
以下将以图2C为例来对本发明的电容结构做说明。
请参照图2C,本发明的电容结构包括基底200、金属层202、蚀刻终止层204、连接层208a、金属层212a与绝缘层210a。金属层202配置于基底200中。蚀刻终止层204配置于基底200上,其中蚀刻终止层204具有开口206。开口206暴露出部分金属层202。连接层208a配置于开口206与部分蚀刻终止层204的表面。金属层212a配置于连接层208a上。绝缘层210a配置于金属层212a与连接层208a之间。由于连接层208a配置于开口206与部分蚀刻终止层204的表面,使得金属层206可以通过连接层208a而延伸出基底200表面而组成电容器20。也就是说,电容器20包括由连接层208a与金属层206组成的下电极、绝缘层210a以及上电极212a。
此外,因为连接层208a配置于部分蚀刻终止层204的表面,使得开口206的侧壁也可以具有电容值,进而提高了电容器20单位面积的电容值。另一方面,假如需要具有较高电容值的电容器20,只需要将蚀刻终止层204的厚度增加,即增加开口206侧壁的高度,即可增加电容器20的电容值,而不需要增加上、下电极的面积。换句话说,本发明的电容结构可以通过增加电容器20的厚度来增加电容值,并可使电容器20的面积缩小,达到提高积集度的目的。
综上所述,在本发明的电容结构中,将连接层配置于开口与部分蚀刻终止层的表面,可以使位于基底中的金属层通过连接层而延伸出基底表面并与连接层组成下电极,而不需要于基底上另外形成下电极。
而且,由于本发明的电容结构中,作为下电极的一部分的金属层的工艺可与一般内连线工艺整合,且在蚀刻终止层中形成开口的工艺可与一般对准标记的工艺整合,因此在制作本发明的电容结构时,可以省去现有专用以定义下电极的一道光掩模,从而降低了生产成本并简化了工艺。
此外,将连接层配置于开口侧壁上,还可以使电容器的单位横向面积电容值增加,避免了一般电容器必须通过增加上、下电极的面积来增加电容值的问题,以达到提高积集度的目的。
另外,在本发明的电容结构的制作过程中,可以利用氧化硅层与位于氧化硅层下方的氮化硅层所组成的复合层来作为蚀刻终止层,可以在利用蚀刻工艺定义电容器时,使蚀刻工艺更容易控制,而部会伤害到基底或基底中的金属层。
再者,在本发明的电容结构的制作过程中,于上电极上形成的保护层可以避免在进行后续的内连线工艺时,因为暴露出下电极的接触窗开口的深度大于暴露出上电极的接触窗开口的深度,而在形成接触窗开口的过程中损害到上电极。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (16)
1、一种电容结构,包括:
基底;
第一金属层,配置于该基底中;
蚀刻终止层,配置于该基底上,其中该蚀刻终止层具有开口,该开口暴露出部分该第一金属层;
连接层,配置于该开口与部分该蚀刻终止层的表面;
第二金属层,配置于该连接层上;以及
绝缘层,配置于该第二金属层与该连接层之间。
2、如权利要求1所述的电容结构,其中该蚀刻终止层包括氧化硅层、氮化硅层或由氧化硅层与氮化硅层所组成的复合层。
3、如权利要求1所述的电容结构,其中该连接层的材料包括钛、氮化钛、钽、氮化钽或铝。
4、如权利要求1所述的电容结构,其中该绝缘层的材料包括氧化硅、氮化硅或氧化硅/氮化硅/氧化硅。
5、如权利要求1所述的电容结构,其中该第一金属层的材料包括铜。
6、如权利要求1所述的电容结构,其中该第二金属层的材料包括钛、氮化钛、钽、氮化钽或铝。
7、一种电容结构的制作方法,包括:
提供基底,该基底中已形成有第一金属层;
于该基底上形成蚀刻终止层;
于该蚀刻终止层中形成开口,暴露出部分该第一金属层;
于该开口与该蚀刻终止层的表面上形成连接层;
于该连接层上形成绝缘层;
于该绝缘层上形成第二金属层;以及
移除该开口外的部分该第二金属层、该绝缘层与该连接层。
8、如权利要求7所述的电容结构的制作方法,其中移除该开口外的部分该第二金属层、该绝缘层与该连接层的方法包括:
于该基底上形成图案化光致抗蚀剂层,该图案化光致抗蚀剂层覆盖该开口与该开口外的部分该第二金属层;
以该图案化光致抗蚀剂层为掩模,进行蚀刻工艺,移除部分该第二金属层、该绝缘层与该连接层。
9、如权利要求7所述的电容结构的制作方法,其中该蚀刻终止层包括氧化硅层、氮化硅层或由氧化硅层与氮化硅层所组成的复合层。
10、如权利要求7所述的电容结构的制作方法,其中该连接层的材料包括钛、氮化钛、钽、氮化钽或铝。
11、如权利要求7所述的电容结构的制作方法,其中该绝缘层的材料包括氧化硅、氮化硅或氧化硅/氮化硅/氧化硅。
12、如权利要求7所述的电容结构的制作方法,其中该第一金属层的材料包括铜。
13、如权利要求7所述的电容结构的制作方法,其中该第二金属层的材料包括钛、氮化钛、钽、氮化钽或铝。
14、如权利要求7所述的电容结构的制作方法,其中在移除该开口外的部分该第二金属层、该绝缘层与该连接层之后,还包括于该基底上形成介电层,以及于该介电层中形成第一接触窗插塞与第二接触窗插塞,其中该第一接触窗插塞与该第一金属层连接,而该第二接触窗插塞与该第二金属层连接。
15、如权利要求14所述的电容结构的制作方法,其中在形成该第二金属层之后以及在移除该开口外的部分该第二金属层、该绝缘层与该连接层之前,还包括:
于该第二金属层上形成保护层;以及
移除该开口外的部分该保护层。
16、如权利要求15所述的电容结构的制作方法,其中该保护层的材料包括氮化硅或氮氧化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610071511 CN101047184A (zh) | 2006-03-29 | 2006-03-29 | 电容结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610071511 CN101047184A (zh) | 2006-03-29 | 2006-03-29 | 电容结构及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101047184A true CN101047184A (zh) | 2007-10-03 |
Family
ID=38771583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200610071511 Pending CN101047184A (zh) | 2006-03-29 | 2006-03-29 | 电容结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101047184A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102290330A (zh) * | 2011-08-29 | 2011-12-21 | 上海宏力半导体制造有限公司 | 一种电容结构的形成方法 |
CN102867734A (zh) * | 2012-09-17 | 2013-01-09 | 上海华力微电子有限公司 | 一种增大mom电容密度的制造工艺方法 |
CN104518082A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 磁阻存储器及其形成方法 |
CN109309085A (zh) * | 2017-07-28 | 2019-02-05 | 联华电子股份有限公司 | 集成电路以及其制作方法 |
CN113130746A (zh) * | 2019-12-30 | 2021-07-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
-
2006
- 2006-03-29 CN CN 200610071511 patent/CN101047184A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102290330A (zh) * | 2011-08-29 | 2011-12-21 | 上海宏力半导体制造有限公司 | 一种电容结构的形成方法 |
CN102290330B (zh) * | 2011-08-29 | 2016-03-02 | 上海华虹宏力半导体制造有限公司 | 一种电容结构的形成方法 |
CN102867734A (zh) * | 2012-09-17 | 2013-01-09 | 上海华力微电子有限公司 | 一种增大mom电容密度的制造工艺方法 |
CN102867734B (zh) * | 2012-09-17 | 2015-04-08 | 上海华力微电子有限公司 | 一种增大mom电容密度的制造工艺方法 |
CN104518082A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 磁阻存储器及其形成方法 |
CN109309085A (zh) * | 2017-07-28 | 2019-02-05 | 联华电子股份有限公司 | 集成电路以及其制作方法 |
CN113130746A (zh) * | 2019-12-30 | 2021-07-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
CN113130746B (zh) * | 2019-12-30 | 2022-09-30 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1568535A (zh) | 金属-绝缘体-金属(mim)电容器结构及其制作方法 | |
CN101064296A (zh) | 半导体装置及其制造方法 | |
CN1822349A (zh) | 半导体元件之电容器与金属栅极之制造方法 | |
CN1518100A (zh) | 半导体器件及其制造方法 | |
CN1518066A (zh) | 半导体器件的电容器底电极及其制造方法 | |
CN1315745A (zh) | 半导体装置及其制造方法 | |
CN1614764A (zh) | 半导体器件的制造方法 | |
CN101047184A (zh) | 电容结构及其制作方法 | |
US7508023B2 (en) | Capacitor structure and fabricating method thereof | |
CN1574282A (zh) | 利用牺牲掩模层形成自对准接触结构的方法 | |
CN1750265A (zh) | 半导体器件及其制造方法 | |
CN1677685A (zh) | 光半导体集成电路装置 | |
CN1917211A (zh) | 动态随机存取存储器及其制造方法 | |
CN1270368C (zh) | 电容器的制造方法 | |
CN101051601A (zh) | 去除晶片针状缺陷的方法以及电容器的制造方法 | |
CN1142592C (zh) | 半导体器件电容器的制备方法 | |
JP2009536451A (ja) | 金属・絶縁体・金属キャパシタ及びその製造方法 | |
CN2879423Y (zh) | 具有电容器的半导体器件 | |
KR100641983B1 (ko) | 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법 | |
CN1855433A (zh) | 记忆体的制造方法 | |
CN100342522C (zh) | 集成电路的电容结构及其制造方法 | |
CN1684247A (zh) | 深沟槽电容的制作方法 | |
CN1574355A (zh) | 设有电容的半导体装置及其制造方法 | |
CN1275314C (zh) | 位元线的形成方法 | |
CN1630061A (zh) | 在半导体装置中形成金属接点的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20071003 |