CN1917211A - 动态随机存取存储器及其制造方法 - Google Patents
动态随机存取存储器及其制造方法 Download PDFInfo
- Publication number
- CN1917211A CN1917211A CN 200510092038 CN200510092038A CN1917211A CN 1917211 A CN1917211 A CN 1917211A CN 200510092038 CN200510092038 CN 200510092038 CN 200510092038 A CN200510092038 A CN 200510092038A CN 1917211 A CN1917211 A CN 1917211A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- random access
- access memory
- dynamic random
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 239000003990 capacitor Substances 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 167
- 238000000034 method Methods 0.000 claims description 96
- 239000004020 conductor Substances 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 30
- 239000011241 protective layer Substances 0.000 claims description 30
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000003701 mechanical milling Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- CBFPXJNABCOVCA-UHFFFAOYSA-N [B].[P].CCO[Si](OCC)(OCC)OCC Chemical compound [B].[P].CCO[Si](OCC)(OCC)OCC CBFPXJNABCOVCA-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims 1
- CVOFKRWYWCSDMA-UHFFFAOYSA-N 2-chloro-n-(2,6-diethylphenyl)-n-(methoxymethyl)acetamide;2,6-dinitro-n,n-dipropyl-4-(trifluoromethyl)aniline Chemical compound CCC1=CC=CC(CC)=C1N(COC)C(=O)CCl.CCCN(CCC)C1=C([N+]([O-])=O)C=C(C(F)(F)F)C=C1[N+]([O-])=O CVOFKRWYWCSDMA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
一种动态随机存取存储器，具有一基底、一介电层、一接触窗插塞以及一电容器。介电层配置于基底上，且介电层具有一接触窗开口。接触窗插塞具有一第一部分与一第二部分，其中第一部分位于该接触窗开口中，而第二部分位于第一部分之上，可位于接触窗开口中或者突出于接触窗开口，且第二部分的宽度大于第一部分的宽度。电容器配置于介电层与接触窗插塞上，与接触窗插塞电连接。
Description
技术领域
本发明涉及一种存储器及其制造方法，特别是涉及一种动态随机存取存储器及其制造方法。
背景技术
电容器是动态随机存取存储器(dynamic random access memory，DRAM)中用来储存数据的部分，每一个存储单元(memory cell)的数据值即是由其电容器所带的电荷来判读。由于现代存储单元的尺寸很小，为了增加电容器电容值以减少数据误判的机会，并减少存储单元数据的“刷新”(refresh)频率而增加运作的效率，常见的方法是增加电容器下电极的表面积，通过表面积的增加来提供足够的储存电容。
图1绘示为现有一种动态随机存取存储器中电容器与接触窗插塞的剖面示意图。请参照图1，电容器126包括电极120、124以及电容介电层122。电容器126配置于介电层118与保护层116中，其中电极120与配置于介电层112中的接触窗插塞114电连接。随着最近动态随机存取存储器积集度的增加，动态随机存取存储器存储单元电容器所具有的存储单元尺寸与面积也相对地减小。因此，与电容器电连接的接触窗插塞的表面积也因而缩小，以至于接触面的电阻值提高以及电容器与接触窗插塞之间电连接不佳。
因此，出现了另一种动态随机存取存储器结构，其电容器与接触窗插塞之间的接触面积较上述动态随机存取存储器结构为大。图2绘示为现有另一种动态随机存取存储器中电容器与接触窗插塞的剖面示意图。请参照图2，电容器226包括电极220、224以及电容介电层222。电容器226配置于介电层218与保护层216中，其中电极220与配置于介电层212中的接触窗插塞214电连接。然而，此种结构仍无法有效解决接触面的电阻值过高以及电容器与接触窗插塞之间电连接不佳的问题。
发明内容
本发明的目的就是在提供一种新的接触窗插塞结构，其与现有技术中的接触窗插塞结构比较起来，与电容器的接触面积较大，因此接触面的电阻值较低以及电容器与接触窗插塞之间电连接较佳。
本发明的再一目的是提供一种接触窗插塞的制造方法，能够制造出与电容器之间有较大接触面积的接触窗插塞。
本发明提出一种动态随机存取存储器，具有一基底、一第一介电层、一接触窗插塞以及一电容器。第一介电层配置于基底上，且第一介电层具有一接触窗开口。接触窗插塞至少一部分位于接触窗开口中，接触窗插塞具有一第一部分与一第二部分，其中第二部分位于第一部分之上，且第二部分的宽度大于第一部分的宽度。电容器配置于第一介电层与接触窗插塞上，与接触窗插塞电连接。
依照本发明的优选实施例所述的动态随机存取存储器，上述的接触窗开口具有一第一开口以及位于第一开口下方的第二开口，且第一部分位于第一开口中，而第二部分位于第二开口中。
依照本发明的优选实施例所述的动态随机存取存储器，上述的第二部分为正碗状。
依照本发明的优选实施例所述的动态随机存取存储器，上述的第一部分位于接触窗开口中，而第二部分位于第一介电层上。
依照本发明的优选实施例所述的动态随机存取存储器，上述的第二部分包括一导体间隙壁。
依照本发明的优选实施例所述的动态随机存取存储器，上述的第二部分为反碗状。
依照本发明的优选实施例所述的动态随机存取存储器，上述的导体间隙壁的材料包括多晶硅。
依照本发明的优选实施例所述的动态随机存取存储器，上述的接触窗插塞的材料例如为多晶硅。
依照本发明的优选实施例所述的动态随机存取存储器，上述的电容器例如为平面型电容器或堆栈型电容器。
依照本发明的优选实施例所述的动态随机存取存储器，上述的堆栈型电容器的形式例如为盒(box)型、翅(fin)型或柱(cylinder)型。
依照本发明的优选实施例所述的动态随机存取存储器，还可以于第一介电层与接触窗插塞上配置有一第二介电层，且电容器配置于第二介电层中。
依照本发明的优选实施例所述的动态随机存取存储器，上述的第二介电层的材料例如为硼磷四乙氧基硅烷(borophospho-tetra-ethyl-ortho-silicate，BPTEOS)。
依照本发明的优选实施例所述的动态随机存取存储器，还可以于第一介电层与第二介电层之间配置有一保护层。
依照本发明的优选实施例所述的动态随机存取存储器，上述的保护层的材料例如为氮化硅。
依照本发明的优选实施例所述的动态随机存取存储器，上述的第一介电层例如为氧化硅。
本发明还提出一种动态随机存取存储器的制造方法，首先，提供一基底。然后，于基底上形成第一介电层。再来，进行湿式蚀刻工艺，以于第一介电层中形成第一开口。接下来，于该第一开口中形成第二开口。然后，于第一开口与第二开口中形成接触窗插塞。之后，于第一介电层与接触窗插塞上形成电容器，与接触窗插塞电连接。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，上述的第一开口的形成方法例如先于第一介电层上形成图案化的光致抗蚀剂层，再利用图案化的光致抗蚀剂层为掩模，进行湿式蚀刻工艺。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，上述的第一开口为正碗状。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，上述的第二开口的形成方法例如为利用图案化的光致抗蚀剂层为掩模来进行干式蚀刻工艺。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，上述的接触窗插塞的形成方法例如是先于第一介电层上与第一开口、第二开口中沉积导电材料。然后，再去除第一介电层上的导电材料。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，上述的去除第一介电层上的导电材料的方法例如为化学机械研磨工艺或回蚀刻工艺。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，上述的导电材料的材料例如为多晶硅。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，上述的电容器例如为平面型电容器或堆栈型电容器。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，上述的堆栈型电容器的形式例如为盒型、翅型或柱型。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，更可以于第一介电层与接触窗插塞上形成第二介电层，且电容器形成于第二介电层中。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，更可以于第一介电层与第二介电层之间形成保护层。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，还可以于基底上形成一晶体管。
本发明再提出一种动态随机存取存储器的制造方法，首先，提供一基底。然后，于基底上形成第一介电层。再来，于第一介电层中形成接触窗开口。之后，于接触窗开口中形成插塞。接下来，去除一部分的第一介电层以暴露出一部分的插塞。然后，于插塞的侧壁上形成导体间隙壁。之后，于第一介电层、插塞与导体间隙壁上形成电容器，与插塞以及导体间隙壁电连接。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，上述的插塞的形成方法例如是先于第一介电层上与接触窗开口中沉积导电材料。然后，再去除第一介电层上的导电材料。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，上述的去除第一介电层上的导电材料的方法例如为化学机械研磨工艺或回蚀刻工艺。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，上述的导电材料的材料例如为多晶硅。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，上述的导体间隙壁的形成方法例如是先于第一介电层与插塞上沉积导体材料层。然后，再进行蚀刻工艺，以去除部分的导体材料层并保留插塞侧壁上的导体材料层。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，上述的电容器例如为平面型电容器或堆栈型电容器。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，上述的堆栈型电容器的形式例如为盒型、翅型或柱型。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，还可以于第一介电层与插塞上形成第二介电层，且电容器形成于第二介电层中。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，更可以于第一介电层与第二介电层之间形成保护层。
依照本发明的优选实施例所述的动态随机存取存储器的制造方法，更可以于基底上形成一晶体管。
本发明因采用二种新的接触窗插塞结构，一种是与电容器之间具有更大接触面积的接触窗插塞，而另一种是在原本的接触窗插塞的侧壁上，形成导体间隙壁。因此，上述二种接触窗插塞，在与电容器电连接时，较现有的动态随机存取存储器结构大幅增加了接触窗插塞与电容器的接触面积，因此降低了接触面的电阻值，而且可以使电容器与接触窗插塞之间拥有较佳电连接。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。
附图说明
图1绘示为现有一种动态随机存取存储器中电容器与接触窗插塞的剖面示意图。
图2绘示为现有另一种动态随机存取存储器中电容器与接触窗插塞的剖面示意图。
图3绘示为依照本发明一优选实施例的动态随机存取存储器的剖面示意图。
图4A至图4E绘示为依照本发明一优选实施例的动态随机存取存储器的制造方法的流程剖面图。
图5绘示为依照本发明另一优选实施例的动态随机存取存储器的剖面示意图。
图6A至图6E绘示依照本发明另一优选实施例的动态随机存取存储器的制造方法的流程剖面图。
简单符号说明
300、500：动态随机存取存储器
302、400、502、600：基底
304、402、504、602：栅极
306、404、506、604：栅介电层
308、406、508、606：源极/漏极区
310、408、510、608：晶体管
112、118、212、218、312、318、410、424、512、518、610、624：介电层
114、214、314、420、514、616：接触窗插塞
116、216、316、422、516、622：保护层
120、124、220、224、320、324、430、434、520、524、630、634：电极
122、222、322、432、522、632：电容介电层
126、226、326、436、526、636：电容器
315、317、412、414、428、626、628：开口
313、416、612：接触窗开口
314a：第一部分
314b：第二部分
514a、616a：插塞
411：图案化的光致抗蚀剂层
620：导体间隙壁
具体实施方式
以下以动态随机存取存储器中的柱型电容器动态随机存取存储器为实施例，对本发明做详细的叙述，但并非用以限定本发明。此外，上述的柱型电容器亦可替换为其它形式的电容器。
图3绘示为依照本发明一优选实施例的动态随机存取存储器的剖面示意图。请参照图3，动态随机存取存储器300，包括基底302、晶体管310、介电层312与318、接触窗插塞314、保护层316以及电容器326。其中，晶体管310包括栅极304、栅介电层306与源极/漏极区308，而电容器326包括电极320、324以及电容介电层322。此外，晶体管310配置于基底302上，介电层312配置于基底302与晶体管310上，接触窗开口313具有开口315以及位于开口315下方的开口317，且开口315的宽度大于开口317的宽度。接触窗插塞314包括第一部分314a与第二部分314b。第一部分314a位于开口317中，而第二部分314b位于开口315中呈正碗状，且第二部分314b的宽度大于第一部分314a的宽度。其中，第一部分314a与源极/漏极区308电连接。保护层316配置于接触窗插塞314上且暴露出一部分的介电层312与接触窗插塞314，介电层318配置于保护层316上，而电容器326配置于介电层318与保护层316中且覆盖一部分的介电层312与接触窗插塞314，并与接触窗插塞314电连接。
另外，在另一实施例中，上述电容器326结构下的接触窗插塞314可非直接接于源极/漏极区308上，而与其它元件结构或者与他层元件结构之间的一般插塞，例如自行对准接触窗(SAC)结构相接并电连接，本发明不限于此。
有关于动态随机存取存储器300中各膜层与元件的材料，将搭配其制造流程详述于后。
图4A至图4E绘示为依照本发明一优选实施例的动态随机存取存储器的制造方法的流程剖面图。请参照图4A，首先，提供一基底400，基底400上已形成晶体管408，晶体管408包括栅极402、栅介电层404与源极/漏极区406。其中，基底400例如为半导体基底或玻璃基底。之后，再于基底400与晶体管408上形成介电层410。其中，介电层410例如为氧化硅。
然后，请参照图4B，于介电层410中形成正碗状的开口412。开口412的形成方法例如是先于介电层410上形成图案化的光致抗蚀剂层411，再进行湿式性蚀刻。在一实施例中，介电层410的材料假设为氧化硅，则利用氢氟酸来进行湿式性蚀刻工艺。之后，请参照图4C，利用上述图案化的光致抗蚀剂层411为掩模，进行干式性蚀刻，以形成开口414，然后再去除图案化的光致抗蚀剂层411。开口412与414即为接触窗开口416，其暴露出位于下一层结构，如源极/漏极区406。
接下来，请参照图4D，先于介电层410上与接触窗开口416中沉积导电材料层(未绘示)。接着，再去除介电层410上的导电材料层，如此便形成接触窗插塞420，而此接触窗插塞420即与下层的结构，例如本实施例中的源极/漏极区406电连接。其中，去除介电层410上的导电材料的方法例如是使用化学机械研磨工艺或回蚀刻工艺。在本实施例中，导电材料层的材料例如为多晶硅。之后，再于介电层410与接触窗插塞420上形成一层保护层422。其中，保护层422的材料例如为氮化硅，目的是用来作为之后进行蚀刻工艺时的蚀刻终止层。
再来，请参照图4E，于保护层422上形成介电层424。其中，介电层424的材料例如为硼磷四乙氧基硅烷。然后，进行蚀刻工艺，将介电层424向下蚀刻至蚀刻终止层，即保护层422。接着，再去除暴露出的保护层422，形成开口428以暴露出一部分的接触窗插塞420与介电层410。之后，于开口428中形成电容器436，此电容器436与接触窗插塞420电连接。其中，电容器436例如为堆栈型电容器。在本实施例中，电容器436为柱型电容器，包括电极430、434以及电容介电层432。此外，电容器436可利用一般熟知的现有技术来制造，在此不另行叙述。
值得注意的是，上述的堆栈式电容器436以柱状电容器来举例说明，但并不表示适用于本发明的电容器只有上述的形式，除了可以是上述实施例所述的柱状电容器之外，还可以是盒型、翅型等。此外，还可以在电极430的表面形成一层半球面晶粒(hemispherical grains，HSG)层(未绘示)，如此，可以增加电极430的表面积，以更佳地提高电容器的电容量。
图5绘示为依照本发明一优选实施例的动态随机存取存储器的剖面示意图。请参照图5，动态随机存取存储器500，包括基底502、晶体管510、介电层512与518、接触窗插塞514、保护层516以及电容器526。其中，晶体管510包括栅极504、栅介电层506与源极/漏极区508，而电容器526包括电极520、524以及电容介电层522。另外，接触窗插塞514包括导体间隙壁515与插塞514a。此外，晶体管510配置于基底502上，介电层512配置于基底502与晶体管510上，插塞514a配置于中并突出介电层512的表面，导体间隙壁515配置于介电层512上且位于插塞514a的侧壁上，保护层516配置于介电层512、接触窗插塞514上，且暴露出一部分的介电层512、接触窗插塞514，介电层518配置于保护层516上，而电容器526配置于介电层518与保护层516中，与接触窗插塞514电连接。另外，上述的接触窗插塞514的插塞514a部分则与源极/漏极区508电连接。
同样地，在另一实施例中，上述电容器526结构下的接触窗插塞514可非直接接于源极/漏极区508上，而与其它元件结构或者与他层元件结构之间的一般插塞，例如自行对准接触窗结构相接并电连接，本发明不限于此。
有关于动态随机存取存储器500中各膜层与元件的材料，将搭配其制造流程详述于后。
图6A至图6E绘示依照本发明另一优选实施例的动态随机存取存储器的制造方法的流程剖面图。请参照图6A，首先，提供一基底600，基底600上已形成晶体管608，晶体管608包括栅极602、栅介电层604与源极/漏极区606。其中，基底600例如为半导体基底或玻璃基底。
接着，于基底600与晶体管608上形成介电层610。其中，介电层610例如为氧化硅。然后，于介电层610中形成接触窗开口612以暴露出源极/漏极区606。在本实施例中，接触窗开口612的形成方法例如是先于介电层610上形成图案化的光致抗蚀剂层(未绘示)后，进行干式蚀刻工艺，再将图案化的光致抗蚀剂层移除。
再来，请参照图6B，于介电层610上与接触窗开口612中沉积导电材料。接着，再去除介电层610上的导电材料，如此便形成插塞616a，此插塞616a与源极/漏极区606电连接。其中，去除介电层610上的导电材料的方法例如是使用化学机械研磨工艺或回蚀刻工艺。在本实施例中，导电材料的材料例如为多晶硅。接着，去除一部分的介电层610以暴露出一部分的插塞616a。其中，去除一部分的介电层610的方法例如为回蚀刻工艺。
然后，请同时参照图6C，于插塞616a的侧壁上形成导体间隙壁620。其中，导体间隙壁620的形成方法例如是先于介电层610与接触窗插塞616上沉积导体材料层(未绘示)。然后，进行回蚀刻工艺，以去除部分的导体材料层并保留接触窗插塞的侧壁上的导体材料层。值得一提的是，在本实施例中，插塞616a与导体间隙壁620统称为接触窗插塞616。
之后，请参照图6D，于介电层610、接触窗插塞616上形成一层保护层622。其中，保护层622的材料例如为氮化硅，目的是用来作为之后进行蚀刻工艺时的蚀刻终止层。再来，于保护层622上形成介电层624。其中，介电层624的材料例如为硼磷四乙氧基硅烷。然后，进行蚀刻工艺，将介电层624向下蚀刻至蚀刻终止层，即保护层622，以形成开口626。
接着，请参照图6E，去除暴露出的保护层622，形成开口628，以暴露出一部分的接触窗插塞616与介电层610。之后于开口628中形成电容器636，此电容器636与接触窗插塞616电连接。其中，电容器636例如为堆栈型电容器。在本实施例中，电容器636为柱型电容器，包括电极630、634以及电容介电层632。此外，电容器636亦可利用一般熟知的现有技术来制造，在此不另行叙述。
值得一提的是，适用于本发明的电容器除了堆栈式电容器外，也可以是平面型电容器。当动态随机存取存储器所使用的电容器为平面型电容器时，便不需要形成上述的保护层422、622以及介电层424、624，而直接于介电层410、610与接触窗插塞420、616上形成平面型电容器。
综上所述，本发明提出新的接触窗插塞结构及其制造方法。一是在形成接触窗开口时，将现有技术中的蚀刻工艺分为二次进行，先形成一较大的开口，再于较大的开口中形成一较小的开口，再填入导电材料，以形成与电容器之间具有更大接触面积的接触窗插塞，而另一接触窗插塞结构是在现有的接触窗插塞的侧壁，加上导体间隙壁，使其在与电容器电连接时，通过导体间隙壁而增加与电容器之间的接触面积。此二种接触窗插塞皆可降低接触面的电阻值，并且能够使电容器与接触窗插塞之间拥有较佳电连接。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (37)
1、一种动态随机存取存储器，包括：
一基底；
一晶体管，配置于该基底上；
一第一介电层，配置于该基底与该晶体管上，其中该第一介电层具有一接触窗开口；
一接触窗插塞，该接触窗插塞的至少一部分位于该接触窗开口中，其中该接触窗插塞具有一第一部分与一第二部分，其中该第二部分位于该第一部分之上，且该第二部分的宽度大于该第一部分的宽度；以及
一电容器，配置于该第一介电层与该接触窗插塞上，与该接触窗插塞电连接。
2、如权利要求1所述的动态随机存取存储器，其中该接触窗开口具有一第一开口以及位于该第一开口下方的一第二开口，且该第一部分位于该第一开口中，而该第二部分位于该第二开口中。
3、如权利要求2所述的动态随机存取存储器，其中该第二部分为正碗状。
4、如权利要求1所述的动态随机存取存储器，其中该第一部分位于该接触窗开口中，而该第二部分位于该第一介电层上。
5、如权利要求4所述的动态随机存取存储器，其中该第二部分包括一导体间隙壁位于一插塞两侧。
6、如权利要求4所述的动态随机存取存储器，其中该第二部分为反碗状。
7、如权利要求5所述的动态随机存取存储器，其中该导体间隙壁的材料包括多晶硅。
8、如权利要求1所述的动态随机存取存储器，其中该接触窗插塞的材料包括多晶硅。
9、如权利要求1所述的动态随机存取存储器，其中该电容器包括平面型电容器或堆栈型电容器。
10、如权利要求9所述的动态随机存取存储器，其中该堆栈型电容器的形式包括盒型、翅型或柱型。
11、如权利要求10所述的动态随机存取存储器，还包括一第二介电层，配置于该第一介电层与该接触窗插塞上，且该电容器配置于该第二介电层中。
12、如权利要求11所述的动态随机存取存储器，其中该第二介电层的材料包括硼磷四乙氧基硅烷。
13、如权利要求11所述的动态随机存取存储器，还包括一保护层，配置于该第一介电层与该第二介电层之间。
14、如权利要求13所述的动态随机存取存储器，其中该保护层的材料包括氮化硅。
15、如权利要求1所述的动态随机存取存储器，其中该第一介电层包括氧化硅。
16、一种动态随机存取存储器的制造方法，包括：
提供一基底；
于该基底上形成一第一介电层；
进行一湿式蚀刻工艺，以于该第一介电层中形成一第一开口；
于该第一开口中形成一第二开口；
于该第一开口与该第二开口中形成一接触窗插塞；以及
于该第一介电层与该接触窗插塞上形成一电容器，与该接触窗插塞电连接。
17、如权利要求16所述的动态随机存取存储器的制造方法，其中该第一开口的形成方法包括：
于该第一介电层上形成一图案化的光致抗蚀剂层；
利用该图案化的光致抗蚀剂层为掩模，进行该湿式蚀刻工艺。
18、如权利要求17所述的动态随机存取存储器的制造方法，其中该第一开口为正碗状。
19、如权利要求17所述的动态随机存取存储器的制造方法，其中该第二开口的形成方法包括利用该图案化的光致抗蚀剂层为掩模来进行干式蚀刻工艺。
20、如权利要求16所述的动态随机存取存储器的制造方法，该接触窗插塞的形成方法包括：
于该第一介电层上与该第一开口、第二开口中沉积一导电材料；以及
去除该第一介电层上的该导电材料。
21、如权利要求20所述的动态随机存取存储器的制造方法，其中去除该第一介电层上的该导电材料的方法包括化学机械研磨工艺或回蚀刻工艺。
22、如权利要求20所述的动态随机存取存储器的制造方法，其中该导电材料的材料包括多晶硅。
23、如权利要求16所述的动态随机存取存储器的制造方法，其中该电容器包括平面型电容器或堆栈型电容器。
24、如权利要求23所述的动态随机存取存储器，其中该堆栈型电容器的形式包括盒型、翅型或柱型。
25、如权利要求24所述的动态随机存取存储器，还包括于该第一介电层与该接触窗插塞上形成一第二介电层，且该电容器形成于该第二介电层中。
26、如权利要求25所述的动态随机存取存储器的制造方法，还包括于该第一介电层与该第二介电层之间形成一保护层。
27、如权利要求16所述的动态随机存取存储器的制造方法，还包括于该基底上形成一晶体管。
28、一种动态随机存取存储器的制造方法，包括：
提供一基底；
于该基底上形成一第一介电层；
于该第一介电层中形成一接触窗开口；
于该接触窗开口中形成一插塞；
去除一部分的该第一介电层以暴露出一部分的该插塞；
于该插塞的侧壁上形成一导体间隙壁；以及
于该第一介电层、该插塞与该导体间隙壁上形成一电容器，与该插塞与该导体间隙壁电连接。
29、如权利要求28所述的动态随机存取存储器的制造方法，该插塞的形成方法包括：
于该第一介电层上与该接触窗开口中沉积一导电材料；以及
去除该第一介电层上的该导电材料。
30、如权利要求29所述的动态随机存取存储器的制造方法，其中去除该第一介电层上的该导电材料的方法包括化学机械研磨工艺或回蚀刻工艺。
31、如权利要求28所述的动态随机存取存储器的制造方法，其中该插塞与该导体间隙壁的材料包括多晶硅。
32、如权利要求28所述的动态随机存取存储器的制造方法，其中该导体间隙壁的形成方法，包括：
于该第一介电层与该插塞上沉积一导体材料层；以及
进行蚀刻工艺，以去除部分的该导体材料层并保留该插塞的侧壁上的该导体材料层。
33、如权利要求28所述的动态随机存取存储器的制造方法，其中该电容器包括平面型电容器或堆栈型电容器。
34、如权利要求33所述的动态随机存取存储器，其中该堆栈型电容器的形式包括盒型、翅型或柱型。
35、如权利要求34所述的动态随机存取存储器，还包括于该第一介电层与该插塞上形成一第二介电层，且该电容器形成于该第二介电层中。
36、如权利要求35所述的动态随机存取存储器的制造方法，还包括于该第一介电层与该第二介电层之间形成一保护层。
37、如权利要求28所述的动态随机存取存储器的制造方法，还包括于该基底上形成一晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100920387A CN100463185C (zh) | 2005-08-16 | 2005-08-16 | 动态随机存取存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100920387A CN100463185C (zh) | 2005-08-16 | 2005-08-16 | 动态随机存取存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1917211A true CN1917211A (zh) | 2007-02-21 |
| CN100463185C CN100463185C (zh) | 2009-02-18 |
Family
ID=37738153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100920387A Active CN100463185C (zh) | 2005-08-16 | 2005-08-16 | 动态随机存取存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100463185C (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107808875A (zh) * | 2016-09-08 | 2018-03-16 | 华邦电子股份有限公司 | 电容器结构及其制造方法 |
| CN108269789A (zh) * | 2016-12-30 | 2018-07-10 | 联华电子股份有限公司 | 电容器结构及其制作方法 |
| CN108962824A (zh) * | 2017-05-17 | 2018-12-07 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN109755243A (zh) * | 2017-11-02 | 2019-05-14 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN112490192A (zh) * | 2019-09-12 | 2021-03-12 | 夏泰鑫半导体(青岛)有限公司 | 动态随机存取存储器及其制备方法 |
| CN113078115A (zh) * | 2021-03-26 | 2021-07-06 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5550076A (en) * | 1995-09-11 | 1996-08-27 | Vanguard International Semiconductor Corp. | Method of manufacture of coaxial capacitor for dram memory cell and cell manufactured thereby |
| US5677221A (en) * | 1996-06-19 | 1997-10-14 | Vanguard International Semiconductor Corp. | Method of manufacture DRAM capacitor with reduced layout area |
| US5821141A (en) * | 1998-01-12 | 1998-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for forming a cylindrical capacitor in DRAM having pin plug profile |
| US6277688B1 (en) * | 2000-06-30 | 2001-08-21 | Vanguard International Semiconductor Corporation | Method of manufacturing a DRAM capacitor with increased electrode surface area |
| KR100399769B1 (ko) * | 2001-03-13 | 2003-09-26 | 삼성전자주식회사 | 엠아이엠 캐패시터를 채용한 캐패시터 오버 비트 라인 구조의 반도체 메모리 소자의 제조 방법 |
| JP2004342787A (ja) * | 2003-05-15 | 2004-12-02 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
-
2005
- 2005-08-16 CN CNB2005100920387A patent/CN100463185C/zh active Active
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107808875A (zh) * | 2016-09-08 | 2018-03-16 | 华邦电子股份有限公司 | 电容器结构及其制造方法 |
| CN107808875B (zh) * | 2016-09-08 | 2020-01-31 | 华邦电子股份有限公司 | 电容器结构及其制造方法 |
| CN108269789A (zh) * | 2016-12-30 | 2018-07-10 | 联华电子股份有限公司 | 电容器结构及其制作方法 |
| US11289489B2 (en) | 2016-12-30 | 2022-03-29 | United Microelectronics Corp. | Capacitor structure |
| CN108962824A (zh) * | 2017-05-17 | 2018-12-07 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US10714480B2 (en) | 2017-05-17 | 2020-07-14 | United Microelectronics Corp. | Method for fabricating contact plug in dynamic random access memory |
| CN109755243A (zh) * | 2017-11-02 | 2019-05-14 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN109755243B (zh) * | 2017-11-02 | 2021-11-02 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN112490192A (zh) * | 2019-09-12 | 2021-03-12 | 夏泰鑫半导体(青岛)有限公司 | 动态随机存取存储器及其制备方法 |
| CN112490192B (zh) * | 2019-09-12 | 2023-03-17 | 夏泰鑫半导体(青岛)有限公司 | 动态随机存取存储器及其制备方法 |
| CN113078115A (zh) * | 2021-03-26 | 2021-07-06 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN113078115B (zh) * | 2021-03-26 | 2022-06-24 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100463185C (zh) | 2009-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN2750477Y (zh) | 埋入式电容器介层窗的结构 | |
| CN1050695C (zh) | 制造高集成度半导体器件的方法 | |
| CN1518100A (zh) | 半导体器件及其制造方法 | |
| CN1767171A (zh) | 刻蚀停止结构及制造方法，以及半导体器件及制造方法 | |
| CN1828904A (zh) | 具有双存储节点的半导体存储装置及其制备和操作方法 | |
| CN1518066A (zh) | 半导体器件的电容器底电极及其制造方法 | |
| CN1909211A (zh) | 非易失性存储器件及其制造方法 | |
| CN1917211A (zh) | 动态随机存取存储器及其制造方法 | |
| CN101079393A (zh) | 使用改进自动校准接触工艺在半导体中形成电接触的方法 | |
| CN100336170C (zh) | 形成半导体器件的电容器的方法 | |
| CN1118874C (zh) | 半导体装置及其制造方法 | |
| CN1841733A (zh) | 金字塔形的电容结构及其制造方法 | |
| CN1231514A (zh) | 半导体存储器件 | |
| CN1097311C (zh) | 半导体装置的制造方法和半导体装置 | |
| CN1199928A (zh) | 半导体装置及其制造方法 | |
| CN1309041C (zh) | 内存组件的位线与位线接触窗的制造方法 | |
| CN2879423Y (zh) | 具有电容器的半导体器件 | |
| CN1142592C (zh) | 半导体器件电容器的制备方法 | |
| CN1165997C (zh) | 具有至少一个电容的集成电路及其制造方法 | |
| CN1236974A (zh) | 用两个腐蚀图形制造半导体存储器件的方法 | |
| CN1303694C (zh) | 动态随机存取存储单元及其制造方法 | |
| CN1855433A (zh) | 记忆体的制造方法 | |
| CN100351999C (zh) | 半导体器件及其制造方法 | |
| CN1685512A (zh) | 强电介质电容器的制造方法 | |
| CN1490871A (zh) | 具有柱型帽盖层的半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: POWERCHIP TECHNOLOGY CO., LTD. Free format text: FORMER NAME: POWERCHIP SEMICONDUCTOR CORP. |
|
| CP03 | Change of name, title or address |
Address after: Hsinchu Science Park, Taiwan, China Patentee after: Powerflash Technology Corporation Address before: Hsinchu City, Taiwan, China Patentee before: Powerchip Semiconductor Corp. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20190626 Address after: Hsinchu Science Park, Taiwan, China Patentee after: Lijing Jicheng Electronic Manufacturing Co., Ltd. Address before: Hsinchu Science Park, Taiwan, China Patentee before: Powerflash Technology Corporation |
|
| TR01 | Transfer of patent right |