CN2750477Y - 埋入式电容器介层窗的结构 - Google Patents

埋入式电容器介层窗的结构 Download PDF

Info

Publication number
CN2750477Y
CN2750477Y CNU2004201180304U CN200420118030U CN2750477Y CN 2750477 Y CN2750477 Y CN 2750477Y CN U2004201180304 U CNU2004201180304 U CN U2004201180304U CN 200420118030 U CN200420118030 U CN 200420118030U CN 2750477 Y CN2750477 Y CN 2750477Y
Authority
CN
China
Prior art keywords
interlayer hole
buried capacitors
sidewall
dielectric layer
top electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2004201180304U
Other languages
English (en)
Inventor
涂国基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN2750477Y publication Critical patent/CN2750477Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种制造埋入式电容器介层窗的结构，此埋入式电容器具有一下电极、一电容介电层、一上电极及一抗反射层，其中，电容介电层、上电极及抗反射层组成埋入式电容器的侧壁，形成一介层窗，此介层窗暴露出埋入式电容器的侧壁。

Description

埋入式电容器介层窗的结构
技术领域
本实用新型是关于一种半导体组件装置，且特别是关于一种随机存取存储器(Random Dynamic Access Memory；DRAM)电容器插塞的结构。
背景技术
目前有持续增加集成电路存储器的存储密度的趋势，以增加单一芯片数据储存的程度。高密度存储器所提供的储存通常会较紧密，且每位单位造价会比早期不紧密的存储器提供相同储存量的多个芯片便宜。而且通常比早期不紧密的存储器芯片能提供较高程度的储存，或能改善其效率。公知的提高集成电路组件密度的方法，已通过减小部份结构的大小，比如导线(wiringlines)和晶体管栅极(transistor gates)，以及降低结构间的分离来实现。其中减小电路结构的大小通常是指缩小制造集成电路组件的“设计规则(designrules)”。
公知的随机存取存储器，例如动态随机存取存储器(DRAM)或单一晶体管静态随机存取存储器(One Transistor Static Random Access Memory；1T-SRAM)，数据的储存方式是，通过在半导体基底表面所形成的一列电容器中的每个电容器，选择性地充电(charging)或放电(discharging)而实现储存数据的目的。其中大部份是通过结合逻辑上为0的放电电容状态，和逻辑上为1的充电电容状态，或者相反，而将二位数据中的一位储存在各个电容器中。
存储器电容器电极的表面积可以决定被储存的电荷量，借助于电压的操作、可靠的分离电极制造、和电容器介电质的介电常数在电荷储存电容器电极之间的使用，而将电荷储存在每一个电容器上。可以通过使用转移场效应晶体管(field effect transistor，FET)将电荷储存电容器选择性地耦合到位线(bit line)，再将电荷转移到电容器或将电荷由电容器中取出以进行存储器的读写操作。位于位线和转移场效应晶体管之间的接触窗做为转移场效应晶体管的一个源极/漏极(source/drain)电极，电荷储存电容器则与转移场效应晶体管的另一个源极/漏极电极接触。字线(word line)的信号由场效应晶体管的栅极提供，经由转移场效应晶体管与电荷储存电容器的下电极(lower electrode)连接，使电荷储存电容和位线之间很容易进行电荷的转移。
然而，随着超大规模集成电路(ULSI)的发展，为了符合高密度集成电路的设计趋势，存储单元(Cell)的尺寸也随着降至亚微米以下。另外，为能提高集成电路的集成度，目前半导体工业的趋势是将存储器单元以及快速反应的逻辑电路放在同一芯片(Chip)上。而且由于组件不断缩小，促使存储器中电容的尺寸也随之减小，故其储存载流子的性能也相对降低。为了满足随机存取存储器组件的需求，其中一种设计是在随机存取存储器结构中采用埋入式电容器的设计。虽然埋入式电容器可以达到较小的组件尺寸的需求，然而，公知的适用于随机存取存储器结构的埋入式电容器包括一下电极、一电容介电层、一上电极和一位于上电极之上的抗反射层。接着，在电容器上覆盖一介电层，并在此介电层及抗反射层中形成一介层窗，介层窗暴露出上电极。通过在介层窗中形成插塞而使电容器的上电极得以和其它电路电性连接。抗反射层的材料一般是氮氧化硅、氮化硅、氮化钛或是氮化钽。这些材质的蚀刻难度较高，因此，若此介层窗和一逻辑组件或源漏极接的触窗的加工同时进行，常常需要一种过蚀刻加工，否则则需两道掩模分别形成介层窗和接触窗。两道掩模使加工成本提高，过蚀刻常会损坏逻辑组件或源漏极结构而造成漏电流。提供低成本且可靠度高的上电极介层窗工艺成为一具有高度挑战性的工作。
实用新型内容
鉴于上述的创作背景，随机存取存储器结构在制作埋入式电容器的介层窗时，若非采用成本较高的两道掩模的加工来得到较好的成品率，就得冒着过蚀刻常会损伤逻辑组件或源漏极结构而造成漏电流的风险来降低制造成本。因此本实用新型的目的就是提供一种埋入式电容器介层窗的制造方法，该方法仅需一道掩模的加工，即可同时形成随机存取存储器结构的埋入式电容器的介层窗及逻辑组件或源漏极的接触窗。
本实用新型的又一目的提供一种埋入式电容器介层窗的制造方法，其在随机存取存储器结构的埋入式电容器的上电极的侧壁形成介层窗，如此可以避开抗反射层的蚀刻，而介层窗也暴露出上电极的侧壁，后续介层插塞形成于介层窗之内而可以和上电极具有良好的电性接触。由于无须蚀穿埋入式电容器的抗反射层，因此无须过蚀刻加工或是两道掩模加工即能同时形成逻辑组件或源漏极接的接触窗。
根据以上所述的目的，本实用新型提供了一种埋入式电容器介层窗的制造方法，至少包括：在一基底上形成一下电极，一第一介电层、一第一导体层与一抗反射层覆盖下电极之后，以一光刻加工蚀刻上述抗反射层、第一导体层及第一介电层，以在预定位置形成埋入式电容器，接着，再形成一第二介电层于埋入式电容器之上并覆盖埋入式电容器的侧壁，第一导体层用作埋入式电容器的上电极。在要形成上电极的介层窗时，介层窗的位置不完全在抗反射层的上方，而是约在埋入式电容器的侧壁的位置，如此一来，介层窗会暴露出埋入式电容器的侧壁，也就是暴露出上电极的侧壁。
根据以上所述的目的，本实用新型提供了一种适用于单一晶体管静态随机存取存储器的埋入式电容器介层窗的制造方法，提供一基底，基底上具有一存储器区及一逻辑组件区。在存储器区的一浅沟道隔离上形成多个开口，并在开口内形成下电极。接着在下电极及基底之上形成电容介电层、上电极与抗反射层。通过光刻加工，蚀刻除去部分位于基底上的抗反射层、上电极与电容介电层以构造出埋入式电容器。位于基底之上的抗反射层、上电极与电容介电层组成埋入式电容器的侧壁，形成第一介电层覆盖的埋入式电容器。另外，在逻辑组件区形成逻辑组件并覆盖上一第二介电层。以一道掩模通过曝光定出预定形成埋入式电容器介层插塞及逻辑组件接触(介层)插塞的位置，蚀刻第一介电层与第二介电层以形成介层窗及接触窗，其中，介层窗会暴露出埋入式电容器的侧壁。因为在介层窗的蚀刻过程中不需蚀穿抗反射层，因此不需过蚀刻加工从而可以避免损伤逻辑组件而造成漏电流。
根据以上所述的目的，本实用新型提供了一种适用于动态随机存取存储器的埋入式电容器的制造方法。该方法包括：在一基底上具有动态随机存取存储器的晶体管，在晶体管上覆盖上一第一介电层，一接触插塞位于第一介电层内，其连接晶体管的漏极及电容器的下电极，电容器位于第一介电层之上。一电容介电层覆盖下电极并位于下电极周围的第一介电层的表面，一上电极及一抗反射层按顺序位于电容介电层之上。一第二介电层覆盖第一介电层及电容器。以光刻加工限定出要形成连接晶体管源极的接触窗及连结电容器上电极介层窗的位置，并以一蚀刻加工形成接触窗插塞及介层窗插塞，其中，介层窗会暴露出埋入式电容器的侧壁。因为在介层窗的蚀刻过程中不需蚀穿抗反射层，因此不需过蚀刻加工，从而可以避免损伤晶体管源极而造成漏电流。
根据以上所述的目的，本实用新型更提供了一种适用于随机存取存储器的埋入式电容器介层窗的制造方法，可以避免在形成接触窗时的误对准而造成无法有效暴露出埋入式电容器的侧壁。至少两个接触窗同时分别形成于电容器两侧以期望能同时暴露出电容器两侧的侧壁。即使稍有误对准发生，一侧的介层窗落于抗反射层之上，但另一侧介层窗仍能有效地暴露出。另外，还可在电容器的每一侧或单侧形成至少两个接触窗，电容器每一侧的接触窗的中心相对于电容器侧壁的偏移量均不同，以确保至少一接触窗能暴露出电容器的侧壁，而使接触窗对误对准的容许度大幅提高。
根据以上所述的目的，本实用新型更提供了一种介层窗结构，其包括至少一介层窗，适用于埋入式电容器，埋入式电容器位于一基底之上且具有一下电极、一电容介电层、一上电极及一抗反射层，其中，电容介电层、上电极及抗反射层组成埋入式电容器的侧壁，其特征在于：介层窗暴露出侧壁。其中埋入式电容器适用于随机存取存储器。而随机存取存储器可以为动态随机存取存储器或单一晶体管静态随机存取存储器。
根据以上所述的目的，本实用新型更提供了一种介层窗结构，其包括多个介层窗，适用于埋入式电容器。埋入式电容器位于一基底之上且具有一下电极、一电容介电层、一上电极及一抗反射层，其中，电容介电层、上电极及抗反射层组成埋入式电容器的侧壁，其特征在于：这些介层窗其中之一的中心与侧壁间的距离与其它介层窗的中心与侧壁的距离不同，以确保至少一个介层窗可以暴露出侧壁。此埋入式电容器适用于随机存取存储器且随机存取存储器可以为动态随机存取存储器或单一晶体管静态随机存取存储器。
附图说明
为让本实用新型的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：
图1是一埋入式电容器介层窗的剖面示意图，说明依照本实用新型第一较佳实施例的一种动态随机存取存储器的埋入式电容器介层窗的制造方法；
图2是一埋入式电容器介层窗的剖面示意图，说明依照本实用新型第二较佳实施例的一种单一晶体管静态随机存取存储器的埋入式电容器介层窗的制造方法；
图3A是一埋入式电容器介层窗的俯视示意图，说明依照本实用新型第三较佳实施例的一种单一晶体管静态随机存取存储器的埋入式电容器介层窗的制造方法；
图3B是依照图3A的剖面线I-I’所绘的剖面示意图；
图4A是说明如图3A所示的介层窗加工发生误对准情形的俯视示意图；
图4B是依照图4A的剖面线II-II’所绘的剖面示意图；
图5是一埋入式电容器介层窗的俯视示意图，说明一种单一晶体管静态随机存取存储器的埋入式电容器介层窗的制造方法；以及
图6是一电压与电流关系曲线图，对应本实用新型所制造的电路。组件代表符号的简单说明
100、200、300：基底
102：栅极
104：公共源极
106：漏极
108：接触插塞
110、114、120、210、216、303、314：介电层
112、208、301：下电极
116、212、304：上电极
118、214、306：抗反射层
122、224：接触窗
124、222、310、312、316：介层窗
126、226、308：侧壁
202：逻辑组件区
204：单一晶体管静态随机存取存储器区
206、302：浅沟道隔离结构
218：栅极结构
220：硅化金属层
具体实施方式
实施例1
请参照第1图，该图是说明依照本实用新型第一较佳实施例的一种动态随机存取存储器的埋入式电容器介层窗的制造方法的剖面示意图。在一基底100上具有栅极102、公共源极104及漏极106。在栅极102、公共源极104及漏极106上覆盖一介电层110，而一下电极112位于介电层110之上，形成介电层110的材料可以为化学气相沉积工艺所沉积的氧化硅或低介电系数材料。一接触插塞108电性连接漏极106及下电极112。一第一介电层114、一上电极116与一抗反射层118覆盖下电极112，下电极112、第一介电层114、上电极116与抗反射层118形成一埋入式电容器，其中，上电极116及下电极112的材料为一种导体材料，例如可为多晶硅、掺杂多晶硅或金属。第一介电层114为一电容介电层，一般为氧化硅及氮化硅的复层结构或是高介电系数的金属氧化物材料，例如五氧化二钽(Ta2O5)等等。至于形成抗反射层118的材料，一般为氮化硅或氮氧化硅。介电层120覆盖在埋入式电容器之上，形成介电层120的材料可以为化学气相沉积工艺所沉积的氧化硅或低介电系数材料。
接着，通过一光刻加工形成暴露出埋入式电容器(上电极116)的侧壁126的介层窗124。众所周知，在形成介层窗124时，若要减少掩模数，则应和公共源极104的接触窗122的加工同时进行，由于为了要蚀穿抗反射层118而暴露出上电极116，常常需要一种过蚀刻加工，过蚀刻加工会损伤到公共源极104而造成漏电流，甚至可能蚀穿公共源极104而造成组件故障。为避免过蚀刻的缺点，公知的是采用两道掩模加工分别形成介层窗124和接触窗122。
运用本实用新型所提供的方法，可以使用一道掩模加工同时形成介层窗124和接触窗122，且无须使用过蚀刻加工，如此可提高加工成品率且降低加工的成本。介层窗124形成的位置不完全在抗反射层118的上方，而是约在埋入式电容器的侧壁126的位置，如此一来，介层窗124会暴露出埋入式电容器的侧壁126，也就是暴露出上电极116的侧壁。因此，可以避免蚀穿抗反射层118，却能有效暴露出上电极116，使后续形成的介层插塞(未示于图中)能和上电极116形成良好的电性接触。另外，由于无须过蚀刻加工，接触窗122可以同时进行而无须第二道掩模加工。
实施例2
请参照图2，其为说明依照本实用新型第二较佳实施例的一种单一晶体管静态随机存取存储器的埋入式电容器介层窗的制造方法的剖面示意图。在一基底200上具有逻辑组件区202及单一晶体管静态随机存取存储器区204。在逻辑组件区202上具有栅极结构218及硅化金属层220。在单一晶体管静态随机存取存储器区204具有一浅沟道隔离结构206，一埋入式电容器位于浅沟道隔离结构206之内。埋入式电容器包括一下电极208、一第一介电层210、一上电极212及一抗反射层214，其中，上电极212及下电极208的材料为一种导体材料，例如可为多晶硅、掺杂多晶硅或金属。第一介电层210为一电容介电层，一般为氧化硅及氮化硅的复层结构或是高介电系数的金属氧化物材料，例如五氧化二钽(Ta2O5)等等。至于形成抗反射层214的材料，一般为氮化硅或氮氧化硅。
在基底200所有的组件上覆盖一第二介电层216，形成第二介电层216的材料可以为化学气相沉积工艺所沉积的氧化硅或低介电系数材料。接着，需要形成暴露出上电极212的介层窗222。众所周知，在形成介层窗222时，若要减少掩模数，则应和硅化金属层220的接触窗224的加工同时进行，由于为了蚀穿抗反射层214而暴露出上电极212，常常需要过蚀刻加工，过蚀刻加工会损伤到硅化金属层220而造成漏电流，甚至可能蚀穿硅化金属层220而造成逻辑组件故障。为避免过蚀刻的缺点，公知的是采用两道掩模加工以分别形成介层窗222和接触窗224。
运用本实用新型所提供的方法，可以使用一道掩模加工同时形成介层窗222和接触窗224，且无须使用过蚀刻加工，如此可提高加工成品率且降低加工的成本。介层窗222形成的位置不完全在抗反射层214的上方，而是约在埋入式电容器的侧壁226的位置，如此一来，介层窗222会暴露出埋入式电容器的侧壁226，也就是暴露出上电极212的侧壁。如此一来，可以避免蚀穿抗反射层214，却能有效暴露出上电极212，使后续形成的介层插塞(未示于图中)，能和上电极212形成良好的电性接触。另外，由于无须过蚀刻加工，接触窗224可以同时进行，无须第二道掩模加工。
实施例3
由前两个实施例中可知，利用介层窗暴露出埋入式电容器(上电极)侧壁的加工，可以避免过蚀刻加工可能造成的伤害及减少一道掩模加工以降低成本。但与公知技术相比较，在形成介层窗的过程中的加工裕度(Window)较小，在发生误对准时会造成介层窗无法有效暴露出埋入式电容器(上电极)的侧壁，为解决此问题而使用本实用新型所公开的介层窗制造方法，本实施例中公开一种简单的设计，可以增加形成介层窗的过程中的加工裕度。
请参照图3A，其为说明依照本实用新型第三较佳实施例的一种单一晶体管静态随机存取存储器的埋入式电容器介层窗的制造方法的俯视示意图。在介电层314的下方为一单一晶体管静态随机存取存储器的埋入式电容器。在沉积介电层314之前，在执行构造埋入式电容器的光蚀刻步骤时，同时限定一开口(如虚线所示)，此一开口的四边均为埋入式电容器(上电极)的侧壁308。在形成介电层314之后，再以如前两个实施例中所述的光蚀刻加工形成介层窗310，介层窗310暴露出埋入式电容器(上电极)的侧壁308。
请参照图3B，其为依照图3A的剖面线I-I’所绘示的剖面示意图。在一基底300上具有一浅沟道隔离结构302，一埋入式电容器位于浅沟道隔离结构302之内。埋入式电容器包括一下电极301、一第一介电层303、一上电极304及一抗反射层306，其中，上电极304及下电极301的材料为一种导体材料，例如可为多晶硅、掺杂多晶硅或金属。第一介电层303为一电容介电层，一般为氧化硅及氮化硅的复层结构或是高介电系数的金属氧化物材料，例如五氧化二钽(Ta2O5)等等。至于形成抗反射层306的材料，一般为氮化硅或氮氧化硅。在执行构造埋入式电容器的光蚀刻步骤时，同时构造一开口以暴露出埋入式电容器(上电极)的侧壁308，接着，在基底300所有的组件上覆盖一第二介电层314，形成第二介电层314的材料可以为化学气相沉积工艺所沉积的氧化硅或低介电系数材料。两个介层窗310分别暴露出埋入式电容器(上电极)的侧壁308。
请参照图4A，是说明如图3A所示的介层窗加工发生误对准的情形的俯视示意图。在沉积介电层314之前，在执行构造埋入式电容器的光蚀刻步骤时，同时限定一开口(如虚线所示)，此一开口的四边均为埋入式电容器(上电极)的侧壁308。在形成介电层314之后，再以如前两个实施例中所述的光蚀刻加工形成介层窗312，介层窗312必须暴露出埋入式电容器(上电极)的侧壁308，但在加工中发生误对准，和图3A相比，介层窗312较介层窗310向左偏移。
请参照图4B，其为依照图4A的剖面线II-II’所绘示的剖面示意图。图4B与图3B所示的结构大致相同，故不再赘述。在形成介层窗312时发生了误对准，向左侧偏移，所以左侧的介层窗312停在抗反射层306之上，无法暴露出上电极304或是埋入式电容器(上电极)的侧壁308，但右侧的介层窗312仍可以有效地发挥作用，暴露出埋入式电容器(上电极)的侧壁308。
除了如图3A及图3B所示的设计可有效增加形成介层窗的过程中的加工裕度之外，请参照图5，可以将形成介层窗的过程中的加工裕度再大幅提高。图5是说明一种单一晶体管静态随机存取存储器的埋入式电容器介层窗的制造方法的俯视示意图。在沉积介电层314之前定义埋入式电容器的光蚀刻步骤时，同样同时限定一开口(如虚线所示)，此一开口的四边均为埋入式电容器(上电极)的侧壁308。在形成介电层314之后，再以如前两个实施例中所述的光蚀刻加工形成介层窗316。介层窗316的数目至少为两个，可仅形成于开口的一侧，当然，亦可形成于开口的两侧，图5中所示的单边4个介层窗316仅为了表现介层窗316的数目需为多个，图5中所示两边各形成四个介层窗316仅为了表现介层窗316可分别形成于开口的两侧，而非表示介层窗316必须形成于开口的两侧。
如图5所示，在同侧至少二个介层窗316的中心与埋入式电容器(上电极)的侧壁308间的距离不一，在此设计之下，即使在光刻加工中发生误对准，至少有一个介层窗316可以有效暴露出埋入式电容器(上电极)的侧壁308。在图5中所示的同侧四个介层窗316的排列方式仅为例示，在设计上仅需使位于同侧的不同介层窗316的中心与埋入式电容器(上电极)的侧壁308间的距离产生差异即可，至于位于同侧的不同介层窗316如何排列并非本实用新型的重点。
另外，本实施例所公开的埋入式电容器的介层窗制造方法，并不仅局限适用于单一晶体管静态随机存取存储器，也可适用于动态随机存取存储器或其它随机存取存储器之中。
请参照图6，图6为一运用本实用新型所制造的电路的电压与电流的对应图，其中X轴代表电压而Y轴代表电流。利用本实用新型所公开的埋入式电容器的介层窗制造方法，形成连结埋入式电容器上电极的介层窗后，在介层窗中形成介层窗插塞。在具有四千个插塞的电路的两端加上电压并量测电流，由图6中发现，运用本实用新型所制造的电路随着两端所加的电压改变，测到的电流也跟着改变，电压与电流间成线性关系，此电路的特性符合欧姆定律。
由上述本实用新型的数个较佳实施例可知，应用本实用新型具有下列优点。运用本实用新型所提供的方法，可以使用一道掩模加工同时形成介层窗和接触窗，且无须使用过蚀刻加工，如此可提高加工成品率且降低加工的成本。介层窗形成的位置不完全在抗反射层的上方，而是约在埋入式电容器的侧壁的位置，埋入式电容器的侧壁可以在构造埋入式电容器的光蚀刻加工中一并形成，如此一来，介层窗会暴露出埋入式电容器的侧壁，也就是暴露出上电极的侧壁。因此，可以避免蚀穿抗反射层，却能有效地暴露出上电极，使后续形成的介层插塞能和上电极212形成良好的电性接触。另外，由于无须过蚀刻加工，用来形成逻辑组件或公共源极接触插塞的接触窗可以同时进行，无须第二道掩模加工。
虽然本实用新型已以数个较佳实施例揭露如上，然其并非用以限定本实用新型，任何本领域技术人员，在不脱离本实用新型的精神和范围内，可作各种更改与润饰，因此本实用新型的保护范围应以所附的权利要求范围为准。

Claims (11)

1.一种介层窗结构，包括至少一介层窗，适用于埋入式电容器之上，该埋入式电容器位于一基底之上且具有一下电极、一电容介电层、一上电极及一抗反射层，其中，该电容介电层、该上电极及该抗反射层组成该埋入式电容器的侧壁，其特征在于：该介层窗暴露出该侧壁。
2.如权利要求1所述的介层窗结构，其中该埋入式电容器适用于随机存取存储器。
3.如权利要求2所述的介层窗结构，其中该随机存取存储器可以为动态随机存取存储器或单一晶体管静态随机存取存储器。
4.一种介层窗结构，包括多个介层窗，适用于埋入式电容器之上，该埋入式电容器位于一基底之上且具有一下电极、一电容介电层、一上电极及一抗反射层，其中，该电容介电层、该上电极及该抗反射层组成该埋入式电容器的侧壁，其特征在于：至少一些介层窗的中心与该侧壁的距离不同于其它介层窗的中心与该侧壁的距离以暴露出该侧壁。
5.如权利要求4所述的介层窗结构，其中该埋入式电容器适用于随机存取存储器。
6.如权利要求5所述的介层窗结构，其中该随机存取存储器可以为动态随机存取存储器或单一晶体管静态随机存取存储器。
7.一种埋入式电容器的介层窗结构，包括至少一介层窗，位于该埋入式电容器之上，该埋入式电容器位于一基底之上且具有一下电极、一电容介电层、一上电极及一抗反射层，其中，该电容介电层、该上电极及该抗反射层组成该埋入式电容器的侧壁，其特征在于：该介层窗暴露出该侧壁。
8.如权利要求7所述的介层窗结构，其中该埋入式电容器适用于随机存取存储器。
9.如权利要求8所述的介层窗结构，其中该随机存取存储器可以为动态随机存取存储器或单一晶体管静态随机存取存储器。
10.一种动态随机存取存储器的介层窗结构，包括至少一介层窗，位于该埋入式电容器之上，该埋入式电容器位于一基底之上且具有一下电极、一电容介电层、一上电极及一抗反射层，其中，该电容介电层、该上电极及该抗反射层组成该埋入式电容器的侧壁，其特征在于：该介层窗暴露出该侧壁。
11.如权利要求10所述的介层窗结构，其中该随机存取存储器可以为动态随机存取存储器或单一晶体管静态随机存取存储器。
CNU2004201180304U 2003-10-29 2004-10-25 埋入式电容器介层窗的结构 Expired - Lifetime CN2750477Y (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/696,006 2003-10-29
US10/696,006 US7329953B2 (en) 2003-10-29 2003-10-29 Structure for reducing leakage currents and high contact resistance for embedded memory and method for making same

Publications (1)

Publication Number Publication Date
CN2750477Y true CN2750477Y (zh) 2006-01-04

Family

ID=34550041

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200410029531XA Expired - Lifetime CN1612328B (zh) 2003-10-29 2004-03-18 埋入式电容器介层窗结构及其制造方法
CNU2004201180304U Expired - Lifetime CN2750477Y (zh) 2003-10-29 2004-10-25 埋入式电容器介层窗的结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200410029531XA Expired - Lifetime CN1612328B (zh) 2003-10-29 2004-03-18 埋入式电容器介层窗结构及其制造方法

Country Status (3)

Country Link
US (1) US7329953B2 (zh)
CN (2) CN1612328B (zh)
TW (1) TWI223894B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560803B1 (ko) * 2004-02-04 2006-03-13 삼성전자주식회사 캐패시터를 갖는 반도체 소자 및 그 제조방법
US7716626B2 (en) * 2004-03-30 2010-05-11 Oki Semiconductor Co., Ltd. Method of designing a circuit layout of a semiconductor device
US7098114B1 (en) * 2004-06-22 2006-08-29 Integrated Device Technology, Inc. Method for forming cmos device with self-aligned contacts and region formed using salicide process
US7655973B2 (en) * 2005-10-31 2010-02-02 Micron Technology, Inc. Recessed channel negative differential resistance-based memory cell
JP4791191B2 (ja) * 2006-01-24 2011-10-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8541879B2 (en) * 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
JP4334558B2 (ja) * 2006-09-20 2009-09-30 株式会社東芝 パターン形成方法
US7608538B2 (en) * 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
MY152456A (en) 2008-07-16 2014-09-30 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
JP2011049250A (ja) * 2009-08-25 2011-03-10 Renesas Electronics Corp 半導体装置およびその製造方法
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
EP2754859A1 (en) 2013-01-10 2014-07-16 Alstom Technology Ltd Turbomachine with active electrical clearance control and corresponding method
JP2015211108A (ja) * 2014-04-25 2015-11-24 ルネサスエレクトロニクス株式会社 半導体装置
KR102310122B1 (ko) 2014-06-10 2021-10-08 삼성전자주식회사 논리 셀 및 이를 포함하는 집적회로 소자와 논리 셀의 제조 방법 및 집적회로 소자의 제조 방법
CN113130516A (zh) 2020-01-15 2021-07-16 联华电子股份有限公司 半导体影像感测元件及其制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040619A (en) * 1995-06-07 2000-03-21 Advanced Micro Devices Semiconductor device including antireflective etch stop layer
JP3941133B2 (ja) * 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
JP3019021B2 (ja) * 1997-03-31 2000-03-13 日本電気株式会社 半導体装置及びその製造方法
US6051870A (en) * 1997-12-17 2000-04-18 Advanced Micro Devices Process for fabricating semiconductor device including improved phosphorous-doped silicon dioxide dielectric film
KR100278657B1 (ko) * 1998-06-24 2001-02-01 윤종용 반도체장치의금속배선구조및그제조방법
CN1245975A (zh) * 1998-08-20 2000-03-01 联诚积体电路股份有限公司 动态随机存取存储器电容器的制造方法
US6348709B1 (en) * 1999-03-15 2002-02-19 Micron Technology, Inc. Electrical contact for high dielectric constant capacitors and method for fabricating the same
US6083825A (en) * 1999-06-09 2000-07-04 United Semiconductor Corp. Method of forming unlanded via hole
US6504202B1 (en) * 2000-02-02 2003-01-07 Lsi Logic Corporation Interconnect-embedded metal-insulator-metal capacitor
JP3430091B2 (ja) * 1999-12-01 2003-07-28 Ｎｅｃエレクトロニクス株式会社 エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
US6485988B2 (en) 1999-12-22 2002-11-26 Texas Instruments Incorporated Hydrogen-free contact etch for ferroelectric capacitor formation
EP1132973A1 (de) * 2000-03-06 2001-09-12 Infineon Technologies AG Metall-Isolator-Metall-Kondensator und Verfahren zu seiner Herstellung
JP2003526944A (ja) * 2000-03-13 2003-09-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置を製造する方法
US6342734B1 (en) * 2000-04-27 2002-01-29 Lsi Logic Corporation Interconnect-integrated metal-insulator-metal capacitor and method of fabricating same
JP2002261161A (ja) * 2001-03-05 2002-09-13 Hitachi Ltd 半導体装置の製造方法
US6403417B1 (en) 2001-03-13 2002-06-11 United Microelectronics Corp. Method for in-situ fabrication of a landing via and a strip contact in an embedded memory
JP2003179132A (ja) * 2001-12-10 2003-06-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6876565B2 (en) * 2002-09-30 2005-04-05 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2004228425A (ja) * 2003-01-24 2004-08-12 Renesas Technology Corp Ｃｍｏｓイメージセンサの製造方法
US6960529B1 (en) * 2003-02-24 2005-11-01 Ami Semiconductor, Inc. Methods for sidewall protection of metal interconnect for unlanded vias using physical vapor deposition
US6876027B2 (en) * 2003-04-10 2005-04-05 Taiwan Semiconductor Manufacturing Company Method of forming a metal-insulator-metal capacitor structure in a copper damascene process sequence

Also Published As

Publication number Publication date
CN1612328B (zh) 2010-05-26
CN1612328A (zh) 2005-05-04
US20050093147A1 (en) 2005-05-05
TW200515590A (en) 2005-05-01
US7329953B2 (en) 2008-02-12
TWI223894B (en) 2004-11-11

Similar Documents

Publication Publication Date Title
CN2750477Y (zh) 埋入式电容器介层窗的结构
CN1035141C (zh) 半导体存储器的制造方法
US7573088B2 (en) DRAM array and electronic system
CN1638098A (zh) 形成半导体器件的位线的方法
CN112864158A (zh) 动态随机存取存储器及其形成方法
CN113707660B (zh) 动态随机存取存储器及其形成方法
US20220131003A1 (en) Memory arrays with vertical transistors and the formation thereof
CN112909001A (zh) 动态随机存取存储器及其形成方法
CN100463185C (zh) 动态随机存取存储器及其制造方法
CN114388508A (zh) 动态随机存取存储器及其形成方法
US7049205B2 (en) Stacked capacitor and method for preparing the same
CN1248315C (zh) 制造集成半导体存储装置的方法
CN1309041C (zh) 内存组件的位线与位线接触窗的制造方法
US6756283B2 (en) Method of fabricating a high surface area capacitor electrode
US6797557B2 (en) Methods and systems for forming embedded DRAM for an MIM capacitor
CN1684247A (zh) 深沟槽电容的制作方法
CN1889252A (zh) 半导体存储元件及其制作方法
US6586312B1 (en) Method for fabricating a DRAM capacitor and device made
CN217444400U (zh) 一种集成电路
CN1275314C (zh) 位元线的形成方法
CN1324686C (zh) 半导体元件的制造方法
KR100361530B1 (ko) 디램 소자의 제조방법
CN1128471C (zh) 利用多晶硅半球的晶粒回蚀刻来形成电容器的方法
CN1106040C (zh) 动态随机存取存储器的电容器的制造方法
US6091098A (en) Double-crown rugged polysilicon capacitor

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20141025

Granted publication date: 20060104