CN1128471C - 利用多晶硅半球的晶粒回蚀刻来形成电容器的方法 - Google Patents
利用多晶硅半球的晶粒回蚀刻来形成电容器的方法 Download PDFInfo
- Publication number
- CN1128471C CN1128471C CN98105624A CN98105624A CN1128471C CN 1128471 C CN1128471 C CN 1128471C CN 98105624 A CN98105624 A CN 98105624A CN 98105624 A CN98105624 A CN 98105624A CN 1128471 C CN1128471 C CN 1128471C
- Authority
- CN
- China
- Prior art keywords
- capacitor electrode
- pole plate
- electrode pole
- layer
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种利用多晶硅半球的晶粒扩展表面面积以形成电容器电极板的方法，此多晶硅半球的晶粒形成在第一电容器电极板的顶表面与侧壁；一垂直各向异性蚀刻步骤形成一第一电容器电极板的不规则的顶表面，并且一回火步骤提供在多晶硅半球的晶粒与第一电容器电极板的侧壁之间的良好附着力；一在第一电容器电极板之间介电层的固定时间回蚀刻步骤，确保在邻接第一电容器电极板之间良好的电子绝缘。
Description
技术领域
本发明涉及一种在集成电路晶片(Wafers)中高电容电容器的形成方法，特别涉及一种电容器电极板(Plates)用多晶硅半球的晶粒(PolysiliconHemispherical Grain)回蚀刻(Etchback)的形成方法。
背景技术
多晶硅半球的晶粒(HSG Polysilicon)惯于应用在集成电路电容器中，以增加电容器电极板的表面积，尤其是在动态随机存取存储器(DynamicRandom Access Memory；DRAM)电路中。此多晶硅半球的晶粒形成于一导体，通常是多晶硅，用以形成电容器电极板；多晶硅半球的晶粒的回蚀刻用垂直的各向异性蚀刻形成一不规则的电容器电极板的顶表面(TopSurface)；多晶硅半球的晶粒亦常用在电容器电极板的侧壁(Sidewalls)上，不过多晶硅半球的晶粒至侧壁的附着是一个问题。
Jun等人的美国专利第5256587号，描述形成电容器电极板的方法，用一在一层上有山(Hills)与谷(Valleys)的半球粒子层(Hemisphere Particle Layer)施行蚀刻法；此半球粒子层用在电容器电极板的顶表面。
Kenny的美国专利第5254503号，曾经描述次微影(Sub-lithographic)显影技术以增加电容器电极板的顶表面的表面积的方法，多晶硅及多孔硅能被用以形成次微米(Sub-micron)显影图案。
Chan等人的美国专利第5082797号，描述一纹理构造多晶硅结构(Texturized Polysilicon Structure)以增加电容器电极板的面积；多晶硅结构施行一湿氧化，接着通过一湿氧化蚀刻，以形成此纹理构造多晶硅结构。
Park等人的美国专利第5447878号，描述一在电容器电极板的顶表面与侧壁两面，形成扩展表面面积的多晶硅半球的晶粒层，不过多晶硅半球的晶粒形成后回火步骤(Anneal Step)与固定时间氧化回蚀刻(Timed OxideBack Etch)则无描述。
Lur等人的美国专利第5492848号，描述在电容器电极板的顶表面形成硅团块(Silicon Nodules)以增加表面面积的方法。
Ahn的美国专利第5134086号，描述暴露一第一多晶硅层、一氧化层、及由晶粒组成的一第二多晶硅层到一氧化物蚀刻剂(Oxide Etchant)，此氧化物蚀刻剂渗透此第二多晶硅层的晶粒边界(Grain Boundary)及在晶粒边界蚀刻氧化层；蚀刻之后造成一不规则表面以增加表面面积，此不规则表面面积位于电容器电极板的顶表面。
Ahn等人的美国专利第5358888号，描述利用多晶硅半球的晶粒，以形成一不规则表面于电容器电极板的顶表面的方法。
一篇由Sakao等人所著，论文名为“A CAPACITOR-OVER-BIT-LINE(COB)CELL WITH A HEMISPHERICAL-GRAIN STORAGE NOEZ FOR 64Mb DRAMs(用于64Mb DRAMs的具有半球晶粒存储装置的位线上的电容器单元)”(IEDM、1990)，在第27.3.1-27.3.4页中，描述利用多晶硅半球的晶粒的回蚀刻以增加电容器电极板的表面面积，而回火步骤的用法与固定时间氧化回蚀刻则无描述。
本发明利用多晶硅半球的晶粒、与一回火步骤及一固定时间氧化回蚀刻步骤，一齐形成一不规则表面于电容器电极板的顶表面与侧壁，用以增加表面面积及电容量。本发明的方法可预防各个晶粒的破损(Break)，因而改善了晶片正品率。
在集成电路技术领域中，电容器是一很重要的元件，特别是在动态随机存取存储器技术领域。依照电容器操作的特性，必须占用宝贵的集成电路元件空间(Element Space)；对于电容器空间的问题，随着集成电路集成度的增加，电容器亦增加充分的电容量，特别是对于DRAMs。一般最常使用的方法是对于不规则形状的电容器电极板，增加其表面面积以增加电容器的电容量，而不必增加集成电路空间的总数量。
增加电容器电极板表面面积的方法之一是利用多晶硅半球的晶粒；图1与图2A-2C表示增加电容器电极板表面面积的方法之一。请参照图1，图1是习知的一种集成电路晶片已形成一层介电层并完成接触窗(ContactHoles)的横断面示意图，集成电路晶片10有一层第一介电层12，此第一介电层12例如为氧化层，此集成电路晶片10已完成接触窗14。接着，请参照图2A-2C，图2A-2C是习知的一种集成电路晶片传统方法中利用多晶硅半球的晶粒以形成有一不规则顶表面与平滑侧壁的第一电容器电极板的横断面示意图。在图2A中，集成电路晶片10之上有一层多晶硅16，此层多晶硅16覆盖着第一介电层12及接触窗14，一层多晶硅半球的晶粒1 8形成在多晶硅层16之上，此多晶硅半球的晶粒层18用低压化学气相沉积法(LPCDV)形成，多晶硅在温度范围约自500℃至600℃；在这种状况之下，多晶硅以半球的晶粒沉积，就像一平滑薄膜(Smooth Film)；在沉积多晶硅半球的晶粒的工序中，一层自然氧化的薄膜层11亦形成于多晶硅层16与多晶硅半球的晶粒层18之间。
接着，继续参照图2B，多晶硅层16与多晶硅半球的晶粒层18通过图案转移(Pattern Transfer)工序以形成若干个有顶表面21与平滑侧壁20的第一电容器电极板；由于多晶硅半球的晶粒的关系，在第一电容器电极板的顶表面21有若干个山与谷。接着，继续参照图2C，由于多晶硅半球的晶粒有若干个山与谷，多晶硅用垂直的各向异性蚀刻形成一非常不规则的顶表面21；垂直的各向异性蚀刻亦破损(Break)第一电容器电极板的顶表面21的自然氧化的薄膜层11；结果导致不规则的顶表面21，增加了第一电容器电极板的表面面积，及增加了第一电容器电极板的电容量；然而，第一电容器电极板的侧壁20是平滑的，且表面面积并无增加。
其他增加电容器电极板表面面积的方法，如图1与图3A-3C所示。图1中，集成电路晶片10上有一层第一介电层12，并已完成接触窗14的工序；接着，请参照图3A-3C，图3A-3C是在习知的一种集成电路晶片传统方法中、利用多晶硅半球的晶粒以形成有一不规则顶表面与多晶硅半球的晶粒在侧壁的第一电容器电极板的横断面示意图；在图3A中，集成电路晶片10上有一多晶硅层16覆盖着第一介电层12及接触窗14，此多晶硅层16在图案转移之前先形成多晶硅半球的晶粒层18，如图3B所示，此多晶硅半球的晶粒层18形成在多晶硅层16与第一介电层12之上，于是在形成第一电容器电极板的侧壁20以及顶表面21之前，一层自然氧化的薄膜层11形成于多晶硅层16与多晶硅半球的晶粒层18之间。接着，请参照图3C，多晶硅用垂直的各向异性蚀刻，结果形成一不规则的顶表面21及在第一电容器电极板间移除了多晶硅半球的晶粒，垂直的各向异性蚀刻亦破损第一电容器电极板的顶表面21的自然氧化的薄膜层11，因此，第一电容器电极板的顶表面21的自然氧化的薄膜层11被移除，然而侧壁部分仍被留下，由于其后的清洗与其他工序步骤，各个半球的晶粒19可能破损离开侧壁20，导致正品率的降低。
发明内容
因此，本发明的主要目的就是提供一种利用半球的晶粒来达到增加第一电容器电极板的顶表面与侧壁的表面面积而不降低正品率的方法，因而改善了晶片正品率。
根据本发明的上述目的，提出一种利用多晶硅半球的晶粒回蚀刻以形成电容器来改善正品率的方法，通过执行一回火步骤，此回火步骤是在半球的晶粒已经沉积且在介于第一电容器电极板之间的第一介电层已经用垂直的各向异性蚀刻形成一不规则的顶表面之后进行；在回火步骤期间，磷被用来掺杂到多晶硅层破损穿过自然氧化层，并在其后的清洗与其他工序步骤中，预防各个半球的晶粒的破损分离；在介于第一电容器电极板之间的部分第一介电层，用固定时间垂直各向异性蚀刻(Time Vertical AnisotropicEtch)，可以使邻接第一电容器电极板之间不致发生短路。
根据本发明，提出一种形成电容器的方法，所述方法包括下列步骤：
提供一基底；
在所述基底上形成一第一介电层；
在所述第一介电层上形成接触窗；
在所述第一介电层之上形成一第一导电材料层，所述第一导电材料层掺杂杂质，并填满所述第一介电层上的所述接触窗；
图案转移所述第一导电材料层，以形成若干个第一电容器电极板，每一个所述第一电容器电极板有侧壁及一顶表面，并且所述第一电容器电极板之间的第一介电层的空间部分是暴露着的；
在每一个所述第一电容器电极板的所述侧壁及一顶表面、及第一电容器电极板之间的第一介电层的空间部分上形成一层多晶硅半球的晶粒；
形成所述层多晶硅半球的晶粒之后回火所述基底；
回火所述基底之后，用各向异性蚀刻所述层多晶硅半球的晶粒，蚀刻步骤移除在所述第一电容器电极板之间的多晶硅半球的晶粒部分，形成一位于所述第一电容器电极板的不规则的顶表面；
用所述第一电容器电极板作为掩模，各向异性蚀刻在所述第一电容器电极板之间的第一介电层的空间部分；
当各向异性蚀刻在所述第一电容器电极板之间的第一介电层的空间部分之后，清洗所述基底；
在每一个所述第一电容器电极板的所述不规则的顶表面与所述侧壁上形成一第二介电层；以及
在所述第一电容器电极板的所述不规则的顶表面与所述侧壁之上的所述第二介电层上形成一第二电容器电极板。
附图说明
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举若干优选实施例，并配合附图，作详细说明如下，其中：
图1是习知的一种集成电路晶片已形成一层介电层并完成接触窗的横断面示意图；
图2A-2C是在习知的一种集成电路晶片传统方法中、利用多晶硅半球的晶粒以形成有一不规则顶表面与平滑侧壁的第一电容器电极板的横断面示意图；
图3A-3C是在习知的一种集成电路晶片传统方法中、利用多晶硅半球的晶粒以形成有一不规则顶表面与多晶硅半球的晶粒在侧壁的第一电容器电极板的横断面示意图；
图4是根据本发明的集成电路晶片的优选实施例的一种有一层多晶硅形成在有接触窗的第一介电层上的横断面示意图；
图5是根据本发明的集成电路晶片的优选实施例的一种多晶硅层图案转移及多晶硅半球的晶粒已经沉积之后的横断面示意图；
图6是根据本发明的集成电路晶片的优选实施例的一种多晶硅层图案转移及多晶硅半球的晶粒沉积与晶片已经回火之后的横断面示意图；
图7是根据本发明的集成电路晶片的优选实施例的一种多晶硅层图案转移及多晶硅半球的晶粒沉积与晶片回火及多晶硅已经垂直地各向异性蚀刻之后的横断面示意图；以及
图8是根据本发明的集成电路晶片的优选实施例的一种多晶硅层图案转移及多晶硅半球的晶粒沉积与晶片回火及多晶硅垂直地各向异性蚀刻及第一介电层部分已经被垂直地各向异性蚀刻因此完成第一电容器电极板之后的横断面示意图。
具体实施方式
首先，请参照图1与图4-8，图1与图4-8是描述本发明形成电容器电极板的优选实施例的方法步骤示意图。图1在集成电路晶片10之上有第一介电层12，及有接触窗14形成在第一介电层12中，本例子的晶片10基底是一硅集成电路晶片，在基底上有元件形成于其中，但未图示，此第一介电层12例如为氧化层。接着，请参照图4，图4是根据本发明的集成电路晶片的优选实施例的一种有一层多晶硅形成在有接触窗的第一介电层上的横断面示意图；图4中，一层第一导电材料16形成于第一介电层12之上并填满接触窗14，此填满的接触窗14提供一连接到由第一导电材料16所形成的第一电容器电极板，本例子的第一导电材料16是磷掺杂多晶硅。
接着，请参照图5，图5是根据本发明的集成电路晶片的优选实施例的一种多晶硅层图案转移及多晶硅半球的晶粒已经沉积之后的横断面示意图；图5中，第一导电材料层16通过图案转移工序形成第一电容器电极板17，每一个第一电容器电极板17有侧壁20及顶表面21，一层多晶硅半球的晶粒18形成覆盖在第一电容器电极板17及第一电容器电极板之间的第一介电层12之上，此多晶硅半球的晶粒层18用低压化学气相沉积法(LPCDV)形成，在气体SiH4、温度范围约自500℃至600℃、压力约介于0.01乇(Torr)至0.5乇之间形成。当在沉积多晶硅半球的晶粒18的工序中，一层自然氧化的薄膜层11亦形成于第一电容器电极板17与多晶硅半球的晶粒层18之间，此层自然氧化的薄膜层11的厚度约自2至20之间。
接着，请参照图6，图6是根据本发明的集成电路晶片的优选实施例的一种多晶硅层图案转移及多晶硅半球的晶粒沉积与晶片已经回火之后的横断面示意图；图6中，晶片在温度范围约自700℃至1000℃之间回火大约10至360分钟，此回火步骤期间，磷或其它杂质用来掺杂到多晶硅层破损穿过自然氧化层11，并在多晶硅的晶粒中形成有磷掺杂多晶硅的直接接触窗，或其它导体材料形成此第一电容器电极板17；如果其它导体材料被用在多晶硅半球的晶粒，作为掺杂以提供磷的掺杂源；此多晶硅层形成此第一电容器电极板及多晶硅半球的晶粒，可以用磷或砷作为掺杂源。
接着，请参照图7，图7是根据本发明的集成电路晶片的优选实施例的一种多晶硅层图案转移及多晶硅半球的晶粒沉积与晶片回火及多晶硅已经垂直地各向异性蚀刻之后的横断面示意图；图7中，多晶硅半球的晶粒用干蚀刻(Dry Etching)方法垂直地各向异性蚀刻，蚀刻步骤移除第一电容器电极板17之间的多晶硅半球的晶粒，并蚀刻进入第一电容器电极板的第一导电材料的顶表面，形成一在第一电容器电极板17的顶表面21的不规则表面；因为之前的回火步骤，多晶硅半球的晶粒18仍旧坚固地依附在第一电容器电极板17的侧壁20上。
最后，请参照图8，图8是根据本发明的集成电路晶片的优选实施例的一种多晶硅层图案转移及多晶硅半球的晶粒沉积与晶片回火及多晶硅垂直地各向异性蚀刻及第一介电层部分已经被垂直地各向异性蚀刻因此完成第一电容器电极板之后的横断面示意图。图8中，在第一电容器电极板17之间的第一介电层12的空间22部分，用垂直地各向异性干蚀刻方法加以去除，此方法对第一电容器电极板17将不会移除多晶硅或其它材料。例如有关干蚀刻方法，在“Silicon Processing for the VLSI Era，Volume 1-ProcessTechnology(超大规模集成电路时代的硅处理，卷1-过程技术)”by S.Wolfand R.N.Tauber，Lattice Press，Sunset Beach，CA，1986，pages 555-558中有详细描述。之后晶片用稀释氢氟酸(Dilute Hydrofluoric Acid)完成清洗，因为之前的回火步骤，多晶硅半球的晶粒18仍旧坚固地依附在第一电容器电极板17的侧壁20上；此固定时间回蚀刻步骤(Timed Etchback Step)确保将无留在邻接第一电容器电极板17之间而导致电子短路问题；之后一层第二介电层(未图示)形成在第一电容器电极板17的侧壁20与顶表面21之上，然后第二电容器电极板(未图示)形成于第一电容器电极板17之上，以完成该电容器。
虽然本发明已以一优选实施例公开如上，然其并非用以限定本发明，任何本技术领域的人员，在不脱离本发明的精神和范围的情况下，可作各种更动与润饰，因此本发明的保护范围仅由所附权利要求限定。
Claims (20)
1.一种形成电容器的方法，所述方法包括下列步骤：
提供一基底；
在所述基底上形成一第一介电层；
在所述第一介电层上形成接触窗；
在所述第一介电层之上形成一第一导电材料层，所述第一导电材料层掺杂杂质，并填满所述第一介电层上的所述接触窗；
图案转移所述第一导电材料层，以形成若干个第一电容器电极板，每一个所述第一电容器电极板有侧壁及一顶表面，并且所述第一电容器电极板之间的第一介电层的空间部分是暴露着的；
在每一个所述第一电容器电极板的所述侧壁及一顶表面、及第一电容器电极板之间的第一介电层的空间部分上形成一层多晶硅半球的晶粒；
形成所述层多晶硅半球的晶粒之后回火所述基底；
回火所述基底之后，用各向异性蚀刻所述层多晶硅半球的晶粒，蚀刻步骤移除在所述第一电容器电极板之间的多晶硅半球的晶粒部分，形成一位于所述第一电容器电极板的不规则的顶表面；
用所述第一电容器电极板作为掩模，各向异性蚀刻在所述第一电容器电极板之间的第一介电层的空间部分；
当各向异性蚀刻在所述第一电容器电极板之间的第一介电层的空间部分之后，清洗所述基底；
在每一个所述第一电容器电极板的所述不规则的顶表面与所述侧壁上形成一第二介电层；以及
在所述第一电容器电极板的所述不规则的顶表面与所述侧壁之上的所述第二介电层上形成一第二电容器电极板。
2.如权利要求1所述的方法，其中所述第一导电材料层是掺杂多晶硅。
3.如权利要求2所述的方法，其中所述掺杂多晶硅是用磷或砷掺杂。
4.如权利要求1所述的方法，其中所述第一介电层是一氧化层或氮化硅层。
5.如权利要求1所述的方法，其中所述回火所述基底晶片的温度范围自700℃至1000℃之间。
6.如权利要求1所述的方法，其中所述多晶硅半球的晶粒层用低压化学气相沉积法形成，使用SiH4气体在温度范围自500℃至600℃及压力介于0.01乇至0.5乇之间形成。
7.如权利要求1所述的方法，其中所述多晶硅半球的晶粒由磷掺杂多晶硅或砷掺杂多晶硅形成。
8.如权利要求1所述的方法，其中用稀释氢氟酸清洗所述基底。
9.如权利要求1所述的方法，其中所述各向异性蚀刻所述层多晶硅半球的晶粒由垂直地各向异性蚀刻所述层多晶硅半球的晶粒组成。
10.如权利要求1所述的方法，其中所述各向异性蚀刻在所述第一电容器电极板之间的第一介电层的空间部分由垂直地各向异性蚀刻在所述第一电容器电极板之间的第一介电层的空间部分组成。
11.如权利要求1所述的方法，其中所述基底是有元件形成于其中的一硅集成电路晶片。
12.如权利要求1所述的方法，其中所述基底是一有元件形成于其中的一硅集成电路晶片基底，并且所述第一导电材料层是掺杂多晶硅层。
13.如权利要求12所述的方法，其中所述第一介电层是一氧化层或氮化硅层。
14.如权利要求12所述的方法，其中所述回火所述集成电路晶片的温度范围自700℃至1000℃之间。
15.如权利要求12所述的方法，其中所述多晶硅半球的晶粒层用低压化学气相沉积法形成，使用SiH4气体在温度范围自500℃至600℃及压力介于0.01乇至0.5乇之间形成。
16.如权利要求12所述的方法，其中用稀释氢氟酸清洗所述集成电路晶片。
17.如权利要求12所述的方法，其中所述掺杂多晶硅是用磷或砷掺杂。
18.如权利要求12所述的方法，其中所述多晶硅半球的晶粒由磷或砷掺杂多晶硅形成。
19.如权利要求12所述的方法，其中所述各向异性蚀刻所述层多晶硅半球的晶粒由垂直地各向异性蚀刻所述层多晶硅半球的晶粒组成。
20.如权利要求12所述的方法，其中所述各向异性蚀刻在所述第一电容器电极板之间的第一介电层的空间部分由垂直地各向异性蚀刻在所述第一电容器电极板之间的第一介电层的空间部分组成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN98105624A CN1128471C (zh) | 1998-03-19 | 1998-03-19 | 利用多晶硅半球的晶粒回蚀刻来形成电容器的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN98105624A CN1128471C (zh) | 1998-03-19 | 1998-03-19 | 利用多晶硅半球的晶粒回蚀刻来形成电容器的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1230017A CN1230017A (zh) | 1999-09-29 |
| CN1128471C true CN1128471C (zh) | 2003-11-19 |
Family
ID=5218810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98105624A Expired - Lifetime CN1128471C (zh) | 1998-03-19 | 1998-03-19 | 利用多晶硅半球的晶粒回蚀刻来形成电容器的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1128471C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102789963A (zh) * | 2011-05-16 | 2012-11-21 | 吴江华诚复合材料科技有限公司 | 一种复晶电容器的制作方法与结构 |
-
1998
- 1998-03-19 CN CN98105624A patent/CN1128471C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1230017A (zh) | 1999-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7432152B2 (en) | Methods of forming HSG layers and devices | |
| Jun et al. | The fabrication and electrical properties of modulated stacked capacitor for advanced DRAM applications | |
| US7355232B2 (en) | Memory devices with dual-sided capacitors | |
| JP2003338542A (ja) | コンタクト抵抗を減少させたコンタクトプラグ形成方法 | |
| US5656529A (en) | Method for manufacturing highly-integrated capacitor | |
| US6331720B1 (en) | Electrically conductive structure | |
| JP2817645B2 (ja) | 半導体装置の製造方法 | |
| US5874336A (en) | Method to improve yield for capacitors formed using etchback of polysilicon hemispherical grains | |
| US5798280A (en) | Process for doping hemispherical grain silicon | |
| US5801916A (en) | Pre-patterned contact fill capacitor for dielectric etch protection | |
| US5770510A (en) | Method for manufacturing a capacitor using non-conformal dielectric | |
| US20060246658A1 (en) | A capacitor electrode having an interface layer of different chemical composition formed on a bulk layer | |
| US5759895A (en) | Method of fabricating a capacitor storage node having a rugged-fin surface | |
| US20010044182A1 (en) | Semiconductor device having hsg polycrystalline silicon layer | |
| CN1128471C (zh) | 利用多晶硅半球的晶粒回蚀刻来形成电容器的方法 | |
| CN1276494C (zh) | 电容器以及动态随机存储器的制造方法 | |
| US6391708B1 (en) | Method of manufacturing DRAM capacitor | |
| US6756283B2 (en) | Method of fabricating a high surface area capacitor electrode | |
| US6162680A (en) | Method for forming a DRAM capacitor | |
| US6232648B1 (en) | Extended self-aligned crown-shaped rugged capacitor for high density DRAM cells | |
| US6586312B1 (en) | Method for fabricating a DRAM capacitor and device made | |
| JP2917894B2 (ja) | 半導体装置の製造方法 | |
| JPH11177061A (ja) | ポリシリコン半球状結晶粒のエッチバックによるキャパシターの形成において歩留りを改善する方法 | |
| US6080619A (en) | Method for manufacturing DRAM capacitor | |
| US5973350A (en) | Stacked capacitor structure for high density DRAM cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: TAIWEN INTEGRATED CIRCUIT MANUFACTURE CO., LTD. Free format text: FORMER OWNER: WORLD ADVANCED INTEGRATED CIRCUIT STOCK-SHARING CO., LTD. Effective date: 20110406 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 000000 HSINCHU SCIENCE BASED INDUSTRIAL PARK, TAIWAN, CHINA TO: 000000 HSINCHU CITY, TAIWAN, CHINA |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20110406 Address after: 000000 Hsinchu, Taiwan, China Patentee after: Taiwan Semiconductor Manufacturing Co., Ltd. Address before: 000000 Hsinchu Science Industrial Park, Taiwan, China Patentee before: World Advanced Integrated circuit stock-sharing Co., Ltd. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20031119 |
|
| CX01 | Expiry of patent term |