CN1248315C - 制造集成半导体存储装置的方法 - Google Patents

制造集成半导体存储装置的方法 Download PDF

Info

Publication number
CN1248315C
CN1248315C CNB018216153A CN01821615A CN1248315C CN 1248315 C CN1248315 C CN 1248315C CN B018216153 A CNB018216153 A CN B018216153A CN 01821615 A CN01821615 A CN 01821615A CN 1248315 C CN1248315 C CN 1248315C
Authority
CN
China
Prior art keywords
wafer
selection transistor
plunger
zone
holding capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018216153A
Other languages
English (en)
Other versions
CN1484859A (zh
Inventor
M·卡斯特纳
T·米科拉杰克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1484859A publication Critical patent/CN1484859A/zh
Application granted granted Critical
Publication of CN1248315C publication Critical patent/CN1248315C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明系关于一种制造集成半导体存储装置的方法，根据该方法，对每一个选择晶体管(8)，两个电容器模块(10、20)分别自该晶片衬底(1)的前及后侧形成。该发明方法藉由该晶片后侧的利用达到存储器存储单元的更高填充密度，两倍的存储器读取信号可用于相同存储单元表面积。对每一个选择晶体管(8)，除”0”或”1”之外的状态亦可储存于铁电存储装置，若该两个电容器模块在层厚度、表面积或材料方面具不同构造。

Description

制造集成半导体存储装置的方法
技术领域
本发明涉及一种制造集成半导体存储装置的方法，此方法揭示于日本专利05243521 A及附属摘要。
背景技术
可被更换的极化或是可被储存于电容器板的电荷之大小对具高介电常数ε的铁电存储器(FeRAMs)及DRAMs的功能性及可靠性是非常重要的。在读取期间因该极化或电荷所引起的位线路(BL)上的电压必须不低于该产品所订定的最小值。在最简单的情况，该BL信号可由放大电容器面积而被增加，旦此系由增加芯片面积而达到。
已尝试藉由减少厚度及藉由设计最适化(低位线路电容)及藉由铁电或介电体的合适选择(高介电常数ε)以增加该BL信号。然而，这些途径都有技术限制因这些方法使电容器面积的放大造成填充密度的损害。
在已知存储器存储单元，一般每一个选择晶体管仅一个存储电容器被调用，结果，对每一个地址亦仅一个位资料可被储存。
上文提及的日本专利05243521 A(摘要)显示一种动态随机存取存储器(DRAM)存储单元，其中为增加存储电容器的存储电容同时维持最少芯片占据面积，具以梳状方式彼此插入的第一及第二电极的两个存储电容器于绝缘衬底层上形成，其形成方式为对称于选择晶体管的源极电极及漏电极。根据此文件的第1图，一个位于另一个上方的这些存储电容器的个别电极为共同地电连接至该选择晶体管的漏电极。
 德国专利38 40 559 A1叙述一种半导体存储器装置及为此提供的制造方法，其中一种连接至选择晶体管(示例为MOSFET)的源极或漏电极的存储电容组件自硅衬底的后侧形成。存储电容组件以在自硅衬底的后侧所产生的沟槽中的沟槽电容器的方式形成。
美国专利-A-5,684,316叙述一种具两个存储电容器的半导体存储器装置，存储电容器在存储单元晶体管的上方及下方形成。于此处叙述用来形成该存储电容器的方法以第一存储电容器先在第一衬底的顶部形成的方式进行。该第一存储电容器的结构再连接至一种第二衬底，且该所得结构以先前顶部面向下的方式旋转，之后，包括两个晶体管的该存储单元晶体管结构被建造，及最后，一种第二存储电容器被于其上制造。
发明内容
本发明目的为提供一种DRAM或铁电半导体存储装置之制造方法以使该存储器存储单元的更高填充密度为可行或相同存储单元面积的显著更高读取信号可达到。
在特别构造中，本发明每存储器存储单元(亦即每地址)亦能够储存较仅0或1的更多状态，此目的可根据权利要求达到。
为达到此目的，根据本发明的一个方面提出一种制造在晶片衬底上的集成的铁电或DRAM半导体存储装置，一个选择晶体管及可由该选择晶体管调用的两个存储电容器在每一个存储器存储单元上形成，且每一个存储器存储单元的两个存储电容器自衬底的前及后侧个别形成。
本方法的特征在于下列步骤：
A.衬底晶片之制备及选择晶体管的电极区域之形成做为自该晶片前侧的CMOS晶体管；
B.该晶片后侧的凹下区域之蚀刻；
C.在该凹下区域内的第一电传导柱塞的形成，以使该第一柱塞与在步骤A形成的选择晶体管的电极区域接触；
D.在自该晶片后侧的凹下区域的第一存储电容器之形成，以使该第一存储电容器的电极板(此电极板面向该选择晶体管的电极区域)藉由在步骤C所形成的该柱塞电传导地连接至该选择晶体管的电极区域；
E.自该晶片前侧的第二电传导柱塞之形成，以使该第二柱塞与该选择晶体管的相同电极区域接触，及
F.自该晶片前侧的第二存储电容器之形成，以使该第二存储电容器的电极板(此电极板面向该选择晶体管的电极区域)藉由在步骤E所形成的该第二柱塞与该选择晶体管的该电极区域接触。
在一个方法步骤中，步骤A至F以此顺序被执行，另一个方法步骤合并步骤A、E及F及在后续步骤B、C及D之前执行之。
而且另一个替代方法在两个晶片侧并行形成存储电容器，亦即约略同时，及尽可能在该两个晶片侧执行蚀刻、沉积、屏蔽等。
藉由并入晶片的后侧，可能达到以此方式制造的集成半导体存储装置的芯片面积之更有效利用。该提出的方法形成两个存储电容器，其可由相同的选择晶体管调用及需要与先前仅一个存储电容器所需的芯片面积相同之芯片面积。对相同芯片面积，该附属存储电容器的电容形成面积及因而所储存电荷或极化因此增加两倍。此可以增加的可靠度(更高的位线路信号)或芯片面积的进一步减少之形式而被利用。
若，在根据本发明的一个提案之铁电存储装置，两个存储电容器的铁电薄膜以不同厚度形成及/或该两个存储电容器的面积以不同尺寸形成及/或该两个存储电容器的铁电材料的化学组成不同地形成，此种步骤使得每地址(亦即每一个选择晶体管)储存两个位为可行。做为实例，若在两个存储电容器的铁电薄膜以不同厚度沉积，矫顽电压(亦即极化开始切换的电压)具不同的值，依读取电压的大小而定，可调用仅一个或两个存储电容器，而后藉由相对应评估电路，可在一个地址区别四个状态(00、01、10、11)。除了铁电的不同厚度外，如所述，亦可以它们的面积或是它们的材料及因此所储存电荷/极化的方式区别这两个存储电容器。在读取期间，电压位准再允许关于那一个或是否两个存储电容器系于高位准或低位准之结论。
下文的叙述描述根据本发明制造方法的一个示例具体实施例以参考图式制造集成的铁电存储装置。
附图说明
第1至8a、8b图的每一个显示根据本发明制造方法的个别制造步骤，图式系为经由半导体衬底晶片的区段之概略截面区段之方式。
具体实施方式
根据第1图及第2图所示的截面说明，在步骤A，一种被制备用以进行集成的铁电存储装置的制造之半导体衬底晶片1被提供，其可为一种SOI晶片(绝缘体上晶硅晶片)或经由离子注入具电化学蚀刻中止层。第2图显示一种CMOS-FEOL方法在层3执行如中间氧化物，选择性地，除了该CMOS-FEOL方法，亦可执行完整的制造方法，其产生该选择晶体管的电极区域，及由晶片的【裂口】的前侧及前侧存储电容器的金属化区域。
根据第3图，在步骤B，凹下区域4藉由不均向性的蚀刻方法自该晶片1的后侧形成至由合适蚀刻中止层(如SOI)所定义的深度。做为替代方案，亦可于一固定时间起动蚀刻而不使用蚀刻中止层。
藉由进一步(选择)步骤B’，根据第4图，可沉积一个阻挡层5于在该晶片1的前及后侧的整个区域。
第5图显示孔6被自该晶片1的后侧蚀刻至深至该CMOS选择晶体管的电极区域(第6b图的n+)，此电极区域位于该半导体层3及第6a图显示该孔6再以合适导电材料(如多晶硅、钨或铜)填充以形成导电柱塞7。说明于第6b图的第6a图之放大区域b显示该柱塞7与在该半导体层3的选择晶体管8的电极区域接触。
藉由进一步步骤D，其被示于第7a图及被示于第7b图的放大说明，一种第一存储电容器10在于该凹下区域4自该晶片1的后侧沉积的绝缘层14中形成。该第一存储电容器10具第一电极板11，其由柱塞7连接至该选择晶体管8的电极区域n+，及第二电极板13及位于该两个电极板11及13间的铁电12。
步骤E，如第8a及8b图所示，每一个该选择晶体管8自该晶片1的前侧形成进一步柱塞17，此柱塞与该选择晶体管8的相同电极区域n+接触。在进一步步骤F，包括电极板21及23与位于其间的铁电层22之第二存储电容器20系形成于在该晶片1的前侧形成的进一步绝缘层24，该第二存储电容器20的电极板21，此电极板面对该选择晶体管8，藉由柱塞17与和该电极板11相同的该选择晶体管8的n+-形式电极区域接触-位于与该第一存储电容器10的-晶片厚度方向相反。
原则上，以上所述制造步骤A-F可以第1至8图所说明的上述顺序被执行，一种替代制造步骤，未说明于图式，合并自该晶片1的前侧所执行的所有方法步骤A、E及F及这些步骤在后续步骤B、C及D(其形成自该晶片1的后侧的铁电存储装置之组件)之前被执行之。
在进一步替代制造步骤(未说明)，该两个存储电容器10、20可自该晶片的两侧并行制造，在该晶片的两侧尽可能同时形成许多层和组件。
第8b图的放大说明额外显示该选择晶体管8的第二n+-形式电极区域经由进一步柱塞被连接至金属化平面，如位线路。
根据本发明制造方法使得对每一个选择晶体管分别于该晶片1的前及后侧产生两个存储电容器为可行，其可由相同选择晶体管是地址。结果，对相同芯片面积，该电容器面积及因而所储存电荷/极化增加两倍。此可以增加的可靠度(更高的位线路信号)或芯片面积的进一步减少之形式被表示。
在铁电存储器的情况下，所叙述观念使得每地址(亦即选择晶体管)储存两个位为可行。为达此目的，做为实例，该两个存储电容器10、20的铁电薄膜12、22系以不同厚度沉积，它们的矫顽电压(亦即极化开始切换的电压)皆具不同的值，依读取电压的大小而定，一个或两个存储电容器10、20可被调用，藉由相对应评估电路，可在一个地址区别四个状态(00、01、10、11)。除了铁电的不同厚度外，亦可以它们的电容形成面积或是它们的材料之方式及因此以所储存电荷/极化之方式来区别这两个存储电容器。在读取期间，电压位准再允许关于那一个或是否两个存储电容器系于高位准或低位准之结论。
本领域技术人员可容易地了解以上所述方法步骤仅叙述本发明必要的方法，且因此所参考图式仅为概略的。不消说，实际上，超过所说明的两个凹处4可自该衬底后侧形成且超过5个存储单元与个别附属两个存储电容器10、20及选择晶体管8可在每一个凹处4形成。
参考符号清单
1         衬底晶片
2         用于其它蚀刻中止层的隐藏的氧化物
3         CMOS-FEOL半导体层
4         在该晶片1后侧的凹下区域
5         阻挡层
6         孔
7         第一柱塞
8         选择晶体管
10        第一电容器模块
11、12、  第一电容器模块10的电容器板及介电体13
14        在后侧的绝缘层
17        第二柱塞
20        第二电容器模块
21、22、  第二电容器模块20的电容器板及介电体23
24        在该晶片1前侧的绝缘层
n+       该选择晶体管8的电极区域

Claims (7)

1.一种制造在晶片衬底(1)上的集成的铁电或动态随机存取存储器半导体存储装置的方法，每一个存储器存储单元上形成一个选择晶体管(8)及可由该选择晶体管(8)调用的两个存储电容器(10、20)，且每一个存储器存储单元的两个存储电容器(10、20)各从该晶片衬底(1)的前侧及后侧形成，其特征在于按照以下顺序执行下列步骤：
A.一种衬底晶片(1)的制备及该选择晶体管(8)的电极区域之形成作为自该晶片前侧的CMOS晶体管；
B.该晶片后侧的凹下区域(4)的蚀刻；
C.在该凹下区域(4)内的第一电传导柱塞(7)的形成，以使该第一柱塞(7)与在步骤A所形成的该选择晶体管(8)的电极区域(n+)接触；
D.在自该晶片后侧的凹下区域(4)的第一存储电容器(10)之形成，以使所述第一存储电容器(10)的电极板(11)，此电极板面向所述选择晶体管(8)的所述电极区域(n+)，藉由在步骤C所形成的所述柱塞(7)电传导地连接至所述选择晶体管(8)的电极区域(n+)；
E.自所述晶片(1)前侧的第二电传导柱塞(17)的形成，以使所述第二柱塞(17)与所述选择晶体管(8)的相同电极区域(n+)接触，及
F.在自所述晶片(1)前侧的第二存储电容器(20)之形成，以使所述第二存储电容器(20)的电极板(21)，此电极板面向所述选择晶体管(8)的所述电极区域(n+)，藉由在步骤E所形成的所述第二柱塞(17)与所述选择晶体管(8)的所述电极区域(n+)接触。
2.一种制造在晶片衬底(1)上的集成的铁电或动态随机存取存储器半导体存储装置的方法，每一个存储器存储单元上形成一个选择晶体管(8)及可由所述选择晶体管(8)调用的两个存储电容器(10、20)，且每一个存储器存储单元的两个存储电容器(10、20)各从所述晶片衬底(1)的前侧及后侧形成，其特征在于按照以下顺序执行下列步骤：
A.一种衬底晶片(1)的制备及所述选择晶体管(8)的电极区域之形成作为自所述晶片前侧的CMOS晶体管；
B.自所述晶片(1)前侧的第二电传导柱塞(17)的形成，以使所述第二柱塞(17)与所述选择晶体管(8)的相同电极区域(n+)接触，
C.在自所述晶片(1)前侧的第二存储电容器(20)之形成，以使所述第二存储电容器(20)的电极板(21)，此电极板面向所述选择晶体管(8)的所述电极区域(n+)，藉由在步骤B所形成的所述第二柱塞(17)与所述选择晶体管(8)的所述电极区域(n+)接触；
D.所述晶片后侧的凹下区域(4)的蚀刻；
E.在所述凹下区域(4)内的第一电传导柱塞(7)的形成，以使所述第一柱塞(7)与在步骤A所形成的所述选择晶体管(8)的电极区域(n+)接触；及
F.在自所述晶片后侧的凹下区域(4)的第一存储电容器(10)之形成，以使所述第一存储电容器(10)的电极板(11)，此电极板面向所述选择晶体管(8)的所述电极区域(n+)，藉由在步骤C所形成的所述柱塞(7)电传导地连接至所述选择晶体管(8)的电极区域(n+)。
3.根据权利要求1或2的方法，
其特征在于，
所述第一存储电容器(10)系由第一绝缘层(14)电绝缘，其被引入于自所述晶片后侧的凹下区域(4)及覆盖所述第一存储电容器(10)，及由后续方法步骤保护使之免受损伤。
4.根据权利要求1或2的方法，
其特征在于，
所述第二存储电容器(20)由第二绝缘层(24)电绝缘，其覆盖所述存储电容器且被施用于所述晶片(1)的前侧，及由后续方法步骤保护使之免受损伤。
5.根据权利要求1或2的方法，
其特征在于，
对铁电存储装置，所述两个存储电容器(10、20)的铁电薄膜(12、22)系以不同厚度形成。
6.根据权利要求1或2的方法，
其特征在于，
对铁电存储装置，所述两个存储电容器(10、20)的电容形成面积系以不同尺寸形成。
7.根据权利要求1或2的方法，
其特征在于，
对铁电存储器装置，所述两个存储电容器(10、20)的铁电薄膜(12、22)的材料分别以不同化学成分形成。
CNB018216153A 2000-12-29 2001-12-14 制造集成半导体存储装置的方法 Expired - Fee Related CN1248315C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10065669A DE10065669A1 (de) 2000-12-29 2000-12-29 Verfahren zur Herstellung einer integrierten Halbleiterspeicheranordnung
DE10065669.2 2000-12-29

Publications (2)

Publication Number Publication Date
CN1484859A CN1484859A (zh) 2004-03-24
CN1248315C true CN1248315C (zh) 2006-03-29

Family

ID=7669392

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018216153A Expired - Fee Related CN1248315C (zh) 2000-12-29 2001-12-14 制造集成半导体存储装置的方法

Country Status (7)

Country Link
US (1) US6790726B2 (zh)
EP (1) EP1352430B1 (zh)
JP (1) JP2004516687A (zh)
KR (1) KR100534160B1 (zh)
CN (1) CN1248315C (zh)
DE (2) DE10065669A1 (zh)
WO (1) WO2002054494A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10131625B4 (de) * 2001-06-29 2006-06-14 Infineon Technologies Ag Verfahren zum Herstellen eines FeRAM-Speichers
US7235838B2 (en) * 2004-06-30 2007-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device substrate with embedded capacitor
CN102237364B (zh) * 2010-04-21 2013-02-06 中国科学院微电子研究所 存储器件的制造方法
US11049861B2 (en) 2015-09-25 2021-06-29 Intel Corporation Method, device and system to provide capacitance for a dynamic random access memory cell
US10546873B2 (en) * 2015-12-24 2020-01-28 Intel Corporation Integrated circuit with stacked transistor devices
CN109983594B (zh) * 2016-12-27 2023-06-20 英特尔公司 具有多种类型的嵌入式非易失性存储器器件的单片集成电路
US10475738B2 (en) * 2016-12-27 2019-11-12 United Microelectronics Corp. Multi-threshold voltage semiconductor device
US11398568B2 (en) * 2020-06-17 2022-07-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Ferroelectric based transistors

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01146354A (ja) * 1987-12-02 1989-06-08 Mitsubishi Electric Corp 半導体記憶装置
JPH02106958A (ja) * 1988-10-17 1990-04-19 Hitachi Ltd 半導体装置
JPH05243521A (ja) * 1992-03-02 1993-09-21 Fujitsu Ltd 半導体メモリ装置
US5318916A (en) * 1992-07-31 1994-06-07 Research Triangle Institute Symmetric self-aligned processing
US5793115A (en) * 1993-09-30 1998-08-11 Kopin Corporation Three dimensional processor using transferred thin film circuits
KR0123751B1 (ko) * 1993-10-07 1997-11-25 김광호 반도체장치 및 그 제조방법
KR0135803B1 (ko) * 1994-05-13 1998-04-24 김광호 상.하로 분리된 커패시터를 갖는 반도체 메모리장치 및 그 제조방법
DE59814458D1 (de) * 1997-10-21 2010-08-26 Infineon Technologies Ag Verfahren zur Herstellung einer DRAM-Zelle mit Kondensator in separatem Substrat
KR100267013B1 (ko) * 1998-05-27 2000-09-15 윤종용 반도체 장치 및 그의 제조 방법
US6423596B1 (en) * 1998-09-29 2002-07-23 Texas Instruments Incorporated Method for two-sided fabrication of a memory array
US6330181B1 (en) * 1998-09-29 2001-12-11 Texas Instruments Incorporated Method of forming a gate device with raised channel
US6300179B1 (en) * 1999-09-24 2001-10-09 Texas Instruments Incorporated Gate device with access channel formed in discrete post and method
KR100537552B1 (ko) * 2000-07-31 2005-12-16 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
EP1352430B1 (de) 2008-09-10
US6790726B2 (en) 2004-09-14
WO2002054494A2 (de) 2002-07-11
JP2004516687A (ja) 2004-06-03
EP1352430A2 (de) 2003-10-15
DE50114316D1 (de) 2008-10-23
CN1484859A (zh) 2004-03-24
WO2002054494A3 (de) 2003-02-13
DE10065669A1 (de) 2002-07-11
KR20030070086A (ko) 2003-08-27
KR100534160B1 (ko) 2005-12-06
US20040082117A1 (en) 2004-04-29

Similar Documents

Publication Publication Date Title
CN2750477Y (zh) 埋入式电容器介层窗的结构
CN1290198C (zh) 具铅直mos晶体管之dram胞元排列及其制造方法
CN1159760C (zh) 制造高密度半导体存储器件的方法
CN1173404C (zh) 一种半导体装置及其形成方法
EP0436491A1 (en) Dram cell having a texturized polysilicon lower capacitor plate for increased capacitance
CN1828904A (zh) 具有双存储节点的半导体存储装置及其制备和操作方法
US5482885A (en) Method for forming most capacitor using poly spacer technique
CN1901202A (zh) 半导体元件及其形成方法
CN1293638C (zh) 半导体存储器件和采用镶嵌位线工艺制造该器件的方法
CN1248315C (zh) 制造集成半导体存储装置的方法
CN1265463C (zh) 半导体存储装置
CN1638125A (zh) 半导体器件的非易失性电容器、半导体存储器及工作方法
CN115346986B (zh) 动态随机存取存储器及其形成方法
CN1149663C (zh) 制造无势垒半导体存储器装置的方法
CN1682313A (zh) 具有存储器单元组的存储器体系结构
US6603164B2 (en) Integrated semiconductor memory configuration
CN100339949C (zh) 沟槽电容器及制造沟槽电容器之方法
CN1202569C (zh) 在铜镶嵌制程中形成金属－绝缘－金属型(mim)电容器的方法
US6664158B2 (en) Ferroelectric memory configuration and a method for producing the configuration
CN1479923A (zh) 存储设备及其操作方法
CN1324686C (zh) 半导体元件的制造方法
CN218920890U (zh) 半导体器件
CN218941671U (zh) 半导体器件
US20240008268A1 (en) Semiconductor device and method for forming same
CN114530420B (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee