CN1685512A - 强电介质电容器的制造方法 - Google Patents
强电介质电容器的制造方法 Download PDFInfo
- Publication number
- CN1685512A CN1685512A CN03823181.6A CN03823181A CN1685512A CN 1685512 A CN1685512 A CN 1685512A CN 03823181 A CN03823181 A CN 03823181A CN 1685512 A CN1685512 A CN 1685512A
- Authority
- CN
- China
- Prior art keywords
- film
- etching
- mask
- conducting film
- ferro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000003990 capacitor Substances 0.000 title claims description 66
- 238000005530 etching Methods 0.000 claims description 145
- 239000002305 electric material Substances 0.000 claims description 50
- 238000004519 manufacturing process Methods 0.000 claims description 42
- 239000007789 gas Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 239000000460 chlorine Substances 0.000 claims description 5
- 229910052801 chlorine Inorganic materials 0.000 claims description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000003595 mist Substances 0.000 claims 2
- 239000011229 interlayer Substances 0.000 abstract description 13
- 238000009413 insulation Methods 0.000 abstract description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N iridium(IV) oxide Inorganic materials O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 abstract 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 1
- 238000003491 array Methods 0.000 abstract 1
- 229910052593 corundum Inorganic materials 0.000 abstract 1
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 1
- 238000009826 distribution Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000003197 catalytic effect Effects 0.000 description 3
- 230000007812 deficiency Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Abstract
在制造阵列状排列存储单元阵列的强电介质存储器时，在层间绝缘膜上形成Al2O3膜、Pt膜(3)、PZT膜(4)及IrO2膜(5)。另外，在形成上部电极时，在用具有向行方向延伸的部分的抗蚀剂掩模进行了IrO2膜(5)的图形形成后，用具有向行方向延伸的部分的抗蚀剂掩模进行IrO2膜(5)的图形形成。结果，在这些抗蚀剂掩模交叉的部分形成由IrO2膜(5)构成且平面形状为长方形的上部电极。
Description
技术领域
本发明涉及适合于强电介质存储器等强电介质电容器的制造方法。
背景技术
在强电介质电容器中，多个存储单元配置成矩阵状，在各存储单元上设置强电介质电容器。此外，在强电介质电容器中有条型的和平面型的，在平面型强电介质电容器中，有板极线与多列的上部电极群共用的。
图10A及图10B乃至图13A及图13B是表示按工序顺序表示以往的强电介质电容器的制造方法的图。图10A乃至图13A是俯视图，图10B乃至图13B，是分别表示沿图10A乃至图13A中的I-I线的剖面的剖面图。
在以往的制造方法中，首先在半导体基板(未图示)的表面上形成场效应晶体管(未图示)。然后形成覆盖各晶体管的层间绝缘膜101。接着，如图10A及图10B所示，在层间绝缘膜101的上面，依次形成下部电极膜(下部电极的原料膜)103、强电介质膜104及上部电极膜(上部电极的原料膜)105。其后，在上部电极膜105上形成与要形成的上部电极同数目的上部电极蚀刻用抗蚀剂掩模111。此时，上部电极蚀刻用抗蚀剂掩模111的形状与要形成的各个上部电极设计上的平面形状(长方形)一致。但是，在用于形成抗蚀剂掩模111的光蚀刻时，因对比度不足，而如图10A所示，各抗蚀剂掩模111的4角变弯曲。
然后，用上部电极蚀刻用抗蚀剂掩模111进行上部电极膜105的图形形成，其后，除去上部电极蚀刻用抗蚀剂掩模111。
接着，在上部电极膜105上，形成强电介质膜蚀刻用抗蚀剂掩模(未图示)。另外，用该强电介质膜蚀刻用抗蚀剂掩模进行强电介质膜104的蚀刻，其后，如图12A及图12B所示，除去强电介质膜蚀刻用抗蚀剂掩模。
然后，如图13A及图13B所示，在上部电极膜103、强电介质膜104及下部电极膜105上形成下部电极蚀刻用抗蚀剂掩模112。然后，用下部电极蚀刻用抗蚀剂掩模112进行下部电极膜105的蚀刻，其后，如图14A及图14B所示，除去下部电极蚀刻用抗蚀剂掩模。
如此，制作强电介质电容器。
但是，在如此的以往的制造方法中，如上所述，在上部电极蚀刻用抗蚀剂掩模111的4角产生弯曲部，以此为起因，使上部电极小于设计值。例如，在由平面形状是一边的长度为1μm的正方形的i线抗蚀剂形成上部电极蚀刻用抗蚀剂掩模111的情况下，其图形大约比设计值小10％。另外，由于如此的面积损失，今后当随着集成度的提高而使上部电极的形状变小时，就更加显著，所以成为提高集成度时的障碍。
专利文献1：特开2002-009256号公报
发明内容
本发明的目的是，提供一种能够容易形成高集成度、大面积的上部电极的强电介质电容器的制造方法。
在本发明的强电介质电容器的制造方法中，首先，在衬底膜上依次形成第1导电膜、强电介质膜及第2导电膜。接着，通过用相互不同的掩模对所述第2导电膜进行多次的蚀刻，将所述第2导电膜形成为平面形状是长方形的上部电极的平面形状的图形。此时，用具有从俯视图上向与所述长方形的相互平行的任意1组边平行的第1方向延伸并且覆盖形成所述第2导电膜的所述上部电极的预定区域的部分的掩模作为所述相互不同的掩模中的任意一个第1掩模。此外，用具有从俯视图上向与所述第1方向正交的第2方向延伸并且覆盖形成所述第2导电膜的所述上部电极的预定区域的部分的掩模作为所述相互不同的掩模中的其它任意一个第2掩模。
附图说明
图1A及图1B是分别表示具有本发明的实施方式的强电介质电容器的强电介质存储器的制造方法的俯视图、剖面图。
图2A及图2B是紧接图1A及图1B，分别表示具有强电介质电容器的强电介质存储器的制造方法的俯视图、剖面图。
图3A及图3B是紧接图2A及图2B分别表示具有强电介质电容器的强电介质存储器的制造方法的俯视图、剖面图。
图4A及图4B是紧接图3A及图3B分别表示具有强电介质电容器的强电介质存储器的制造方法的俯视图、剖面图。
图5A及图5B是紧接图4A及图4B分别表示具有强电介质电容器的强电介质存储器的制造方法的俯视图、剖面图。
图6A及图6B是紧接图5A及图5B分别表示具有强电介质电容器的强电介质存储器的制造方法的俯视图、剖面图。
图7A及图7B是表示强电介质存储器的结构的剖面图。
图8是表示电极间的关系的布置图。
图9是表示强电介质存储器的构成的等价电路图。
图10A及图10B是分别表示具有以往的强电介质电容器的强电介质存储器的制造方法的俯视图、剖面图。
图11A及图11B是紧接图10A及图10B分别表示具有以往的强电介质电容器的强电介质存储器的制造方法的俯视图、剖面图。
图12A及图12B是紧接图11A及图11B分别表示具有以往的强电介质电容器的强电介质存储器的制造方法的俯视图、剖面图。
图13A及图13B是紧接图12A及图12B分别表示具有以往的强电介质电容器的强电介质存储器的制造方法的俯视图、剖面图。
图14A及图14B是紧接图13A及图13B分别表示具有以往的强电介质电容器的强电介质存储器的制造方法的俯视图、剖面图。
具体实施方式
以下参照附图具体说明本发明的实施方式。图1A及图1B乃至图6A及图6B是表示具有本发明的实施方式的强电介质电容器的强电介质存储器的制造方法的图。此处，图1A至图6A是俯视图，图1B至图6B分别是表示沿图1A至图6A中的I-I线的剖面的剖面图。此外，图7A及图7B是表示强电介质存储器的结构的剖面图。图8是表示电极间的关系的布置图，图7A及图7B，分别相当于沿图8中的III-III线、IV-IV线的剖面的剖面图。
在本实施方式中，制造阵列状配置1T1C(1晶体管-1电容器)型平面型强电介质存储单元的强电介质存储器作为存储单元。此外，强电介质电容器的上部电极的平面形状设计为长方形(也包括正方形)。在以下的说明中，将存储单元阵列中的字线延伸的方向称作行方向，与其正交的方向称为列方向。
首先在半导体基板40(参照图7A及图7B)的表面上形成场效应晶体管41(参照图7B)作为各存储单元的开关元件。然后形成覆盖各晶体管41的层间绝缘膜1。
接着，如图1A及图1B所示，在层间绝缘膜1上，依次形成Al2O3膜2、Pt膜3(第1导电膜)、PZT(Pb(Zr、Ti)O3)膜4(强电介质膜)及IrO2膜5(第2导电膜)。Al2O3膜2、Pt膜3、PZT膜4及IrO2膜5的厚度，分别为例如50nm、150nm、200nm、250nm。
其后，如图2A及图2B所示，在IrO2膜5上形成电容器划定用抗蚀剂掩模11(第3掩模)。此时，电容器划定用抗蚀剂掩模11的形状应满足以下3个条件：
(1)第1，电容器划定用抗蚀剂掩模11，应覆盖构成在行方向(第1方向)相互邻接的2列存储单元的2列的上部电极的全部及这2列部分的上部电极间的区域的全部。
(2)第2，电容器划定用抗蚀剂掩模11的行方向的两端部应位于俯视图中所述2列的上部电极的外侧边的外侧。
(3)第3，电容器划定用抗蚀剂掩模11的列方向(第2方向)的两端部应位于俯视图中所述2列的上部电极的外侧边的外侧。
电容器划定用抗蚀剂掩模11的形状，优选的是满足上述3个条件的长方形。但是，有时因光蚀刻时的对比度不足，如图2A所示，其4角变弯曲。
接着，用电容器划定用抗蚀剂掩模11将IrO2膜5图形形成为图形，其后，除去电容器划定用抗蚀剂掩模11。通过用电容器划定用抗蚀剂掩模11的图形大致划定待形成强电介质电容器的区域。
下面，如图3A及图3B所示，在IrO2膜5上形成多个第1抗蚀剂掩模12。此时，各第1抗蚀剂掩模12的形状应满足以下3个条件。
(1)第1，各第1抗蚀剂掩模12应覆盖构成在行方向相互邻接的2个存储单元的2个的上部电极的双方及这些上部电极间的区域的全部。
(2)第2，各第1抗蚀剂掩模12的行方向的两端部应是所述2个的上部电极的外侧边的外侧，并且位于露出IrO2膜5的部分的内侧。
(3)第3，各第1抗蚀剂掩模12的列方向的两端部应变成为与向所述2个上部电极的行方向延伸的两边基本上一致的直线形状。具体的说由于在后述的蚀刻工序中使各第1抗蚀剂掩模12的端部后退，所以应只根据该后退量将第1抗蚀剂掩模12的两端部的位置设定在上部电极的两边的外侧。
第1抗蚀剂掩模12的形状，优选的是满足上述3个条件的长方形。但是，有时因光蚀刻时的对比度不足，如图3A所示，其4角变弯曲。
下面，用第1抗蚀剂掩模12进行PZT膜4及IrO2膜5的蚀刻，其后，如图4A及图4B所示，除去第1抗蚀剂掩模12。在该蚀刻中用感应结合型等离子蚀刻装置，晶片载置台的温度设定为25℃，Cl2气体的流量设定为40ml/分钟，源功率设定为1400W(13.56MHz)、偏压功率设定在800W(400kHz)、真空度设定为0.5(Pa)。此外，该蚀刻在进行除去从PZT膜4的IrO2膜5露出的部分，并且进行了规定量的过蚀刻时刻结束。
当在如此的条件下进行蚀刻的情况下，与PZT膜4的图形形成的同时，也进行IrO2膜5的露出的部分的图形形成。结果，如图4A及图4B所示，在被第1抗蚀剂掩模12覆盖的区域残存IrO2膜5，从露出IrO2膜5的区域露出PZT膜4，从其周边露出Pt膜3。另外，在过蚀刻时从只被IrO2膜5覆盖的区域露出的PZT膜4也被少许蚀刻。
另外，在该蚀刻中，优选的是一边使第1抗蚀剂掩模12向水平方向后退一边进行。这是为了预先防止蚀刻中因在第1抗蚀剂掩模12及IrO2膜5的侧面上附着导电性物质(沉积物)而产生上部电极和下部电极间的漏电。即，在不使第1抗蚀剂掩模12后退的情况下，有导电性物质残存在IrO2膜5的侧面等危险，而由于通过使电介质膜蚀刻用抗蚀剂掩模12后退，IrO2膜5也后退，所以通常能够除去导电性物质。此外，将第1抗蚀剂掩模12的后退量基本上设定为从向要形成的上部电极的行方向延伸的边露出第1抗蚀剂掩模12的量。抗蚀剂膜的调节，例如，在用感应结合型等离子体作为等离子源蚀刻用氯气及氩气作为蚀刻气体，用向晶片侧外加400kHz的低频偏压的装置进行蚀刻的情况下，可以通过变更氯气和氩气的气体流量比来进行。
通过进行如此的蚀刻，随着第1抗蚀剂掩模12的后退，如上所述，IrO2膜5也后退，其列方向的尺寸能够基本上与上部电极的设计值一致。结果，如图3A所示，即使在第1抗蚀剂掩模12上存在弯曲部，也能够防止上部电极的列方向的尺寸小于设计值。
接着，如图5A及图5B所示，在Pt膜3、PZT膜4及IrO2膜5上形成第2抗蚀剂掩模13。此时，应把第2抗蚀剂掩模13的形状设定为满足以下5个条件的“U”字形状。
(1)第1，关于存储单元阵列的列方向，第2抗蚀剂掩模13应覆盖构成2列的存储单元的2列的上部电极的全部、及在各列内相邻的上部电极间的区域的全部。即，应存在与列方向相互平行地延伸的2个平行部13a。
(2)第2，对于存储单元阵列的列方向，各平行部13a的相互对向的一侧的端部应在俯视图上呈与相互邻接的2个上部电极的内侧的边基本上一致的直线形状。具体地说，为了在后述的蚀刻工序中使第2抗蚀剂掩模13的端部后退，应只根据该后退量将平行部13a的端部的位置设定在上部电极的内侧边的外侧。
(3)第3，对于存储单元阵列的列方向，各平行部13a的相互分离的一侧的端部应在俯视图上，呈与相互邻接的2个上部电极的外侧的边基本上一致的直线形状。具体地说，为了在后述的蚀刻工序中使第2抗蚀剂掩模13的端部后退，，应只根据该后退量将平行部13a的端部的位置设定在上部电极的外侧边的外侧。
(4)第4，第2抗蚀剂掩模13在各平行部13a的延长线上，应至少覆盖Pt膜3的一部分。即，在Pt膜3上存在连接平行部13a相互间的连接部13b。
(5)第5，连接部13b应与IrO2膜5离开地设置。
下面，用第2抗蚀剂掩模13进行Pt膜3、PZT膜4及IrO2膜5的蚀刻，然后，如图6A及图6B所示，除去第2抗蚀剂掩模13。在该蚀刻中用感应结合型等离子蚀刻装置，晶片载置台的温度设定为25℃，Ar气体的流量设定为25ml/分钟，源功率设定为1400(13.56MHz)、偏压功率设定为800(400kHz)、真空度设定为0.5(Pa)。此外，该蚀刻进行除去从Pt膜3的PZT膜4露出的部分，并且进行了规定量的过蚀刻时刻结束。
当在如此的条件下进行蚀刻的情况下，在与Pt膜3的图形形成的同时，也进行PZT膜4及IrO2膜5的露出的部分的图形形成。结果如图6A及图6B所示，只在被第2抗蚀剂掩模13覆盖的区域残存IrO2膜5。即，分散成岛状的IrO2膜5各自分割成2个。此外，从露出IrO2膜5的区域露出PZT膜4，从露出PZT膜4的区域露出Pt膜3，从其周边露出Al2O3膜2。另外，在残存的Pt膜3中，被平行部13a覆盖的部分成为下部电极，并且成为板极线，被连接部13b覆盖的部分成为板极线连接部。在过蚀刻时从只被PZT膜4覆盖的区域露出的Pt膜3也被少许蚀刻。此外，虽然随着条件的不同，也有在露出PZT膜4的区域，不露出Pt膜3就能使PZT膜3薄膜化的情况，但不会因此而产生问题。
另外，即使在该蚀刻中，也优选的是，一边使第2抗蚀剂掩模13向水平方向后退一边进行。通过进行如此的蚀刻与用第1抗蚀剂掩模12的蚀刻同样，能够防止因附着导电性物质引起的漏电。此外，把第2抗蚀剂掩模13的后退量设定为从向要形成的上部电极的列方向延伸的边露出第2抗蚀剂掩模13的量。通过进行如此的蚀刻，随着第2抗蚀剂掩模13的后退，IrO2膜5从第2抗蚀剂掩模13的侧部慢慢露出，该部分也被蚀刻。结果如图4A所示，即使在IrO2膜5中存在圆形部分的情况下，也能够在除去该部分后，如图6A所示那样，得到由具有基本上如设计的尺寸及形状(长方形)的IrO2膜5构成的上部电极。
如此，能够制作具有由IrO2膜5构成的上部电极、由PZT膜4构成的电容器绝缘膜、由Pt膜3构成的下部电极的强电介质电容器。Pt膜3不仅具有作为下部电极的功能，还如后述那样，具有作为板极线的功能。
其后，如图7A及图7B所示，形成覆盖强电介质电容器的Al2O3膜6作为保护膜，再在全面形成层间绝缘膜7。通过作为保护膜的Al2O3膜6可以抑制由来自侧面的氢的扩散等引起强电介质电容器的老化。接着，在层间绝缘膜7、Al2O3膜6及层间绝缘膜1上，形成到达晶体管41的高浓度源极、漏极扩散层35的连接孔。然后，在连接孔内埋入连接插头8。此外，在层间绝缘膜7及Al2O3膜6上形成到达IrO2膜5的连接孔。然后，形成经由该连接孔连接在IrO2膜5上并连接在连结孔8上的配线9和位配线10。
另外，如图8所示，在层间绝缘膜7等上形成到达Pt膜3的板极线用连接孔，在该连接孔内埋入连接插头15，在其上层形成连接在向板极线(Pt膜3)供给恒定电压的恒定电压源的配线，并连接该配线和连接插头15。
然后，形成保护膜等后完成强电介质存储器。
此外，在形成在半导体基板40的表面上的场效应晶体管41上，如图7A及图7B所示，设置栅极绝缘膜31、栅极电极32、顶层膜33、侧壁绝缘膜34、高浓度源极、漏极扩散层35及低浓度源极、漏极扩散层36。此外，形成有场效应晶体管的元件活性区域由元件分离绝缘膜37区分。
图9是表示按如上所述制造的强电介质存储器的构成的等效电路图。图9中的强电介质电容器21相当于具有Pt膜3、PZT膜4及IrO2膜5的强电介质电容器。MOS晶体管22相当于场效应晶体管41。位线23相当于位配线10。字线24相当于栅极电极32。板极线25相当于Pt膜3。
根据如此的制造方法，能够形成具有如设计的形状及面积的上部电极。因此能够得到高集成度、大面积的上部电极。从而，例如，在平面形状的一边的长度为1μm的正方形即由i线抗蚀剂形成的情况下，与以往的制造方法相比，能够使电容值随着上部电极面积的增加而增加(大约10％)。
此外，即使在需要通过制约所要求的电容器特性等减薄下部电极的情况下，在本实施方式中，由于在成为下部电极的IrO2膜3和层间绝缘膜1的之间，形成Al2O3膜2作为保护膜，因此也能够抑制层间绝缘膜1的蚀刻，同时减薄地形成下部电极。即，由于与IrO2膜3相比，Al2O3膜2的蚀刻率低，所以即使减薄IrO2膜3也能够抑制层间绝缘膜1的蚀刻，同时能确实进行Pt膜5等的蚀刻。
另外，各膜的厚度及蚀刻条件不局限于以上的条件。但是，例如，就关于用第1抗蚀剂掩模12的蚀刻而言，优选的是，确定各膜的厚度及蚀刻条件以便在进行从PZT膜4的IrO2膜5露出的部分的过蚀刻的时刻能以充分蚀刻从IrO2膜5的第1抗蚀剂掩模12露出的部分，即能结束IrO2膜5的蚀刻。
作为蚀刻条件的设定，例如，通过使蚀刻条件朝向溅射性强的方向，可以使IrO2膜3的蚀刻率比PZT膜4的蚀刻率提高蚀刻。例如，可以通过提高Ar气体的比率提高偏压功率和提高离子能等使蚀刻条件朝向溅射性强的方向。此外，如果进行与此相反的方向的调节，就能使PZT膜4的蚀刻率比IrO2膜3的蚀刻率提高。
此外，例如，就关于用第2抗蚀剂掩模13的蚀刻而言，也优选的是，确定各膜的厚度及蚀刻条件，以便在进行从Pt膜3的PZT膜4的露出的部分的过蚀刻的时刻能充分蚀刻从IrO2膜5的第2抗蚀剂掩模13露出的部分，即能结束IrO2膜5的蚀刻。但是，此时如上所述，不需要完全除去从PZT膜4的IrO2膜5露出的部分。
另外，在本实施方式中，将催化作用强的Pt膜3作为下部电极的原料膜(第1导电膜)，但一旦Pt膜3露出的宽，其后成膜的层间绝缘膜7中的水分等就到达Pt膜3，能够通过Pt膜3的催化作用分解成氢等。结果，有因还原使PZT膜4老化的危险。因此，优选的是，设定各膜的厚度、蚀刻条件及蚀刻量以便尽量不使Pt膜3露出。在上述的实施方式中，在如此的条件下进行蚀刻。此外，此情况不局限于Pt膜3，在用其它催化作用强的材料作为下部电极的原料膜的情况下也同样进行。
另外，由于IrO2膜5及Pt膜3的化学蚀刻比较困难，所以难于利用蚀刻条件的变更来调节蚀刻选择比。但是，即使在调节膜厚度的情况下，在需要通过制约所要求的电容器特性等减薄下部电极的情况下，如上述实施方式，也优选形成如Al2O3膜2这样的蚀刻速度比较慢的保护膜。
此外，在上述实施方式中，与上部电极的原料膜即IrO2膜5的图形形成并行进行PZT膜4及Pt膜3的图形形成，但也不一定必须并行地进行。例如，也可以在结束IrO2膜5的图形形成后，进行PZT膜4及Pt膜3的图形形成。
另外，在IrO2膜5的图形形成时，也不一定必须使抗蚀剂掩模后退。例如，也可以形成基本上宽度与设计上的上部电极的宽度一致的抗蚀剂掩模后，用该抗蚀剂掩模进行IrO2膜5的图形形成。
如以上所祥述，用按照本发明，能够容易形成高集成度、大面积的上部电极。因此能够提高单位面积的电容量。结果能够提高强电介质电容器的性能。
Claims (20)
1.一种强电介质电容器的制造方法，包括：在衬底膜上依次形成第1导电膜、强电介质膜及第2导电膜的工序、
通过用相互不同的掩模对所述第2导电膜进行多次的蚀刻，将所述第2导电膜形成为平面形状是长方形的上部电极的平面形状的图形形成工序；
并且，所述相互不同的掩模中的任意一个第1掩模，具有从俯视图上看向与所述长方形的相互平行的任意1组边平行的第1方向延伸并且覆盖形成所述第2导电膜的所述上部电极的预定区域的部分；
所述相互不同的掩模中的其它任意一个第2掩模，具有从俯视图上看向与所述第1方向正交的第2方向延伸并且覆盖形成所述第2导电膜的所述上部电极的预定区域的部分。
2.如权利要求1所述的强电介质电容器的制造方法，其中，使向所述第1掩模的所述第1方向延伸的部分的宽度与所述上部电极的第2方向的设计尺寸基本上一致。
3.如权利要求1所述的强电介质电容器的制造方法，其中，使向所述第2掩模的所述第2方向延伸的部分的宽度与所述上部电极的第1方向的设计尺寸基本上一致。
4.如权利要求1所述的强电介质电容器的制造方法，在用所述第1掩模进行所述第2导电膜的蚀刻时使向所述第1方向延伸的部分的宽度缩小。
5.如权利要求4所述的强电介质电容器的制造方法，其中，使向所述第1掩模的所述第1方向延伸的部分的宽度大于所述上部电极的第2方向的设计尺寸，在用所述第1掩模进行所述第2导电膜的蚀刻时，使向所述第1方向延伸的部分的宽度缩小，直到所述上部电极的第2方向的设计尺寸。
6.如权利要求1所述的强电介质电容器的制造方法，其中，在用所述第2掩模进行所述第2导电膜的蚀刻时，使向所述第2方向延伸的部分的宽度缩小。
7.如权利要求6所述的强电介质电容器的制造方法，其中，使向所述第2掩模的所述第2方向延伸的部分的宽度大于所述上部电极的第1方向的设计尺寸，在用所述第2掩模进行所述第2导电膜的蚀刻时，使向所述第2方向延伸的部分的宽度缩小，直到所述上部电极的第1方向的设计尺寸。
8.如权利要求1所述的强电介质电容器的制造方法，其中，将所述第2导电膜形成图形的图形形成工序，包括：
通过至少进行用所述第1掩模的所述强电介质膜的蚀刻将所述强电介质膜形成为电容器绝缘膜为平面形状的图形形成工序；
通过至少进行用所述第2掩模的所述第一导电膜的蚀刻将所述第1导电膜形成为下部电极为平面形状的图形形成工序。
9.如权利要求1所述的强电介质电容器的制造方法，包括：
在形成所述第1导电膜的工序之前在所述衬底膜上形成氧化铝膜的工序。
10.如权利要求1所述的强电介质电容器的制造方法，其中，将所述第2导电膜形成为图形的图形形成工序，在进行用所述第1掩模的蚀刻及用所述第2掩模的蚀刻之前用至少覆盖形成电容器绝缘膜的预定区域的第3掩模蚀刻所述第2导电膜。
11.如权利要求10所述的强电介质电容器的制造方法，其中，在用所述第1掩模蚀刻所述第2导电膜时也蚀刻所述强电介质膜的一部分。
12.如权利要求11所述的强电介质电容器的制造方法，其中，在用所述第2掩模蚀刻所述第2导电膜时也蚀刻所述强电介质膜的一部分和所述第1导电膜的一部分。
13.如权利要求10所述的强电介质电容器的制造方法，其中，所述第3掩模具有向第2方向延伸的部分。
14.如权利要求13所述的强电介质电容器的制造方法，其中，对因用所述第3掩模蚀刻所述第2导电膜而残存的1个区域用2个所述第2掩模。
15.如权利要求11所述的强电介质电容器的制造方法，其中，用所述第1掩模蚀刻所述第2导电膜时的条件为：在结束所述强电介质膜的过蚀刻的时刻，所述第2导电膜的图形形成结束。
16.如权利要求12所述的强电介质电容器的制造方法，其中，用所述第2掩模蚀刻所述第2导电膜时的条件为：在结束所述第一导电膜的过蚀刻的时刻，所述第2导电膜的形成图形操作结束。
17.如权利要求12所述的强电介质电容器的制造方法，其中，所述第2掩模具有覆盖形成与所述第1导电膜的极板线的连接部的预定区域的部分。
18.如权利要求17所述的强电介质电容器的制造方法，其中，将所述连接部设置在从通过用所述第1掩模蚀刻所述第2导电膜残存的区域离开的位置上。
19.如权利要求4所述的强电介质电容器的制造方法，其中，在用所述第1掩模蚀刻所述第2导电膜时，用氯气及氩气的混合气体作为蚀刻气体。
20.如权利要求6所述的强电介质电容器的制造方法，在用所述第2掩模蚀刻所述第2导电膜时，用氯气及氩气的混合气体作为蚀刻气体。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2003/002212 WO2004077568A1 (ja) | 2003-02-27 | 2003-02-27 | 強誘電体キャパシタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1685512A true CN1685512A (zh) | 2005-10-19 |
| CN100349296C CN100349296C (zh) | 2007-11-14 |
Family
ID=32923092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038231816A Expired - Fee Related CN100349296C (zh) | 2003-02-27 | 2003-02-27 | 强电介质电容器的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7198960B2 (zh) |
| JP (1) | JP4303205B2 (zh) |
| CN (1) | CN100349296C (zh) |
| WO (1) | WO2004077568A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102176457B (zh) * | 2006-09-27 | 2016-01-13 | 富士通半导体股份有限公司 | 具有电容器的半导体器件及其制造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5038612B2 (ja) * | 2005-09-29 | 2012-10-03 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP5293184B2 (ja) | 2006-09-27 | 2013-09-18 | 富士通セミコンダクター株式会社 | キャパシタを有する半導体装置及びその製造方法 |
| JP5412785B2 (ja) * | 2008-10-06 | 2014-02-12 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| CN103765574B (zh) | 2011-08-24 | 2017-06-30 | 瑞萨电子株式会社 | 半导体装置 |
| DE102014215537A1 (de) | 2014-08-06 | 2016-02-11 | Siemens Aktiengesellschaft | Getakteter Energiewandler |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2750164B2 (ja) * | 1989-08-18 | 1998-05-13 | 沖電気工業株式会社 | メモリセルパターンの形成方法 |
| JP4050004B2 (ja) * | 2001-03-28 | 2008-02-20 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2002324852A (ja) | 2001-04-26 | 2002-11-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4132936B2 (ja) * | 2002-04-16 | 2008-08-13 | 富士通株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-02-27 JP JP2004568746A patent/JP4303205B2/ja not_active Expired - Fee Related
- 2003-02-27 CN CNB038231816A patent/CN100349296C/zh not_active Expired - Fee Related
- 2003-02-27 WO PCT/JP2003/002212 patent/WO2004077568A1/ja active Application Filing
-
2005
- 2005-03-04 US US11/071,461 patent/US7198960B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102176457B (zh) * | 2006-09-27 | 2016-01-13 | 富士通半导体股份有限公司 | 具有电容器的半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2004077568A1 (ja) | 2006-06-08 |
| US7198960B2 (en) | 2007-04-03 |
| US20050153463A1 (en) | 2005-07-14 |
| CN100349296C (zh) | 2007-11-14 |
| WO2004077568A1 (ja) | 2004-09-10 |
| JP4303205B2 (ja) | 2009-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1035141C (zh) | 半导体存储器的制造方法 | |
| JP7230204B2 (ja) | ３次元メモリデバイスおよびその製作方法 | |
| JPH01152660A (ja) | 半導体記憶装置の製造方法 | |
| CN1577805A (zh) | 存储节点触点形成方法和用于半导体存储器中的结构 | |
| CN1507034A (zh) | 用于制造具有在位线方向延伸的接触体的半导体器件的方法 | |
| CN1685512A (zh) | 强电介质电容器的制造方法 | |
| US20040042134A1 (en) | Methods for forming electronic devices including capacitor structures | |
| CN1309051C (zh) | 制造半导体器件的方法 | |
| CN1242484C (zh) | 半导体器件及其制造方法 | |
| KR100242470B1 (ko) | 반도체 메모리장치 제조방법 | |
| US20230101155A1 (en) | Three dimensional memory device and method of fabrication | |
| CN110459507A (zh) | 一种半导体存储装置的形成方法 | |
| KR20140105940A (ko) | 절연막 구조물을 포함하는 반도체 소자 및 이의 제조 방법 | |
| KR100192927B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| US20210376059A1 (en) | Method for preparing hole in semiconductor device, method for preparing semiconductor device, and semiconductor device | |
| US20240114689A1 (en) | Fabrication method for a three-dimensional memory array of thin-film ferroelectric transistors formed with an oxide semiconductor channel | |
| CN100347846C (zh) | 混合式集成电路的沟道式电容器的制造方法 | |
| KR20020016308A (ko) | 반도체 장치의 커패시터 제조방법 | |
| CN1056946A (zh) | 有叠层式电容器单元的半导体存储器件及制法 | |
| KR100266020B1 (ko) | 캐패시터및그의형성방법 | |
| KR20240066572A (ko) | 반도체 장치 | |
| KR0137976B1 (ko) | 반도체소자의 저장전극 및 그 제조방법 | |
| US20080124934A1 (en) | Method of manufacturing a semiconductor device | |
| KR930008073B1 (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR0176267B1 (ko) | 반도체 메모리소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: FUJITSU MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: FUJITSU LIMITED Effective date: 20081107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20081107 Address after: Tokyo, Japan Patentee after: Fujitsu Microelectronics Ltd. Address before: Kanagawa County, Japan Patentee before: Fujitsu Ltd. |
|
| C56 | Change in the name or address of the patentee |
Owner name: FUJITSU SEMICONDUCTOR CO., LTD. Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Japan's Kanagawa Prefecture Yokohama Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Japan's Kanagawa Prefecture Yokohama Patentee before: Fujitsu Microelectronics Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: Japan's Kanagawa Prefecture Yokohama Patentee after: Fujitsu Microelectronics Ltd. Address before: Tokyo, Japan Patentee before: Fujitsu Microelectronics Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071114 Termination date: 20200227 |