CN1309051C - 制造半导体器件的方法 - Google Patents
制造半导体器件的方法 Download PDFInfo
- Publication number
- CN1309051C CN1309051C CNB2004100578075A CN200410057807A CN1309051C CN 1309051 C CN1309051 C CN 1309051C CN B2004100578075 A CNB2004100578075 A CN B2004100578075A CN 200410057807 A CN200410057807 A CN 200410057807A CN 1309051 C CN1309051 C CN 1309051C
- Authority
- CN
- China
- Prior art keywords
- substrate
- bit line
- technology
- insulating barrier
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 238000002955 isolation Methods 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 4
- 238000005498 polishing Methods 0.000 abstract description 2
- 238000007517 polishing process Methods 0.000 abstract 1
- 238000003860 storage Methods 0.000 description 28
- 238000005530 etching Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 241000167854 Bourreria succulenta Species 0.000 description 1
- 235000019693 cherries Nutrition 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种制造半导体器件的方法。该方法包括下述步骤：提供一个第一衬底和一个第二衬底；在第一衬底的第一表面上形成一个电容器和一个栅极线；在所得到的第一衬底结构上形成一个绝缘层；将第二衬底粘结到第一衬底的绝缘层上；以这样一种方式使得所得到的结构发生翻转，即第一衬底的第二表面成为所得到结构的上表面；对第一衬底的第二表面进行抛光，去除预定的厚度；通过针对第一衬底的第二表面执行一个隔离工艺来形成一个用于限定出一个有源区的隔离层，其中所述第二表面已经经受了抛光处理；以及在第一衬底中的有源区上形成一个位线。
Description
技术领域
本发明涉及一种制造半导体器件的方法，尤其是涉及这样一种制造半导体器件的方法，其可以简化半导体器件的制造工艺。
背景技术
一般来说，用于半导体器件的DRAM的制造工艺按照下述顺序执行：隔离工艺、栅极电极形成工艺、位线形成工艺、电容器形成工艺以及金属布线形成工艺。
图1和2示出了用于解释一种制造半导体器件的常规方法的布局图。在这里，图1示出了一个半导体器件的布局图，对于该半导体器件来说，已经执行了一个栅极形成工艺和一个岛状插塞形成工艺。图2示出了一个半导体器件的布局图，对于该半导体器件来说，已经在参照图1描述过的栅极形成工艺和岛状插塞形成工艺之后，执行了位线接触部形成工艺、位线形成工艺、存储节点接触部形成工艺以及存储节点电极形成工艺。
还有，图3A至3I是沿着图1和2中所示A-B线的剖视图。图4A至4E是沿着图1和2中所示C-D线的剖视图。此外，图5A至5D是沿着图1和2中所示E-F线的剖视图。
如图1、3A和4A中所示，根据所述制造半导体器件的常规方法，预先制备一个半导体衬底1，该半导体衬底1具有一个场区(未示出)和一个有源区(未示出)。接着，针对衬底1的场区执行一个浅沟槽隔离(shallow trenchisolation，STI)工艺，由此形成一个隔离层2。
接着，如图1、3B和4B中所示，在于包括隔离层2的衬底上形成一个栅极线3之后，形成一个第一绝缘层4，用于覆盖住栅极线3的结构。此后，利用栅极线3作为掩模，针对整个衬底执行一个离子注入工艺，由此在形成于下部衬底上的栅极线3之间形成源极/漏极区域(S1/D1)(在图1中示出)。
此后，如图3C和4C所示，在针对第一绝缘层4执行CMP工艺之后，该第一绝缘层4被有选择地进行蚀刻，由此形成接触孔5，用于显露出所述源极区域或者漏极区域。接着，形成填充在接触孔5中的导电性插塞6。
接着，如图3D中所示，在于包括导电性插塞6的衬底的整个表面上形成一个第二绝缘层7之后，该第二绝缘层7如图4D中所示那样被有选择地进行蚀刻，由此形成一个位线接触部8，用于显露出导电性插塞6。
此后，如图3E和4E中所示，在形成了用于填充位线接触部8的位线9之后，在位线9的结构的整个表面上形成一个第三绝缘层10。此时，尽管没有示出，但是在位线9的一侧形成一个绝缘垫片，由此防止在下一个工艺中位线9与电容器发生短路。
接着，如图3F和5A中所示，在通过有选择地蚀刻第三绝缘层和第二绝缘层而形成存储节点接触部11之后，如图3G和5B中所示那样，形成一个填充在存储节点接触部11中的岛状插塞12。
接着，如图3H和5C中所示，在包括岛状插塞12的衬底的整个表面上形成一个第四绝缘层13。
此后，如图3I和5D中所示，在通过有选择地蚀刻第四绝缘层而形成用于显露出岛状插塞12的接触孔14之后，以这样一种方式形成电容器的存储节点电极15，即该存储节点电极15被连接在岛状插塞12上，同时覆盖住接触孔14的内壁。此后，依次形成一个介电层16和一个板状电极17，使得电容器的存储节点电极15被介电层16和板状电极17覆盖。
一般来说，由于位线垂直于栅极线排列，并且位线接触部必须将位线连接到源极区域上，所以优选地是该位线接触部被形成在源极区域的中部。
但是，根据制造半导体器件的常规方法，尽管在隔离工艺之后依次执行栅极线形成工艺、位线形成工艺以及电容器形成工艺，但是由于位线穿越用于形成电容器的漏极区域，所以难以理想地使得位线接触部对齐源极区域。
还有，由于无法同时蚀刻存储元区域(a cell area)的位线接触部和外围电路区域的位线接触部，所以位线接触部工艺被执行两次。因此，这种制造半导体器件的工艺较为复杂。此外，为了借助于岛状插塞制造连接于漏极的电容器，还需要在有源区的漏极中形成该岛状插塞，从而使得必须执行一个额外的岛状插塞形成工艺。因此，制造半导体器件的工艺更为复杂。
发明内容
因此，本发明已经着力解决现有技术中出现的前述问题，并且本发明要解决的技术问题是提供一种制造半导体器件的方法，其中一个电容器被形成在第一衬底的第一表面上，一个第二衬底被粘结在具有所述电容器的第一衬底的第一表面上，并且针对第一衬底和第二衬底依次执行隔离工艺、栅极线形成工艺以及位线形成工艺，从而无需额外的岛状插塞，并且所述位线接触部形成工艺可一次完成，而不是分两次完成，由此简化了半导体制造工艺。
为了实现所述目的，在此提供了一种制造半导体器件的方法，该方法包括下述步骤：提供一个第一衬底和一个第二衬底；在第一衬底的第一表面上形成一个电容器和一个栅极线；在第一衬底的所得结构上形成一个绝缘层；将第二衬底粘结到第一衬底上的绝缘层上；以这样一种方式使得所得到的结构发生翻转，即第一衬底的第二表面成为所得到结构的上表面；对第一衬底的第二表面进行抛光，去除预定的厚度；通过针对第一衬底的第二表面执行一个隔离工艺来形成一个用于限定出有源区的隔离层，其中所述第二表面已经经受了抛光处理；以及在第一衬底中的有源区上形成一个位线。
优选地是，所述第二衬底是选自于下述物质中的任何一种：硅晶片、玻璃衬底和塑料衬底。
优选地是，所述有源区以这样一种方式被构图，即有源区被均匀地排列成与排和列相匹配。
一实施例中，步骤ii)中一栅极线与所述电容器一起制成。
一实施例中，步骤viii)中一栅极线与所述位线一起制成。
附图说明
通过下面结合附图进行的详细描述，本发明的前述目的、特征以及优点将更为清楚，其中：
图1和2示出了用于解释一种制造半导体器件的常规方法的布局图；
图3A至3I是沿着图1和2中所示A-B线的剖视图；
图4A至4E是沿着图1和2中所示C-D线的剖视图；
图5A至5D是沿着图1和2中所示E-F线的剖视图；
图6和7示出了用于解释一种根据本发明第一实施例的制造半导体器件的方法的布局图；
图8A至8H是沿着图6和7中所示G-H线的剖视图；
图9A至9H是沿着图6和7中所示I-J线的剖视图；
图10是一个平面图，示出了成排、成列均匀排布的有源区；
图11和12示出了根据本发明第二实施例的半导体器件的布局图；
图13A至13I是沿着图11和12中所示K-L线的剖视图；
图14A至14I是沿着图11和12中所示M-N线的剖视图；以及
图15是一个平面图，示出了成排、成列相匹配的均匀排布的有源区。
具体实施方式
下面，将参照附图对本发明的优选实施例进行描述。在下面的描述和附图中，相同的附图标记用于指代相同或者相似的组成部分，并且将省略对这些相同或者相似组成部分的重复性描述。
图6和7示出了用于解释根据本发明第一实施例的制造半导体器件的方法的布局图。图6示出了一个半导体器件的布局图，对于该半导体器件来说，已经执行了一个电容器形成工艺。同样，图7也示出了一个半导体器件的布局图，对于该半导体器件来说，已经执行了一个栅极线形成工艺和一个位线形成工艺。
还有，图8A至8H是沿着图6和7中所示G-H线的剖视图，而图9A至9H是沿着图6和7中所示I-J线的剖视图。
根据本发明第一实施例的用于制造半导体器件的方法包括下述步骤：如图6、8A和9A中所示，在一个包括硅的第一衬底20的第一表面上形成一个栅极线(G)。还有，在于包括栅极线(G)的衬底20的整个表面上形成一个第一绝缘层21之后，该第一绝缘层21被有选择地进行蚀刻，由此形成一个存储节点接触部22。
接着，如图8B和9B中所示，在形成了一个填充在存储节点接触部22中的导电性插塞23之后，在所得结构的整个表面上形成一个第二绝缘层24。
此后，如图8C和9C中所示，在通过有选择地蚀刻所述第二绝缘层而形成了用于显露出导电性插塞23的接触孔25之后，以这样一种方式形成电容器的存储节点电极26，即该存储节点电极26被连接在导电性插塞23上，同时覆盖住接触孔25的内壁。接着，在电容器的存储节点电极26上依次形成一个介电层27和一个板状电极28，由此制成电容器。
接着，如图8D和9D中所示，在电容器的板状电极28的结构上形成一个第三绝缘层29。
此后，提供一个形成有第一绝缘层31的第二衬底30。在这里，第二衬底30可以是选自于下述物质中的任何一种：硅衬底、玻璃衬底和塑料衬底。接着，第二衬底30的第一绝缘层31被粘结在第一衬底的第三绝缘层29上。
接着，如图8E和9E中所示，使得粘结起来的第一和第二衬底以这样一种方式发生翻转，即第一衬底的第二表面(与形成有所述电容器的第一表面相对的表面)变为粘结起来的第一和第二衬底的上表面。
此后，如图8F和9F中所示，对第一衬底的第二表面进行蚀刻，去除预定的厚度。
接着，如图7、8G和9G中所示，针对已经被蚀刻的第一衬底的第二表面执行一个隔离工艺，以便形成一个隔离层40。附图标记20a代表一个有源区，其是图7中被标记为S2/D2的部分。
接着，如图8H和9H中所示，在包括隔离层40和有源区20a的衬底上形成一个第四绝缘层42。
此后，第四绝缘层被有选择地进行蚀刻，以便形成一个用于显露出有源区20a的位线接触部43，并且形成一个填充在位线接触部43中的位线44。接着，形成一个第五绝缘层45，使得该第五绝缘层45覆盖住所述位线。
图10是一个平面图，示出了成排、成列均匀排布的有源区。
如图10中所示，根据本发明的第一实施例，有源区(A1)成排、成列相匹配地均匀排布，从而使得与通过常规方法制成的存储元相比，其能够制造出小型尺寸的存储元，其中在所述常规方法中，有源区相互偏移，与排和列无关。附图标记B1和C1分别代表位线和栅极线。
根据本发明的第一实施例，在将第二衬底粘结到具有栅极线和电容器的第一衬底的第一表面上之后，针对第一衬底的第二表面执行隔离工艺。此后，形成所述位线。由此，无需执行用于形成额外岛状插塞的工艺，该岛状插塞被连接在源极区域上以便形成位线。此外，无需考虑存储元区域和外围电路区域，可以一次完成所述位线接触部形成工艺。
图11和12示出了一种半导体器件的布局图，用于解释根据本发明第二实施例的制造半导体器件的方法。图11示出了一个半导体器件的布局图，对于该半导体器件来说，已经执行了一个电容器形成工艺。同样，图12也示出了一个半导体器件的布局图，对于该半导体器件来说，已经执行了一个栅极线形成工艺和一个位线形成工艺。
还有，图13A至13I是沿着图11和12中所示K-L线的剖视图。而图14A至14I是沿着图11和12中所示M-N线的剖视图。
在根据本发明第二实施例的用于制造半导体器件的方法中，如图11、13A和14A中所示，在于一个包括硅的第一衬底120的第一表面上形成一个第一绝缘层121之后，该第一绝缘层121被有选择地进行蚀刻，由此形成一个存储节点接触部122。
接着，如图13B和14B中所示，在形成了一个填充在存储节点接触部122中的导电性插塞123之后，在所得到结构的整个表面上形成一个第二绝缘层124。
此后，如图13C和14C中所示，在通过有选择地蚀刻所述第二绝缘层而形成了用于显露出导电性插塞123的接触孔125之后，以这样一种方式形成电容器的存储节点电极126，即该存储节点电极126被连接在导电性插塞123上，同时覆盖住接触孔125的内壁。接着，在电容器的存储节点电极126上依次形成一个介电层127和一个板状电极128。
接着，如图13D和14D中所示，在板状电极128的结构上形成一个第三绝缘层129。
此后，提供一个具有第一绝缘层131的第二衬底130。在这里，第二衬底130可以是选自于下述物质中的任何一种：硅衬底、玻璃衬底和塑料衬底。接着，该第二衬底130被粘结在第一衬底的第三绝缘层129上。此时，第一衬底的第三绝缘层129和第二衬底的第一绝缘层131对齐，以便使得第一衬底的第三绝缘层129与第二衬底的第一绝缘层131发生接触。
接着，如图13E和14E中所示，使得粘结起来的第一和第二衬底以这样一种方式发生翻转，即第一衬底的第二表面(与具有所述电容器的第一表面相对的表面)是粘结起来的第一和第二衬底的上表面。
此后，如图13F和14F中所示，对第一衬底的第二表面进行蚀刻，去除预定的厚度。
接着，如图12、13G和14G中所示，针对已经被蚀刻的第一衬底的第二表面执行一个隔离工艺，以便形成一个隔离层140。此时，附图标记120a代表一个有源区，其是图12中被标记为S3/D3的部分。
接着，如图13H和14H中所示，在于隔离层140和有源区120a上形成栅极线之后，形成一个覆盖该栅极线的第四绝缘层142。
此后，如图13I和14I中所示，第四绝缘层被有选择地进行蚀刻，以便形成一个用于显露出有源区的位线接触部143，并且形成一个填充在位线接触部143中的位线144。接着，形成一个第五绝缘层145，以便使得该第五绝缘层145覆盖住所述位线的结构。
图15是一个平面图，示出了成排、成列均匀排布的有源区。
如图15中所示，根据本发明的第二实施例，与本发明的第一实施例相类似，有源区(A2)成排、成列均匀排布，从而使得与通过常规方法制成的存储元相比，其能够制造出一个小型尺寸的存储元，其中在所述常规方法中，各列的有源区与行无关地相互偏移。附图标记B2和C2分别代表位线和栅极线。
根据本发明的第二实施例，在制备了电容器之后，执行一个隔离工艺。此后，依次执行一个栅极线工艺和一个位线工艺。由此，无需执行用于形成一个被连接到源极区域的额外岛状插塞的工艺来形成位线。此外，无需考虑存储元区域和外围电路区域，可以一次实现所述位线接触部形成工艺。
如前所述，根据本发明，在将其上形成有栅极线和电容器的第一衬底的第一表面粘结到第二衬底上之后，针对第一衬底的第二表面执行一个隔离工艺。此后，形成一个位线。由此，无需执行用于形成一个额外岛状插塞的工艺，为了形成位线，所述额外岛状插塞将被连接在源极区域上，从而简化半导体器件的制造工艺。而且，无需考虑存储元区域和外围电路区域，可以一次完成所述位线接触部形成工艺，从而进一步简化半导体器件的制造工艺。
因此，根据本发明，各列中的有源区与各排相匹配地均匀排布，从而使得与通过常规方法制成的存储元相比，其能够制造出一个小型尺寸的存储元，其中在所述常规方法中，各列中的有源区与排无关地相互偏移。
此外，根据本发明，由于无需在位线的一侧形成绝缘垫片，以防止在将电容器连接到漏极区域上的工艺中电容器与位线发生短路，所以可以省略针对所述位线进行的绝缘垫片形成工艺。
与此同时，根据本发明，在制备了电容器之后，执行一个隔离工艺。此后，依次执行一个栅极线工艺和一个位线工艺。由此，无需执行一个用于形成额外岛状插塞的工艺，为了形成位线，所述额外岛状插塞将被连接在源极区域上，从而使得制造半导体器件的工艺得以简化。此外，无需考虑存储元区域和外围电路区域，可以一次实现所述位线接触部形成工艺，从而使得制造半导体器件的工艺更为简化。
尽管已经为了例证目的对本发明的优选实施例进行了描述，但是本技术领域中的技术人员将会明白的是，在不脱离由所附权利要求公开的本发明的保护范围和精神实质的条件下，可以进行多种修改、添加和替换。
Claims (5)
1、一种制造半导体器件的方法，该方法包括下述步骤：
i)提供一第一衬底和一第二衬底；
ii)在所述第一衬底的第一表面上形成一电容器；
iii)在第一衬底的所得结构上形成一绝缘层；
iv)将所述第二衬底粘结到所述第一衬底的所述绝缘层上；
v)以这样一种方式使得所得结构发生翻转，即所述第一衬底的第二表面是所得结构的上表面；
vi)对所述第一衬底的所述第二表面进行抛光，去除预定的厚度；
vii)通过针对已经经过了抛光工艺的所述第一衬底的所述第二表面执行隔离工艺来形成一限定出有源区的隔离层；以及
viii)在所述第一衬底中的所述有源区上形成一位线。
2、如权利要求1中所述的方法，其中：在步骤ii)中，一栅极线与所述电容器一起制成。
3、如权利要求1中所述的方法，其中：在步骤viii)中，一栅极线与所述位线一起制成。
4、如权利要求1至3中任一项所述的方法，其中，所述第二衬底是选自于由硅晶片、玻璃衬底和塑料衬底构成的组中的任意一种。
5、如权利要求1至3中任一项所述的方法，其中：所述有源区以这样一种方式被构图，即所述有源区与排和列相匹配地均匀排列。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030085792A KR100691001B1 (ko) | 2003-11-28 | 2003-11-28 | 반도체소자의 제조방법 |
| KR85792/03 | 2003-11-28 | ||
| KR85792/2003 | 2003-11-28 | ||
| KR95562/2003 | 2003-12-23 | ||
| KR95562/03 | 2003-12-23 | ||
| KR1020030095562A KR100557955B1 (ko) | 2003-12-23 | 2003-12-23 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1622313A CN1622313A (zh) | 2005-06-01 |
| CN1309051C true CN1309051C (zh) | 2007-04-04 |
Family
ID=34622304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100578075A Expired - Fee Related CN1309051C (zh) | 2003-11-28 | 2004-08-18 | 制造半导体器件的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7005329B2 (zh) |
| CN (1) | CN1309051C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130103942A (ko) * | 2012-03-12 | 2013-09-25 | 에스케이하이닉스 주식회사 | 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 |
| KR102345675B1 (ko) | 2015-07-13 | 2021-12-31 | 에스케이하이닉스 주식회사 | 스위치드-커패시터 디시-디시 컨버터 및 그 제조방법 |
| KR102326820B1 (ko) | 2015-12-16 | 2021-11-16 | 에스케이하이닉스 주식회사 | 스위치드-커패시터 디시-디시 컨버터의 제조방법 |
| CN111755445A (zh) * | 2019-03-29 | 2020-10-09 | 长鑫存储技术有限公司 | 半导体结构的制作方法 |
| KR20210091465A (ko) * | 2020-01-14 | 2021-07-22 | 에스케이하이닉스 주식회사 | 페이지 버퍼를 구비하는 반도체 메모리 장치 |
| CN116648058B (zh) * | 2023-04-24 | 2024-04-09 | 北京超弦存储器研究院 | 一种半导体器件及其制造方法、电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523254A (en) * | 1992-05-25 | 1996-06-04 | Sony Corporation | Method for production of SOI transistor device and SOI transistor |
| US5684316A (en) * | 1994-05-13 | 1997-11-04 | Samsung Electronics Co., Ltd. | Semiconductor memory device provided with capacitors formed above and below a cell transistor |
| CN1215231A (zh) * | 1997-10-21 | 1999-04-28 | 西门子公司 | 具有至少一个电容器的集成电路装置及其制造方法 |
| US6232155B1 (en) * | 1996-06-07 | 2001-05-15 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor-on-insulator devices including alternating thin and thick film semiconductor regions on an insulating layer |
-
2004
- 2004-07-13 US US10/889,919 patent/US7005329B2/en not_active Expired - Lifetime
- 2004-08-18 CN CNB2004100578075A patent/CN1309051C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523254A (en) * | 1992-05-25 | 1996-06-04 | Sony Corporation | Method for production of SOI transistor device and SOI transistor |
| US5684316A (en) * | 1994-05-13 | 1997-11-04 | Samsung Electronics Co., Ltd. | Semiconductor memory device provided with capacitors formed above and below a cell transistor |
| US6232155B1 (en) * | 1996-06-07 | 2001-05-15 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor-on-insulator devices including alternating thin and thick film semiconductor regions on an insulating layer |
| CN1215231A (zh) * | 1997-10-21 | 1999-04-28 | 西门子公司 | 具有至少一个电容器的集成电路装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7005329B2 (en) | 2006-02-28 |
| CN1622313A (zh) | 2005-06-01 |
| US20050118763A1 (en) | 2005-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1265458C (zh) | 具有形成在多层布线结构中电容器的半导体器件 | |
| CN1200457C (zh) | 具有自对准触点半导体器件的制造方法 | |
| US8354730B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| CN1655339A (zh) | 自由倾斜的叠层电容器的制造方法 | |
| CN1518100A (zh) | 半导体器件及其制造方法 | |
| CN1933157A (zh) | 半导体器件及其制造方法 | |
| CN1216403A (zh) | 半导体器件及其生产方法 | |
| CN1845331A (zh) | 半导体器件 | |
| CN1222029C (zh) | 制造用于半导体装置的圆柱型电容器的方法 | |
| CN1499624A (zh) | 具有伪结构的半导体器件 | |
| CN1691322A (zh) | 半导体存储器件的熔丝区域及其制作方法 | |
| CN1819222A (zh) | Cmos图像传感器及其制造方法 | |
| CN100350592C (zh) | 制造在互连孔的下部侧壁处具有斜面的半导体器件的方法 | |
| CN1722442A (zh) | 非易失性半导体存储器件及其制造方法 | |
| CN1309051C (zh) | 制造半导体器件的方法 | |
| CN1577792A (zh) | 具有由相同材料制成的电阻器图形和栓塞图形的集成电路器件及其形成方法 | |
| US8378431B2 (en) | Semiconductor device and method for producing the semiconductor device | |
| CN1229861C (zh) | 在高低拓朴区域上形成布线层的方法和集成电路 | |
| CN1479375A (zh) | 电容器 | |
| CN1685512A (zh) | 强电介质电容器的制造方法 | |
| JP5417169B2 (ja) | パワーｍｏｓｆｅｔのコンタクトメタライゼーション | |
| CN1303694C (zh) | 动态随机存取存储单元及其制造方法 | |
| CN1992256A (zh) | 半导体器件及其制造方法 | |
| CN1855433A (zh) | 记忆体的制造方法 | |
| CN1127935A (zh) | 制造半导体器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: YINGDI CO., LTD. Free format text: FORMER OWNER: SK HYNIX INC. Effective date: 20140327 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee |
Owner name: SK HYNIX INC. Free format text: FORMER NAME: HAIRYOKSA SEMICONDUCTOR CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Gyeonggi Do, South Korea Patentee after: Sk Hynix Inc. Address before: Gyeonggi Do, South Korea Patentee before: HYNIX SEMICONDUCTOR Inc. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140327 Address after: Seoul, South Kerean Patentee after: INTELLECTUAL DISCOVERY Co.,Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Sk Hynix Inc. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070404 Termination date: 20180818 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |