CN1056946A - 有叠层式电容器单元的半导体存储器件及制法 - Google Patents
有叠层式电容器单元的半导体存储器件及制法 Download PDFInfo
- Publication number
- CN1056946A CN1056946A CN90106622A CN90106622A CN1056946A CN 1056946 A CN1056946 A CN 1056946A CN 90106622 A CN90106622 A CN 90106622A CN 90106622 A CN90106622 A CN 90106622A CN 1056946 A CN1056946 A CN 1056946A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- electrode
- bridge
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims description 35
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 24
- 239000010410 layer Substances 0.000 claims abstract description 141
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 54
- 229920005591 polysilicon Polymers 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 238000009413 insulation Methods 0.000 claims abstract description 14
- 239000003870 refractory metal Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000006396 nitration reaction Methods 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- 238000003491 array Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910001936 tantalum oxide Inorganic materials 0.000 claims 1
- 230000003287 optical effect Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
DRAM单元有衬底(10)，绝缘氧化层(11)，多
个线电极(14、15、16)、源区(12)、漏区(13)、字线电极
上的绝缘层(17)，覆盖在氧化层(11)上并与源区接触
的桥式电极层(18)，在桥式电极层上面与衬底平行延
伸并与漏区接触的位线层(21)，至少延伸在位线层上
面并与桥式电极层连接的第一多晶硅层(24)，遮盖包
含第一多晶硅(24)上部表面在内的衬底整个表面的
介质层(25)，至少延伸在位线层上面遮盖介质层的第
二多晶硅层(26)，以及使位线层与桥式电极层、第一
多晶硅层和介质层绝缘的绝缘夹层(20，22)。
Description
本发明涉及一种半导体存储器件，具体地说，涉及有叠层式电容器的动态随机存取存储器（DRAM）单元及其制法。
现今，由于对半导体存储器件高度集成化和大容量方面日益增长的需要，一种在使存储器件的存储容量达到最大的同时，将器件中存储器单元所占面积减为最小的先进技术是必不可少的。
通常，对于由晶体管和电容器组成的DRAM单元，已提出过各式各样的电容器结构，以使把那些结构应用到存储容量为4或16兆字节或比其更高的场合。例如，这些结构之一采用形成在衬底中的V或U形沟道，在这场合，沟壁用作电容区域的作用，而另一种结构是伸展于衬底之上的叠层式电容器。
因为叠层式电容器是由三维多层叠加的多晶硅构成的，它本应具有与沟道式电容器一样大的容量，但是，受蚀刻工艺的限制，电容量难以增大。
参照用以说明常规DRAM单元阵列布局的图1和2，在位线9与字线2、3相交处空间的存储电极6和板形电极8构成一个电容。另外，还形成用以把存储电极6连接到源区的孔径4和用以把位线9连接到漏区的孔径5。
图2中，特地画出了沿图1中的a-b剖线所取的常规DRAM单元的剖面图。图中所说明的常规叠层式DRAM单元包括：覆盖在两字线电极2极之间并与晶体管源极接触的存储电极6，板形电极8和遮盖住存储电极6并伸展于元件绝缘氧化层之上的介质层7，伸展到板形电极8与晶体管漏极接触的位线层9，用以使板形电极8和位线层9与金属电极12相互绝缘的绝缘夹层10、11，以及覆盖金属电极12的元件保护层13。
在如图1和2所示出的这种常规DRAM单元中，因为位线9通常是在形成电容器的板形电极8之后再形成的，所以极形电极8的图案尺寸仅在除位线9必须与晶体管漏极接触部分之外的区段才有可能增大。因此，由于蚀刻图案的限制就不可能增大电容器的电容量。
据此，本发明的一个目的是提供一种具有适应于大容量存储器的电容器的半导体存储器件。
本发明的另一目的是提供一种在不增大单元尺寸的情况下具有大面积叠层式电容器的DRAM单元。
本发明的再一个目的是提供一种制作半导体存储器件的方法，在该方法中，不受蚀刻图案影响，可获得大电容的电容器。
本发明的再一个目的是提供一种供DRAM单元用的叠层式电容器的制作方法，在该方法中，所述电容器形成于位线之上。
按照本发明的DRAM单元包括：半导体衬底、元件绝缘氧化层、多个字线电极、一个源区、一个漏区、覆盖字线电极的绝缘层，覆盖住元件绝缘氧化层并与源区接触的桥式电极层，在所述桥式电极上与衬底平行延伸并与漏区接触的位线层，至少延伸在所述位线层上面并与桥式电极层连接的第一多晶硅层，遮盖住包含第一多晶硅层上部表面在内的衬底整个表面的介质层，至少延伸在所述位线层上面遮盖介质层的第二多晶硅层，以及用以使位线层与桥式电极层、第一多晶硅层和介质层绝缘的绝缘夹层。
按照本发明的一个方面，存储电极图案形成于位线上，而板形电极则形成于衬底的整个表面上。
按照本发明的另一方面，电容器的存储和板形电极均形成于位线上，而用以把存储电极连接到晶体管源极的桥式电极形成在位线的下面。
下面，参照附图仅通过结合实例的方法对本发明作更具体的说明。
图1是常规DRAM单元的部分平面图，
图2是沿图1中剖线a-b所取的剖面图，
图3是本发明的DRAM单元的部分平面图，
图4是沿图3中剖线x-y-z所取的剖面图，以及
图5A-5E说明本发明叠层式电容器单元的工艺制作步骤。
图4中，元件绝缘氧化层11、源和漏区12和13、字线电极14、15、16形成在半导体衬底10上，而绝缘层17遮盖住以上元件。遮盖住元件绝缘氧化层11的桥式电极层18与源区12接触。在桥式电极18的上面平行于衬底而延伸的位线层21与漏区13接触。至少延伸在位线层21上面的第一多晶硅层24与桥式电极层18连接。
介质层25覆盖包括第一多晶硅24上部表面的整个衬底表面。由至少延伸在位线层21上面的第二多晶硅层26覆盖住介质层25，由第一和第二绝缘夹层20和22将位线层21与桥式电极层18、第一多晶硅层24和介质层25进行绝缘。最后，相继复盖在第二多晶硅层26上面的是第三绝缘层27、金属电极28和元件保护层29。第一和第二多晶硅层24和26分别构成电容器的存储和板形电极。
于是，参照图3，借助于本发明的DRAM单元阵列的平面图可以看到：第一接触孔径52，该孔径是在桥式电极层18与位于位线21下面的晶体管有源区30中源层12之间形成的，该有源区垂直相交字线层14、15、16和在位线层21与漏区13之间形成的第二接触孔径54。
通过第一接触孔径52与源区12连接的桥式电极层18与第三接触孔径56进行连接，所述第三接触孔径在存储电极24的下面形成在位线层21上方。从而，设置桥式电极层免除了用以与位线层21接触的第二接触孔径54的图案限制，以便使晶体管的源区12连接到在位线层21上方形成的存储电极24。
此外，熟悉本技术领域的技术人员将很易于理解到，可以容易地在多单元阵列中围绕一给定轴对称而重复地安置所述桥式电极层18，并可随着存储电极24的扩大而改变第三接触孔径56的位置。而且，因为电容器的板形电极26占有单元阵列的整个上部表面，所以与常规结构相比，可以获得显著增大的存储容量。
在下文，将参照图5A-5E说明本发明叠层式电容器的制作方法。
参照图5A，在具有元件绝缘氧化层11、字线电极14、15、16、MOS晶体管的源和漏区12和13，以及覆盖住整个衬底表面的绝缘层17的半导体衬底10上形成的第一光掩模图案51。然后，形成第一接触孔径52以暴露出源区12，其后除去第一光掩模图案51。DRAM单元中的第一接触孔径使晶体管能与电容器连接。
参照图5B，在整个衬底表面上淀积多晶硅或多晶硅和一层厚度为500-2，000 
的高熔点金属（钨、钛、钼、等）的混合物。然后蚀刻覆盖住除源区12和元件绝缘氧化层11之外区域上面的多晶硅或其混合物的部分以形成与源区接触的桥式电极层18。然后，对该桥式电极层18的表面进行热氧化从而在其上面形成多晶硅氧化层19。
接着如图5C所示，相继地给整个衬底10表面外加第一绝缘夹层20和第二光掩模图案53，其中，漏区13上面的第一夹层20和绝缘层17非均质地接着进行蚀刻从而形成第二接触孔径54，其后除去第二光掩模图案53。该第二接触孔径54使位线能与DRAM中单元晶体管连接。
接着，如图5D所示，给整个衬底表面外加多晶硅和高熔点金属（钨、钛、钼、等）的混合物，将其按所需形状形成通过第二接触孔径54与漏区13接触的位线层21。然后，把整个衬底表面加上第二绝缘夹层22，依次将其加上第三光掩图案55通过对其下面的第二绝缘夹层22、第一绝缘夹层和多晶硅氧化层19进行蚀刻以形成第三接触孔径56，使在元件绝缘氧化层11上形成的桥式电极层18的一部分得以暴露。其后，除去第三光掩模图案55。
在图5E所示的步骤中，通过采用通常的离子移植技术和POCL3淀积法，使整个衬底表面适当地加上多晶硅，将其按所需图案形成作为存储电极的第一多晶硅层24。然后，使包括第一多晶硅层24上部表面的整个衬底表面加上介质层25，依次将其加上第二多晶硅层26，通过适当地进行构图以形成板形电极。所述介质层25可以是一种例如由氧化层，氧化层与氮化层的化合物或氧化钽（Ta2O5）组成的高性能介质材料。随后工艺步骤可按照惯例予以实现，由此完成如图4所示的结构。
按照本发明制作DRAM单元的方法，用以把桥式电极层18连接到作为电容器的存储电极的第一多晶硅层24的第三接触孔径56的位置，可随存储电极的扩大而予以变化，因此，不会如先有技术那样出现由于蚀刻图案的限制而产生的问题。
如上所述，本发明的DRAM单元在位线之上构成电容器，并通过桥式电极完成了电容器与晶体管有源区的连接，从而解决由于位线接触区的存在而造成的图案限制。另外，由于本发明的DRAM单元在位线上方构成电容器，所述电容器可不用增大单元尺寸就能占有较大的面积。因此，本发明改进了趋于高度集成化和大容量的半导体器件的可靠性。
尽管参照最佳实施例已具体地示出并描述了本发明，但显然，对熟悉本行技术的人在不违反本发明的精神和范围的情况下是可以作出各种详细的变型的。
Claims (21)
1、一种DRAM单元具有：半导体衬底(10)，元件绝缘氧化层(11)，多个字线电极(14、15、16)，源区(12)，漏区(13)，覆盖在所述字线电极上方的绝缘层(17)，所述DRAM单元包含：
用以覆盖所述元件绝缘氧化层(11)连接到所述源区(12)的桥式电极层(18)，
在所述桥式电极(18)上面与所述衬底平行延伸并连接到所述漏区(13)的位线层(21)，
至少延伸在所述位线层(21)上面并连接到所述桥式电极层(18)的第一多晶硅层，
遮盖住包含所述第一多晶硅层(24)上部表面在内的所述衬底整个表面的介质层(25)，
至少延伸在所述位线层(21)上面、用以遮盖所述介质层(25)的第二多晶硅层(26)，以及
用以使所述位线层(21)与所述桥式电极层(18)、第一多晶硅层(24)与介质层(25)绝缘的绝缘夹层(20、22)。
2、如权利要求1所要求的一种DRAM单元，其特征在于所述桥式电极层（18）是多晶硅或多晶硅和高熔点金属的混合物两者中的任一种。
3、如权利要求1所要求的一种DRAM单元，其特征在于所述第二多晶硅层（24）成为电容器的存储电极。
4、如权利要求1所要求的一种DRAM单元，其特征在于所述第二多晶硅层（26）成为所述电容器的板形电极。
5、一种半导体存储器单元具有：位线（21）、垂直相交所述位线的多个字线（14、15、16），一个MOS晶体管，其漏极连接到所述位线（21），其栅极连接到所述字线（14、15、16），其源极连接到所述电容器，所述半导体存储器单元阵列包含：
用以把所述电容器连接到所述MOS晶体管的源极的桥式电极（18），
在所述桥式电极（18）的给定区中形成的接触孔径（56），
至少延伸在所述位线（21）上并通过在所述位线（21）之间的给定区中的所述接触孔径（56）连接到所述桥式电极（18）的存储电极（24），以及
在所述存储电极（24）上方形成以便使其延伸在所述衬底整个表面上方的板形电极（26）。
6、如权利要求5所要求的半导体存储器单元阵列，其特征在于所述桥式电极（18）延伸到所述MOS晶体管的无源区。
7、如权利要求5或6所要求的半导体存储器单元阵列，其特征在于所述接触孔径（56）在所述MOS晶体管的有源或无源区中的所述桥式电极（18）上形成。
8、一种制作半导体器件的方法，包括以下步骤：
给具有元件绝缘氧化层（11）、字线电极（14、15、16）和源极和漏极（12、13）的半导体衬底加上绝缘层（17），
蚀刻在所述源极（12）上方的所述绝缘层（17）的部分，以便暴露表面从而构成第一接触孔径（52），
在所述元件绝缘层（11）和通过所述第一接触孔径（52）所暴露的所述源极（12）表面之上方形成桥式电极层（18），
通过热氧化工艺在所述桥式电极层（18）表面上方形成多晶硅氧化层（19），
把第一绝缘夹层（20）加到所述衬底的整个表面，
依次在位于所述漏极（13）上方的所述第一绝缘夹层（20）和绝缘层（17）的部分上方进行非均质蚀刻，以便暴露漏极表面从而构成第二接触孔径（54），
给所述衬底的整个表面加上位线层（21）以构成其给定图案，依次使所述衬底的整个表面加上第二绝缘夹层（22），
接着对位于所述桥式电极层（18）上方的所述第二绝缘夹层（22）、第一绝缘夹层（20）和多晶硅氧化层（19）的部分上方进行非均质蚀刻，以便暴露桥式电极层表面从而构成第三接触孔径（56），
给所述衬底整个表面加上一层第一多晶硅层（24），用导电杂质对所述多晶硅层进行搀杂从而形成给定的电极图案，
给所述衬底的整个表面加工介质层（25），以及
在所述介质层（25）上方形成第二多晶硅层（26）。
9、如权利要求8所要求的制备半导体器件的方法，其特征在于所述第一和第二多晶硅层（24、26）是延展到所述位线层（21）上的。
10、如权利要求8所要求的制备半导体器件的方法，其特征在于所述桥式电极层（18）是多晶硅或多晶硅和一种高熔点金属的混合物二者之中的任一种。
11、如权利要求8所要求的制备半导体器件的方法，其特征在于所述位线层（21）是多晶硅或多晶硅和一种高熔点金属的混合物两者中的任一种。
12、如权利要求8所要求的制备半导体器件的方法，其特征在于所述介质层（25）是一种氧化层，一种氧化层和氮化层的混合物或氧化钽三者之中的任一种。
13、如权利要求8所要求的制备半导体器件的方法，其特征在于所述第一多晶硅层（24）成为电容器的存储电极。
14、如权利要求8或13所要求的制备半导体器件的方法，其特征在于所述第二绝缘夹层（22）使所述位线层（21）与存储电极绝缘。
15、如权利要求8所要求的制备半导体器件的方法，其特征在于所述第二多晶硅层（26）成为电容器的板形电极。
16、如权利要求8所要求的制备半导体器件的方法，其特征在于所述第三接触孔径（56）可形成于所述桥式电极层（18）上方任何地方。
17、在具有MOS晶体管的半导体衬底上制备DRAM单元电容器的方法包括以下步骤：
暴露所述MOS晶体管的源极表面，以便形成与所述源极接触的桥式电极层，
暴露所述MOS晶体管的漏极表面，以便形成与所述漏极接触的位线层，
暴露所述桥式电极层的给定表面，以便形成与所述桥式电极层接触的第一多晶硅层，
在所述第一多晶硅层上方形成介质层，以及
在所述介质层上方形成第二多晶硅层。
18、如权利要求17所要求的制备DRAM单元电容器的方法，其特征在于所述第一和第二多晶硅层延展于所述位线层上。
19、如权利要求17所要求的制备DRAM单元电容器的方法，其特征在于所述桥式电极是多晶硅或多晶硅和一种高熔点金属的混合物二者之中的任一种。
20、如权利要求17所要求的制备DRAM单元电容器的方法，其特征在于所述第一多晶硅层成为所述电容器的存储电极。
21、如权利要求17所要求的制备DRAM单元电容器的方法，其特征在于所述第二多晶硅层成为所述电容器的板形电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR8069/90 | 1990-05-31 | ||
| KR1019900008069A KR920009748B1 (ko) | 1990-05-31 | 1990-05-31 | 적층형 캐패시터셀의 구조 및 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1056946A true CN1056946A (zh) | 1991-12-11 |
Family
ID=19299691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN90106622A Pending CN1056946A (zh) | 1990-05-31 | 1990-07-31 | 有叠层式电容器单元的半导体存储器件及制法 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH0435062A (zh) |
| KR (1) | KR920009748B1 (zh) |
| CN (1) | CN1056946A (zh) |
| DE (1) | DE4023153A1 (zh) |
| GB (1) | GB2244596A (zh) |
| IT (1) | IT9048191A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1317769C (zh) * | 2002-05-17 | 2007-05-23 | 三星电子株式会社 | 半导体存储器件及其制造方法 |
| CN1979866B (zh) * | 2005-12-05 | 2010-05-12 | 台湾积体电路制造股份有限公司 | 存储装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3147144B2 (ja) * | 1996-04-09 | 2001-03-19 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| TWI679662B (zh) * | 2019-08-01 | 2019-12-11 | 力晶積成電子製造股份有限公司 | 電容集成結構及其電容與其製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2720533A1 (de) * | 1977-05-06 | 1978-11-09 | Siemens Ag | Monolithisch integrierte schaltungsanordnung mit ein-transistor- speicherelementen |
| JPS57120295A (en) * | 1981-01-17 | 1982-07-27 | Mitsubishi Electric Corp | Semiconductor memory device |
| JPS602782B2 (ja) * | 1982-06-30 | 1985-01-23 | 富士通株式会社 | 半導体記憶装置 |
| JPS602784B2 (ja) * | 1982-12-20 | 1985-01-23 | 富士通株式会社 | 半導体記憶装置 |
| GB2143675B (en) * | 1983-07-11 | 1987-05-07 | Nat Semiconductor Corp | High efficiency dynamic random access memory cell and process for fabricating it |
| JPH0618257B2 (ja) * | 1984-04-28 | 1994-03-09 | 富士通株式会社 | 半導体記憶装置の製造方法 |
| JPS61183952A (ja) * | 1985-02-09 | 1986-08-16 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| EP0750347B1 (en) * | 1987-06-17 | 2002-05-08 | Fujitsu Limited | Dynamic random access memory device and method of producing the same |
| JP2755591B2 (ja) * | 1988-03-25 | 1998-05-20 | 株式会社東芝 | 半導体記憶装置 |
| JP2682021B2 (ja) * | 1988-06-29 | 1997-11-26 | 富士通株式会社 | 半導体メモリ装置 |
| JPH0294471A (ja) * | 1988-09-30 | 1990-04-05 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
-
1990
- 1990-05-31 KR KR1019900008069A patent/KR920009748B1/ko not_active IP Right Cessation
- 1990-07-20 DE DE4023153A patent/DE4023153A1/de not_active Withdrawn
- 1990-07-30 GB GB9016673A patent/GB2244596A/en not_active Withdrawn
- 1990-07-31 IT IT048191A patent/IT9048191A1/it unknown
- 1990-07-31 JP JP2201561A patent/JPH0435062A/ja active Pending
- 1990-07-31 CN CN90106622A patent/CN1056946A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1317769C (zh) * | 2002-05-17 | 2007-05-23 | 三星电子株式会社 | 半导体存储器件及其制造方法 |
| CN1979866B (zh) * | 2005-12-05 | 2010-05-12 | 台湾积体电路制造股份有限公司 | 存储装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| IT9048191A1 (it) | 1991-12-01 |
| GB2244596A (en) | 1991-12-04 |
| JPH0435062A (ja) | 1992-02-05 |
| IT9048191A0 (it) | 1990-07-31 |
| KR920009748B1 (ko) | 1992-10-22 |
| KR910020903A (ko) | 1991-12-20 |
| DE4023153A1 (de) | 1991-12-05 |
| GB9016673D0 (en) | 1990-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5798544A (en) | Semiconductor memory device having trench isolation regions and bit lines formed thereover | |
| EP3750181B1 (en) | Arrays of memory cells individually comprising a capacitor and a transistor and methods of forming such arrays | |
| KR900001225B1 (ko) | 반도체기억장치와 그 제조방법 | |
| US5244824A (en) | Trench capacitor and transistor structure and method for making the same | |
| US6033951A (en) | Process for fabricating a storage capacitor for semiconductor memory devices | |
| US5398205A (en) | Semiconductor memory device having trench in which word line is buried | |
| US6081008A (en) | Composite trench-fin capacitors for DRAM | |
| KR890008971A (ko) | 반도체 메모리 장치 및 제법 | |
| JP3219850B2 (ja) | 積重ねセル型ダイナミック・ランダム・アクセス・メモリ・アレイを製造する方法 | |
| US11925031B2 (en) | Arrays of capacitors and arrays of memory cells | |
| KR100425399B1 (ko) | 커패시터를갖는반도체장치의제조방법 | |
| KR19990078136A (ko) | Ｄｒａｍ 셀 장치 및 그 제조방법 | |
| US8779487B2 (en) | Semiconductor devices including storage node landing pads separated from bit line contact plugs | |
| US5463236A (en) | Semiconductor memory device having improved isolation structure among memory cells | |
| US6653220B2 (en) | Advance metallization process | |
| CN1229861C (zh) | 在高低拓朴区域上形成布线层的方法和集成电路 | |
| CN1056946A (zh) | 有叠层式电容器单元的半导体存储器件及制法 | |
| US5270561A (en) | Semiconductor memory device with a ring-shaped bit line | |
| US5811332A (en) | Method of fabricating a capacitor structure for a semiconductor memory device | |
| CN1130802A (zh) | 半导体器件电容器及其制造方法 | |
| CN1236993A (zh) | 动态随机存取存储器单元电容器及其制造方法 | |
| US20040014287A1 (en) | Integrated semiconductor memory and fabrication method | |
| US20230389265A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| US20240244824A1 (en) | Semiconductor Memory Device and Method of Fabricating the Same | |
| JP3177038B2 (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C01 | Deemed withdrawal of patent application (patent law 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |