CN1130802A - 半导体器件电容器及其制造方法 - Google Patents
半导体器件电容器及其制造方法 Download PDFInfo
- Publication number
- CN1130802A CN1130802A CN95120333A CN95120333A CN1130802A CN 1130802 A CN1130802 A CN 1130802A CN 95120333 A CN95120333 A CN 95120333A CN 95120333 A CN95120333 A CN 95120333A CN 1130802 A CN1130802 A CN 1130802A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- imagination
- conductive layer
- base plate
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 113
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 13
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 12
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 239000000203 mixture Substances 0.000 description 3
- 230000035558 fertility Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
在一片基片上形成具有顶板和底板的第一和第二想象电容器。通过金属导线将第一想象电容器的顶板和第二想象电容器的底板相连接，由此形成实际电容器的第一板。用金属导线将第一想象电容器的底板和第二想象电容器的顶板相连，形成实际电容器的第二板。在上述的第一板和第二板之间形成一层绝缘膜就产生本发明的实际电容器。该实际电容器的第一板和其第二板具有相同的面积。
Description
本发明涉及一种半导体器件电容器及其制造方法。
在现有技术中，电容器的一种制造方法可以参见图1和图3简要地力以说明。
首先，利用隔离技术在硅片上限定一个有源区域A和一个场区域B，在场区域B的硅基片1上形成一层场氧化膜2。在有源区域A的硅基片上形成晶体管的栅氧化膜14。在场氧化膜2和栅氧化膜14上顺序形成第一多晶硅层3，第一硅化钨层4和具有高杂质浓度的第二多晶硅层5。在第二多晶硅层5上再形成一层具有ONO(氧化物-氮化物-氧化物)结构的介质膜6。在介质膜6上再顺序形成具有高杂质浓度的第三多晶硅层7和第二硅化钨层8。然后通过第一掩膜件和第一道蚀刻工艺，对具有高杂质浓度的第三多晶硅层7和第二硅化钨层8进行构图，借此在电容器的顶板区域E上形成由第三多晶硅层7和第二硅化钨层8组成的电容器顶板。在进行第一道蚀刻工艺期间，介质膜6和第二多晶硅层5也被构图，然后，通过第二掩膜件和第二道蚀刻工艺，对第一多晶硅层3和第一硅片钨层4进行构图操作，借此在电容器的底板区域D上形成一层由第一多晶硅层3和第一硅化钨层4组成的底板。并且还在栅电极区域C的硅基片1上形成一个由第一多晶硅层3和第一硅化钨层4组成的栅电极。电容器的底板包括经构图的第二多晶硅层5。
为了在有源区A上形成一个完整的晶体管，可通过源和漏的杂质离子注入工艺在有源区A上形成扩散区域15。
然后，在包括晶体管和电容器的整个结构上形成一层层间绝缘膜9，此后，使用金属接触工艺将多根金属导线11连接到晶体管的扩散区域15以及电容器顶板和底板的接触区域F上。金属导线11在金属导线区域G的位置上形成。
在现有技术中，制造电容器的另一种方法可以参见图2和图3简要地加以说明。
如图2所示的电容器，在其底板部分具有一个绝缘的衬环12和一个金属丝环13。图2中每个元件标志的数字，除带有“A”以外与图1中元件所标志的数字是对应的，并都表示相应的元件，因而省略对每一个元件的详细说明。
按照上述的现有技术，电容器的顶板是首先形成的，然后再形成电容器的底板和晶体管的栅电极。由于在金属接触工艺中要求留有边距，所以底板的面积必然比顶板大得多。当顶板和底板的面积不同时，它们的电容量是不对称的。这样，当使用半导体器件时，就可能产生错误的输入和输出信号。此外，在另一个通常的现有技术的实施方案中，由于具有金属丝环还可能在电容器的顶、底板之间发生短路，这样将使电容器失效。
因此，本发明的目的是要提供一种半导体器件的电容器及其制造方法，这种电容器的顶板和底板能形成相同的面积。
为达到上述目的，这个电容器包括有：以下述方法形成的第一板，先形成具有顶板和底板的第一和第二想象电容器，然后将第一想象电容器的顶板和第二想象电容器的底板用金属导线连接；以及用下述方法形成的第二板，将第一想象电容器的底板和第二想象电容器的顶板用金属导线连接；还包括有在上述第一板和第二板之间形成的介质膜。
一种制造电容器的方法包括以下步骤：在硅基片的场区域形成一层场氧化膜，在硅基片的有源区域形成一层栅氧化膜，在包括场氧化膜和门氧化膜的整个结构上形成一层第一导电层，在第一导电层上形成一层介质膜，在介质膜上形成一个第二导电层，通过第一道蚀刻工序依顺序蚀刻第二导电层的一部分和介质膜的一部分，通过第二道蚀刻工序蚀刻第一导电层的一部分，借此在场氧化膜的上部形成具有顶板和底板的第一和第二想象电容器，在包括第一和第二想象电容器的整个结构上形成一层层间隔离膜，将第一想象电容器的顶板和第二想象电容器的底板借助金属接触工艺相连接，由此形成实际电容器的第一板；通过金属接触工艺将第一想象电容器的底板和第二想象电容器的顶板相连接，形成实际电容器的第二板。
为了更好地理解本发明的性质和目的，下面将对照附图对本发明作详细说明。附图中：
图1是常规实施例的一种电容器的截面图。
图2是另一种常规实施例电容器的截面图。
图3表示出图1和图2的平面布局。
图4A至4D都是截面图，表示了制造本发明的电容器的步骤。
图5表示本发明的电容器的平面布局。
在上述附图中，所有相同的附图标记表示相应的部分。
参见图4A，首先通过隔离技术限定一个活性区域A和一个场区域B。在场区域B的硅基片100上形成一层场氧化膜200。在有源区域A的硅基片100上形成晶体管的一层门氧化膜31。为了形成想象电容器的底板在基底氧化膜200和栅氧化膜31上形成一层或多层导电层。在附图中，该想象电容器的底板有三层结构(即第一、第二和第三导电层20，21和22)，它们是在场氧化膜200和栅氧化膜31上顺序形成的。在第三导电层22上形成一层绝缘介质膜23。然后再在该介质层23上形成一层或多层导电层作为想象电容器的顶板。在附图中，想象电容器的顶板是顺序形成的二层结构(即第四和第五导电层24和25)。
在进行上述步骤中，第一导电层20最好通过沉积多晶硅形成，第二导电层21最好通过沉积硅化钨，第三导电层22最好通过沉积具有高杂质浓度的多晶硅，第四导电层24通过沉积具有高杂质浓度的多晶硅，第五导电层25通过沉积硅化钨来形成。这样，就能确保电容器中的顶板和底板的条件是相同的。然而本发明也可以使用任何其它材料(不影响介电性质的)来形成如下面所描述的想象电容器的顶板和底板。介质膜23通常采用具有ONO结构的材料，但是也可以采用氧化膜或具有高介电特性的材料。
参见图4B和图5，在场氧化膜200上部的第五导电层25上形成具有相同尺寸的第一和第二光刻胶图形26A和26B然后采用第一和第二光刻胶图形26A和26B作为蚀刻掩膜，通过第一道蚀刻工序对第五和第四导电层25和24进行蚀刻。在第一蚀刻工序继续进行的情况下，绝缘介质膜23和第三导电层22也被构图。
参见图4C和图5，此时第一和第二光刻胶图形26A和26B已被除去。接着在场氧化膜200上部的第二导电层上形成具有相同尺寸的第三和第四光刻胶图形27A和27B，并在有源区域A的栅电极区C部分的第二导电层21上形成第五光刻胶图形27C。第三和第四光刻胶图形27A和27B的尺寸比第一和第二光刻胶图形26A和26B的尺寸大。采用第三，第四和第五光刻胶图形27A，27B和27C作为蚀刻掩膜，对第二导电层21和第一导电层20进行第二道蚀刻工序。
通过以第一和第三光刻胶图形26A和27A为掩膜进行的第一道和第二道蚀刻工序，形成第一想象电容器300。在顶板区域E1上形成由第四和第五导电层24和25组成的该电容器的顶板301。在底板区域D1上形成由第一、第二和第三导电层20，21和22组成的该电容器的底板302。
通过以第二和第四光刻胶图形26B和27B为掩膜进行的第一道和第二道蚀刻工序，形成第二想象电容器400。在顶板区域E2上形成由第四和第五导电层24和25构成的该电容器的顶板401，在底板区域D2上形成由第一、第二和第三导电层20，21和22构成的该电容器的底板402。
第一想象电容器300的顶板301与第二想象电容器400的顶板401具有相同的尺寸。同样这两个想象电容器的底板302和402的尺寸也相同。
在形成两个想象电容器300和400的底板302和402时，应当考虑到留出接触区域F，因为在此后进行的金属接触工艺中，金属导线将被连接到其上。因此，底板302和402的尺寸要大于顶板301和401的尺寸。
在门电极区域C形成的晶体管的栅电极500由第一和第二导电层20和21构成。
参见图4D和图5，此时第三、第四和第五光刻胶图形27A，27B和27C被除去。为了在有源区A形成完整的晶体管，采用源和漏的杂质离子注入工艺形成扩散区32A和32B。随后在包括晶体管和两个想象电容器300和400的整个结构上形成层间隔离膜28。然后，通过接触区F将金属导线30分别连接到扩散区32A，32B，顶板301，401和底板302及402上。金属导线30是在金属导线区域G的位置上形成的。将第一想象电容器300的顶板301和第二想象电容器400的底板402用金属导线30连接起来，这样就形成了本发明的实际电容器的第一板。用金属导线30，将第一想象电容器300的底板302和第二想象电容器400的顶板401连接起来，这样就形成了本发明的实际电容器的第二板。
由于在所述实际电容器的第一板和第二板之间有介质膜，所以就形成了本发明的实际电容器。该实际电容器第一板的面积同其第二板的面积是相同的。
因此，本发明的电容器两板具有对称的电容值，由此可以传送和模拟输入信号相对应的精确的模拟输出信号，并且该电容器的顶板和底板能够采用各种不同的材料制成。
以上具体地描述了本发明的一个最佳实施例，然而本领域的技术人员不难明白，它仅仅是实施本发明的一个例子，在本发明的精神和范围内，其部件的结构、组合和安排都可以变化。
Claims (19)
1.一个电容器，包括：
一个第一板，它是按以下方式形成的，在形成具有顶板和底板的第一和第二想象电容器以后，将所述第一想象电容器的顶板用金属导线和所述第二想象电容器的底板相连接；
一个第二板，它是按下述方式形成的，用金属导线将所述第一想象电容的底板和所述第二想象电容器的顶板连接起来；以及
一个在所述第一和第二板之间形成的介质膜。
2.如权利要求1的电容器，其中所述第一和第二想象电容器的顶板在尺寸上是相同的。
3.如权利要求1的电容器，其中所述第一和第二想象电容器的底板在尺寸上是相同的。
4.如权利要求1的电容器，其中所述第一和第二想象电容器的底板尺寸大于所述第一和第二想象电容器的顶板尺寸。
5.如权利要求1的电容器，其中所述第一和第二想象电容器的底板是由一层或多层导电层构成的。
6.如权利要求1的电容器，其中所述的第一和第二想象电容器的底板是依次由多晶硅，硅化钨和具有高杂质浓度的多晶硅沉积构成的。
7.如权利要求1的电容器，其中所述第一和第二想象电容器的顶板是由一层或多层导电层组成的。
8.如权利要求1的电容器，其中所述第一和第二想象电容器的顶板是依次由具有高杂质浓度的多晶硅和硅化钨沉积形成的。
9.如权利要求1的电容器，其中所述第一板的面积同所述第二板的面积相同。
10.一种制造电容器的方法，包括以下步骤：
在一片硅基片的场区域内形成一层场氧化膜；
在所述硅基片的有源区域内，形成一个栅氧化膜；
在包括所述。场氧化膜和所述栅氧化膜的全部结构上，形成第一导电层；
在所述第一导电层上形成一层介质膜；
在所述介质膜上形成第二导电层；
通过第一道蚀刻工序依次蚀刻所述的第二导电层和所述的介质膜的一部分；
通过第二道蚀刻工序蚀刻所述的第一导电层的一部分，由此在所述场氧化膜的上部形成具有顶板和底板的第一和第二想象电容器；
在包括所述的第一和第二想象电容器的全部结构上形成一层层间隔离膜；
借助金属接触工艺，将所述第一想象电容器的顶板和所述第二想象电容器的的底板相连接，由此形成一个实际电容器的第一板；并且
借助所述的金属接触工艺，将所述的第一想象电容器的底板和所述第二想象电容器的顶板，相互联接，由此形成所述实际电容器的第二板。
11.如权利要求10的方法，其中所述的第一想象电容器和第二想象电容器的顶板尺寸是相等的。
12.如权利要求10的方法，其中所述的第一和第二想象电容器的底板尺寸是相同的。
13.如权利要求10的方法，其中所述的第一和第二想象电容器的底板尺寸大于它们的顶板的尺寸。
14.如权利要求10的方法，其中所述的第一导电层是由一层或多层材料形成的。
15.如权利要求10的方法，其中所述的第一导电层依次由多晶硅，硅化钨和具高杂质浓度的多晶硅沉积形成。
16.如权利要求10的方法，其中所述的第二导电层由一层或多层材料形成。
17.如权利要求10的方法，其中所述的第二导电层依次由具有高杂质浓度的多晶硅和硅化钨沉积形成。
18.如权利要求10的方法，其中所述的第一板的面积与所述的第二板的面积是相同的。
19.一种制造电容器的方法，包括下述步骤：
在一片硅基片的场区域内，形成一层场氧化膜；
在所述硅基片的有源区域内，形成一层栅氧化膜；
在包括所述场氧化膜和所述栅氧化膜的全部结构上，依次形成第一、第二和第三导电层；
在所述的第三导电层上形成一层介质膜；
在所述的介质膜上依次形成第四和第五导电层；
通过第一道蚀刻工序，依次对所述的第五导电层，第四导电层，所述的介质膜和所述的第三导电层的一部分进行蚀刻；
通过第二道蚀刻工序，依次对所述的第二和第一导电层进行蚀刻，由此在所述的场氧化膜的上部形成具有顶、底板第一和第二想象电容器，并且还在所述的有源区形成一个具有所述的第一和第二导电层的栅电极；
使用离子源和漏极杂质离子注入工艺形成一个扩散区；
在包括所述的第一和第二想象电容器的全部结构上形成一层层间离膜；
借助一种金属接触工艺，将所述的第一想象电容器的顶板和所述的第二想象电容器的底板相连接，由此形成实际电容器的第一板；并且
借助所述的金属接触工艺，将所述的第一想象电容器的底板和所述的第二想象电容器的顶板相连接，由此形成所述的实际电容器的第二板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940027625A KR0136994B1 (ko) | 1994-10-27 | 1994-10-27 | 반도체 소자의 캐패시터 구조 및 그 제조방법 |
| KR27625/94 | 1994-10-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1130802A true CN1130802A (zh) | 1996-09-11 |
| CN1052111C CN1052111C (zh) | 2000-05-03 |
Family
ID=19396115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN95120333A Expired - Lifetime CN1052111C (zh) | 1994-10-27 | 1995-10-27 | 半导体器件电容器及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5637526A (zh) |
| KR (1) | KR0136994B1 (zh) |
| CN (1) | CN1052111C (zh) |
| DE (1) | DE19540173A1 (zh) |
| GB (1) | GB2294586A (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19717792A1 (de) * | 1997-04-26 | 1998-11-05 | Micronas Semiconductor Holding | Verfahren zum Herstellen einer Kapazitätsstruktur auf einem Siliziumsubstrat in einem MOS-Prozeß |
| US6025227A (en) * | 1997-11-03 | 2000-02-15 | Vanguard International Semiconductor Corporation | Capacitor over bit line structure using a straight bit line shape |
| FR2783093B1 (fr) | 1998-09-04 | 2000-11-24 | St Microelectronics Sa | Capacite integree a forte linearite en tension et faible resistance serie |
| US6124199A (en) | 1999-04-28 | 2000-09-26 | International Business Machines Corporation | Method for simultaneously forming a storage-capacitor electrode and interconnect |
| KR100431814B1 (ko) * | 2002-05-30 | 2004-05-17 | 주식회사 하이닉스반도체 | 메모리 소자의 제조 방법 |
| KR100859490B1 (ko) * | 2007-06-12 | 2008-09-23 | 주식회사 동부하이텍 | 반도체 트랜지스터 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8701357A (nl) * | 1987-06-11 | 1989-01-02 | Philips Nv | Halfgeleiderinrichting bevattende een condensator en een begraven passiveringslaag. |
| US4918454A (en) * | 1988-10-13 | 1990-04-17 | Crystal Semiconductor Corporation | Compensated capacitors for switched capacitor input of an analog-to-digital converter |
| JP2528719B2 (ja) * | 1989-12-01 | 1996-08-28 | 三菱電機株式会社 | 半導体記憶装置 |
| JP2616519B2 (ja) * | 1991-08-28 | 1997-06-04 | 富士通株式会社 | 半導体装置の製造方法 |
| US5397729A (en) * | 1992-06-15 | 1995-03-14 | Asahi Kasei Microsystems Co., Ltd. | Method for fabrication of semiconductor device having polycrystalline silicon and metal silicides |
| US5470775A (en) * | 1993-11-09 | 1995-11-28 | Vlsi Technology, Inc. | Method of forming a polysilicon-on-silicide capacitor |
| US5500387A (en) * | 1994-02-16 | 1996-03-19 | Texas Instruments Incorporated | Method of making high performance capacitors and/or resistors for integrated circuits |
-
1994
- 1994-10-27 KR KR1019940027625A patent/KR0136994B1/ko not_active IP Right Cessation
-
1995
- 1995-10-24 GB GB9521759A patent/GB2294586A/en not_active Withdrawn
- 1995-10-27 CN CN95120333A patent/CN1052111C/zh not_active Expired - Lifetime
- 1995-10-27 US US08/549,572 patent/US5637526A/en not_active Expired - Lifetime
- 1995-10-27 DE DE19540173A patent/DE19540173A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| CN1052111C (zh) | 2000-05-03 |
| DE19540173A1 (de) | 1996-05-02 |
| US5637526A (en) | 1997-06-10 |
| KR960015918A (ko) | 1996-05-22 |
| GB2294586A (en) | 1996-05-01 |
| GB9521759D0 (en) | 1996-01-03 |
| KR0136994B1 (ko) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205388B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US5406447A (en) | Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film | |
| US3423646A (en) | Computer logic device consisting of an array of tunneling diodes,isolators and short circuits | |
| KR100221115B1 (ko) | 반도체 장치의 제조 방법 | |
| CN1094252C (zh) | 半导体器件和制造半导体器件的方法 | |
| CN1079993C (zh) | 在半导体衬底上制造电容器的方法 | |
| CN100367103C (zh) | 基片、具有该基片的液晶显示器及其制造方法 | |
| DE4314906C2 (de) | Halbleiterbauelement mit Stromanschlüssen für hohe Integrationsdichte | |
| CN1052111C (zh) | 半导体器件电容器及其制造方法 | |
| US5352621A (en) | Method for manufacturing an internally shielded dynamic random access memory cell | |
| US5600170A (en) | Interconnection structure of semiconductor device | |
| CN1149662C (zh) | 用于制作无阻挡层的半导体存储器装置的方法 | |
| US5374579A (en) | Method of fabricating a semiconductor DRAM | |
| KR100368569B1 (ko) | 반도체장치및그제조방법 | |
| CN1049300C (zh) | 制造半导体器件的方法 | |
| US5270561A (en) | Semiconductor memory device with a ring-shaped bit line | |
| JPH11251430A (ja) | 集積回路の中の導電素子を相互に接続する方法とシステム | |
| US5326998A (en) | Semiconductor memory cell and manufacturing method thereof | |
| KR20000048750A (ko) | 배리어 없는 반도체 메모리 장치의 제조 방법 | |
| KR20000074908A (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
| CN1040267C (zh) | 晶体管及制造该晶体管的方法 | |
| CN1056946A (zh) | 有叠层式电容器单元的半导体存储器件及制法 | |
| JP2000035592A (ja) | 液晶表示装置 | |
| KR100322882B1 (ko) | 3전극 구조의 안티퓨즈 및 그 통합 메모리로직 반도체 소자 제조방법 | |
| KR100328704B1 (ko) | 디램셀제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: HYNIX SEMICONDUCTOR INC. Free format text: FORMER NAME OR ADDRESS: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD. |
|
| CP03 | Change of name, title or address |
Address after: Gyeonggi Do, South Korea Patentee after: Hairyoksa Semiconductor Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Hyundai Electronics Industries Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: MAGNACHIP CO., LTD. Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC. Effective date: 20070518 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20070518 Address after: North Chungcheong Province Patentee after: Magnachip Semiconductor Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Hairyoksa Semiconductor Co., Ltd. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20000503 |
|
| EXPY | Termination of patent right or utility model |