TWI679662B - 電容集成結構及其電容與其製造方法 - Google Patents

電容集成結構及其電容與其製造方法 Download PDF

Info

Publication number
TWI679662B
TWI679662B TW108127413A TW108127413A TWI679662B TW I679662 B TWI679662 B TW I679662B TW 108127413 A TW108127413 A TW 108127413A TW 108127413 A TW108127413 A TW 108127413A TW I679662 B TWI679662 B TW I679662B
Authority
TW
Taiwan
Prior art keywords
electrode layer
capacitor
electrode
conductive
heightened
Prior art date
Application number
TW108127413A
Other languages
English (en)
Other versions
TW202107499A (zh
Inventor
林維昱
Wei-Yu Lin
林傳傑
Chuan-Chieh Lin
鄭世豪
Shih-Hao Cheng
Original Assignee
力晶積成電子製造股份有限公司
Powerchip Semiconductor Manufacturing Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司, Powerchip Semiconductor Manufacturing Corporation filed Critical 力晶積成電子製造股份有限公司
Priority to TW108127413A priority Critical patent/TWI679662B/zh
Priority to CN201910752390.0A priority patent/CN112310047B/zh
Application granted granted Critical
Publication of TWI679662B publication Critical patent/TWI679662B/zh
Priority to US16/741,691 priority patent/US20210036098A1/en
Publication of TW202107499A publication Critical patent/TW202107499A/zh
Priority to US17/892,665 priority patent/US11756989B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種電容集成結構及其電容與其製造方法，係利用一晶圓而製成，並透過在電容中設置增高結構，以令電容中的電極層可沿增高結構的表面輪廓延伸，俾增加電極層的延伸長度，藉以縮小電容面積，並可簡化電容的製造流程以及降低製造成本。

Description

電容集成結構及其電容與其製造方法
本申請涉及一種半導體技術，特別係指可透過裁切以大量製作電容的電容集成結構及其電容與其製造方法。
現有電容(例如MLCC)的完整製造流程包括諸多工藝步驟，例如，調漿、瓷膜成型、印刷、堆疊、均壓、切割、去膠、燒結、倒角、沾銀、燒附、電鍍、測試、包裝等步驟，此產品製造程序雖然複雜卻十分成熟，相關產業鏈的供應商或者是產量，長期呈現一種足量供給的穩定狀態。直至近期隨著科技進步，物聯網、5G通訊、人工智慧、電動車各種新領域的應用被開發，以及各類型電子產品的功能日益提升，採用元件的種類與數量愈加龐大；主動元件使用數量的擴增與精密度的提高，使得搭配的被動元件數量亦隨之倍數成長，積層陶瓷電容(MLCC)則為其中之最。因此，市場逐漸開始呈現供不應求的狀況，而近期被動元件供應商的增產計畫並無法完全滿足市場需求，缺貨的情況將會影響整體產業的發展。另一方面，如何在有限的空間之內將所有元件布局陳列是一大課題，為因應高密度的元件布局陳列，朝縮小元件 面積甚至體積為勢在必行，傳統的電容製造工藝，無論是在面積的微縮或者產品的精密度皆已經面臨挑戰。
有鑑於此，本申請使用一種有別於傳統積層陶瓷電容(MLCC)的材料、構造與製造流程，為市場供給提供另一種電容的選擇。本申請亦可降低電容面積縮小的困難度進而提高產品精密度，另一方面則可避免傳統積層陶瓷電容(MLCC)製造流程中高溫鍛燒的程序，進而達到節能減碳並降低其製造成本。
鑒於上述先前技術之缺點，本申請係提供一種電容集成結構及其電容與其製造方法，除了提供市場對於電容的另外選擇，還能同時降低電容面積縮小的困難度，並且簡化電容的製造流程與降低製造成本。
本申請還提供一種電容集成結構及其電容與其製造方法，可選擇現有半導體設備製造電容，而可簡化電容的製造流程與降低製造成本。
為達到上述目的及其他相關之目的，本申請的第一實施例係提供一種電容，其係利用一晶圓而製成，並用於焊接到一印刷電路板上，且該電容係包括：一第一基底結構；至少一第一絕緣增高結構，該第一絕緣增高結構係位於該第一基底結構的上方；至少一第一電極層，該第一電極層係位於該第一絕緣增高結構的上方，其中，該第一電極層具有一第一極性，且沿著該第一絕緣增高結構的表面輪廓延伸，俾增加該第一電極層延伸的長度；至少一第二電極層，該第二電極層係位於該第一電極層的上方，其中，該第二電極層具有一第二極性，且沿著該第一電極層的表面輪廓延伸，俾增加該第二電極層延伸 的長度；一第一電極焊墊，該第一電極焊墊係電性連接該第一電極層；以及一第二電極焊墊，該第二電極焊墊係電性連接該第二電極層，其中，該第一電極焊墊與該第二電極焊墊係用於分別焊接到該印刷電路板上；以及該第一基底結構係佈設於該晶圓上。
較佳的，於上述電容中，該至少一第一電極層係為複數第一電極層，而該至少一第二電極層係為複數第二電極層，各該第一電極層與各該第二電極層係交錯堆疊。
較佳的，於上述電容中，該至少一第一絕緣增高結構係為複數第一絕緣增高結構，該複數第一絕緣增高結構的相鄰兩者之間係定義出一絕緣增高凹陷結構，且該第一電極層還沿著該絕緣增高凹陷結構的表面輪廓延伸，俾增加該第一電極層延伸的長度。
較佳的，於上述電容中，還包括一保護層，該保護層係具有一第一外露結構與一第二外露結構，該第一外露結構係外露該第一電極焊墊的部分，該第二外露結構係外露該第二電極焊墊的部分。
較佳的，於上述電容中，還包括至少一介電層，該介電層係位於該第一電極層與該第二電極層兩者之間，俾在該第一電極層與該第二電極層兩者之間提供電性隔離。
較佳的，於上述電容中，還包括一第一導電通道，該第一導電通道係由該第一電極焊墊延伸至該第一電極層，以電性連通該第一電極焊墊與該第一電極層兩者；以及一第二導電通道，該第二導電通道係由該第二電極焊墊延伸至該第二電極層，以電性連通該第二電極焊墊與該第二電極層兩者。本申請的另一實施例係提供一種電容集成結構，其特徵在於，該電容集成結構係 利用一晶圓而製成，係包括一第一電容，該第一電容係包含一第一基底結構，且具有至少一第一絕緣增高結構、至少一第一電極層與至少一第二電極層，其中，該第一絕緣增高結構係位於該第一基底結構的上方；該第一電極層係位於該第一絕緣增高結構的上方，其中，該第一電極層具有一第一極性，且沿著該第一絕緣增高結構的表面輪廓延伸，俾增加該第一電極層延伸的長度；該第二電極層係位於該第一電極層的上方，其中，該第二電極層具有一第二極性，且沿著該第一電極層的表面輪廓延伸，俾增加該第二電極層延伸的長度；以及一第二電容，該第二電容係包含一第二基底結構，且具有至少一第二絕緣增高結構、至少一第三電極層與至少一第四電極層，其中，該第二絕緣增高結構係位於該第二基底結構的上方；該第三電極層係位於該第二絕緣增高結構的上方，其中，該第三電極層具有一第一極性，且沿著該第二絕緣增高結構的表面輪廓延伸，俾增加該第三電極層延伸的長度；該第四電極層係位於該第三電極層的上方，其中，該第四電極層具有一第二極性，且沿著該第三電極層的表面輪廓延伸，俾增加該第四電極層延伸的長度；其中，該第一電容與該第二電容的構造係實質相同；以及該第一基底結構與該第二基底結構係分別佈設於該晶圓上。
本申請的又一實施例提供一種電容，其係利用一晶圓而製成，並用於焊接到一印刷電路板上，該電容係包括：一第一基底結構；至少一第一導電增高結構，該第一導電增高結構係位於一第一基底結構的上方，該第一導電增高結構具有一第二極性；至少一第一電極層，該第一電極層係位於該第一導電增高結構的上方，其中，該第一電極層具有一第一極性，且沿著該第一導電增高結構的表面輪廓延伸，俾增加該第一電極層延伸的長度；一第一電極焊 墊，該第一電極焊墊係電性連接該第一電極層而具有該第一極性；以及一第二電極焊墊，該第二電極焊墊係電性連接該第一導電增高結構而具有該第二極性，其中，該第一電極焊墊與該第二電極焊墊係用於分別焊接到該印刷電路板上。
較佳的，於上述電容中，還包括至少一第二電極層，該第二電極層係位於該第一電極層的上方，且該第二電極層係電性連接該第一導電增高結構以具有該第二極性，並沿著該第一電極層的表面輪廓延伸，俾增加該第二電極層延伸的長度。
較佳的，於上述電容中，該至少一第一電極層係為複數第一電極層，而該至少一第二電極層係為複數第二電極層，各該第一電極層與各該第二電極層係交錯堆疊。
較佳的，於上述電容中，該至少一第一導電增高結構係為複數第一導電增高結構，該複數第一導電增高結構的相鄰兩者之間係定義出一導電增高凹陷結構，且該第一電極層還沿著該導電增高凹陷結構的表面輪廓延伸，俾增加該第一電極層延伸的長度。
較佳的，於上述電容中，還包括一保護層，該保護層係具有一第一外露結構與一第二外露結構，該第一外露結構係外露該第一電極焊墊的部分，該第二外露結構係外露該第二電極焊墊的部分
較佳的，於上述電容中，還包括至少一介電層，該介電層係位於該第一導電增高結構與該第一電極層兩者之間，俾在該第一導電增高結構與該第一電極層兩者之間提供電性隔離。
較佳的，於上述電容中，還包括一第一導電通道，該第一導電通道係由該第一電極焊墊延伸至該第一電極層，以電性連通該第一電極焊墊與該第一電極層兩者；以及一第二導電通道，該第二導電通道係由該第二電極焊墊延伸至該第一導電增高結構，以電性連通該第二電極焊墊與該第一導電增高結構兩者。
較佳的，於上述電容中，該第一基底結構為矽基板、玻璃基板或石英基板。
較佳的，於上述電容中，該電容還包括一蝕刻終止層，該蝕刻終止層係位於該第一基底結構的上方。
本申請的另一實施例提供一種電容集成結構，其特徵在於，該電容集成結構係利用一晶圓而製成，係包括一第一電容，該第一電容係包含一第一基底結構，且具有至少一第一導電增高結構與至少一第一電極層，其中，該第一導電增高結構係位於該第一基底結構的上方，該第一導電增高結構具有一第二極性；該第一電極層係位於該第一導電增高結構的上方，其中，該第一電極層係具有一第一極性，且沿著該第一導電增高結構的表面輪廓延伸，俾增加該第一電極層延伸的長度；以及一第二電容，該第二電容係包含一第二基底結構，且具有至少一第二導電增高結構與至少一第三電極層，其中，該第二導電增高結構係位於該第二基底結構的上方，該第二導電增高結構具有一第二極性；該第三電極層係位於該第二導電增高結構的上方，其中，該第三電極層係具有一第一極性，且沿著該第二導電增高結構的表面輪廓延伸，俾增加該第三電極層延伸的長度；其中，該第一電容與該第二電容的構造係實質相同。
本申請還提供一種電容的製造方法，係透過裁切上述電容集成結構，使該第一電容與該第二電容分離。
由上可知，本申請係利用晶圓以製成包含有多個電容的電容集成結構，如此可以批量方式製作電容，並透過裁切方式形成獨立的電容，相較於傳統積層陶瓷電容的製造工藝，本申請可以簡化電容的製造工藝，可避免傳統積層陶瓷電容製造流程中高溫煅燒的程序，還可利用現有半導體設備製造本申請的電容集成結構，以達到降低製造成本的目的。
再者，本申請透過增高結構的設計，可以增加電極層的延伸長度，從而縮小電容面積。此外，本申請係利用金屬材質製成上述的增高結構，並通過將該金屬材質的增高結構作為電極，以減少現有電容中的電極層，而進一步簡化電容構造並降低製造成本。
1‧‧‧電容集成結構
11‧‧‧電容
11A‧‧‧第一電容
11B‧‧‧第二電容
111‧‧‧第一基底結構
111’‧‧‧第二基底結構
1111‧‧‧隔離層
1112‧‧‧蝕刻終止層
1113‧‧‧導電層
1114‧‧‧植入層
1120‧‧‧絕緣層
1121‧‧‧第一絕緣增高結構
1121’‧‧‧第二絕緣增高結構
1122‧‧‧第一絕緣增高凹陷結構
1130‧‧‧介電層
1131‧‧‧第一電極層
1132‧‧‧第二電極層
1133‧‧‧第三電極層
1134‧‧‧第四電極層
1140‧‧‧金屬層
1141‧‧‧第一電極焊墊
1142‧‧‧第二電極焊墊
115‧‧‧保護層
1151‧‧‧第一外露結構
1152‧‧‧第二外露結構
1161‧‧‧第一導電通道
1162‧‧‧第二導電通道
1170‧‧‧金屬材料層
1170’‧‧‧複晶材料層
1171‧‧‧第一導電增高結構
1171’‧‧‧第二導電增高結構
1172‧‧‧導電增高凹陷結構
12‧‧‧晶圓
E‧‧‧電極接點
圖1，係本申請的用於製作電容的晶圓實施例示意圖；圖2至圖4，係本申請的第一實施例的電容的結構示意圖；圖5至圖8，係本申請的第二實施例的電容的結構示意圖；圖9A至圖9C，係本申請的不同實施例的電容集成結構的示意圖；以及圖10A及圖10B，係本申請的不同實施例的電容的示意圖。
以下內容將搭配圖式，藉由特定的具體實施例說明本申請之技術內容，熟悉此技術之人士可由本說明書所揭示之內容輕易地了解本申請之其他優點與功效。本申請亦可藉由其他不同的具體實施例加以施行或應用。本說明書中的各項細節亦可基於不同觀點與應用，在不背離本申請之精神下，進行各種修飾與變更。尤其是，於圖式中各個元件的比例關係及相對位置僅具示範性用途，並非代表本申請實施的實際狀況。
本申請係提供一種電容，其係利用一晶圓12而製成(如圖1所示)。請配合參閱圖2至圖4，其係顯示本申請的第一實施例的電容11，如圖所示，本實施例的電容11主要包括第一基底結構111，至少一絕緣增高結構1121、至少一第一電極層1131、至少一第二電極層1132、一第一電極焊墊1141、與一第二電極焊墊1142。
第一基底結構111係佈設於如圖1所示的晶圓12上。於本實施例中，第一基底結構111的上方還形成有一隔離層1111，其例如為透過化學氣相沉積(CVD)工藝或氧化工藝沉積於第一基底結構111上的底層絕緣層。第一基底結構111例如為生產積體電路所用的板材結構。於一實施例中，第一基底結構111例如為矽基板，然並不以此為限，亦可採用其他例如玻璃基板、石英基板等材質。
第一絕緣增高結構1121位於第一基底結構111的上方。於本實施例中，第一絕緣增高結構1121係透過凹陷一絕緣層1120而獲得。具體而言，可透過於上述第一基底結構111的隔離層1111的上方形成絕緣層1120，再針對絕緣層1120執行凹陷工藝，俾形成至少一第一絕緣增高結構1121，如圖2所示，於本實施例中，係透過在絕緣層1120中形成兩個凹陷俾形成三個第一絕緣增高 結構1121，且於相鄰的兩個第一絕緣增高結構1121之間係自然定義出一絕緣增高凹陷結構1122，從而形成第一絕緣增高結構1121與絕緣增高凹陷結構1122交錯設置於第一基底結構111上的形態。較佳者，於隔離層1111和絕緣層1120之間還形成有一蝕刻終止層1112。
第一電極層1131係具有第一極性，其形成於第一絕緣增高結構1121的上方，並沿著第一絕緣增高結構1121的表面輪廓延伸，較佳者，第一電極層1131還沿著定義於第一絕緣增高結構1121之間的絕緣增高凹陷結構1122的表面輪廓延伸，藉以令第一電極層1131整體形成蛇形走線(即彎曲延伸)，從而增加第一電極層1131的延伸長度。第二電極層1132係具有第二極性，其位於第一電極層1131的上方，並沿著第一電極層1131的表面輪廓延伸，以使第二電極層1132亦形成蛇形走線(即彎曲延伸)，從而使得第二電極層1132延伸長度亦得到增加。
如圖3所示，於另一實施例中，電容11中係可形成複數第一電極層1131和複數第二電極層1132，且各第一電極層1131與各第二電極層1132相互交錯堆疊，於各第一電極層1131和各第二電極層1132之間還可形成介電層1130，俾於第一電極層1131與第二電極層1132的相鄰兩者之間提供電性隔離。
第一電極焊墊1141係電性連接第一電極層1131，第二電極焊墊1142係電性連接第二電極層1132，以使第一電極焊墊1141與第二電極焊墊1142分別具有第一極性和第二極性。於本實施例中，可通過在位於最頂層的第一電極層1131或第二電極層1132的上方形成金屬層1140，然後蝕刻金屬層1140以形成凹槽，再形成一保護層115以覆蓋於金屬層1140上並填充該凹陷，俾於金屬層1140中形成電性隔離的第一電極焊墊1141和第二電極焊墊1142，而後再蝕刻 保護層115以形成第一外露結構1151和第二外露結構1152，俾藉由第一外露結構1151外露第一電極焊墊1141的部分，並藉由第二外露結構1152外露第二電極焊墊1142的部分。再者，電容11可藉由第一電極焊墊1141與第二電極焊墊1142而焊接至一印刷電路板(PCB)。
於另一實施例中，電容11還包括有第一導電通道1161和第二導電通道1162(如圖4所示)，其中，第一導電通道1161係由第一電極焊墊1141延伸至第一電極層1131，以使第一電極焊墊1141與第一電極層1131兩者電性導通，第二導電通道1162係由第二電極焊墊1142延伸至第二電極層1132，以使第二電極焊墊1142與第二電極層1132兩者電性連通。
請繼續參閱圖5至圖8，其為顯示本申請的第二實施例的電容11，本實施例的電容11亦利用晶圓12(如圖1所示)而製成，並具有一第一基底結構111、至少一第一導電增高結構1171、至少一第一電極層1131、一第一電極焊墊1141、以及一第二電極焊墊1142。
第一基底結構111係佈設於晶圓12上，於本實施例中，第一基底結構111的上方還形成有一隔離層1111，其例如為透過化學氣相沉積(CVD)工藝或氧化工藝沉積於第一基底結構111上的底層絕緣層。第一基底結構111例如為生產積體電路所用的板材結構。於一實施例中，第一基底結構111例如為矽基板，然並不以此為限，亦可採用其他例如玻璃基板、石英基板等材質。
第一導電增高結構1171位於第一基底結構111的上方，且第一導電增高結構1171具有第二極性。於本實施例中，導電增高結構1171係可透過凹陷一金屬材料層1170而獲得。具體而言，可透過於上述第一基底結構111的隔離層1111的上方形成金屬材料層1170，再針對金屬材料層1170執行凹陷工藝， 俾形成至少一導電增高結構1171，如圖5所示，於本實施例中，係透過在金屬材料層1170中形成三個凹陷俾形成四個導電增高結構1171，且於相鄰的兩個導電增高結構1171之間係自然定義出一導電增高凹陷結構1172，從而形成第一導電增高結構1171與導電增高凹陷結構1172交錯設置於第一基底結構111上的形態。較佳者，於隔離層1111和金屬材料層1170之間還形成有一導電層1113以作為蝕刻終止層。
請參閱圖6，於另一實施例中，亦可將金屬材料層1170替換為複晶材料層1170’。於本實施例中，複晶材料層1170’與第一基底結構111之間還可形成植入層1114以作為蝕刻終止層。
第一電極層1131係位於第一導電增高結構1171的上方，並具有第一極性，且第一電極層1131還沿著第一導電增高結構1171的表面輪廓延伸，較佳者，第一電極層1131還沿著定義於第一導電增高結構1171之間的導電增高凹陷結構1172的表面輪廓延伸，藉以令第一電極層1131整體形成蛇形走線(即彎曲延伸)，從而增加第一電極層1131的延伸長度。
如圖7及圖8所示，於另一實施例中，電容11中還可包括至少一第二電極層1132，其中，第二電極層1132係位於第一電極層1131的上方，且第二電極層1132係電性連接第一導電增高結構1171，使具有與第一導電增高結構1171相同的第二極性，且第二電極層1132還沿著第一電極層1131的表面輪廓延伸而同樣形成蛇形走線(即彎曲延伸)，俾使第二電極層1132的延伸長度亦得到有效增加。
於其他實施例中，電容11中係可形成複數第一電極層1131和複數第二電極層1132，且各第一電極層1131與各第二電極層1132相互交錯堆疊， 於各第一電極層1131和各第二電極層1132之間還可形成介電層1130，俾於第一電極層1131與第二電極層1132的相鄰兩者之間提供電性隔離。
第一電極焊墊1141係電性連接第一電極層1131而具有第一極性，第二電極焊墊1142則電性連接第一導電增高結構1171而具有第二極性。於本實施例中，可通過在位於最頂層的第一電極層1131或第二電極層1132上方形成金屬層1140，然後蝕刻金屬層1140以形成凹槽，再形成一保護層115以覆蓋於金屬層1140上並填充該凹陷，俾於金屬層1140中形成電性隔離的第一電極焊墊1141和第二電極焊墊1142，而後，再蝕刻保護層1151以形成第一外露結構1151和第二外露結構1152，俾藉由第一外露結構1151外露第一電極焊墊1141的部分，並藉由第二外露結構1152外露第二電極焊墊1142的部分。需說明的是，電容11可藉由第一電極焊墊1141與第二電極焊墊1142而焊接至一印刷電路板(PCB)。
於另一實施例中，電容11還包括有第一導電通道1161和第二導電通道1162(如圖7或圖8所示)，其中，第一導電通道1161係由第一電極焊墊1141延伸至第一電極層1131，以電性連通第一電極焊墊1141與第一電極層1131，第二導電通道1162係由第二電極焊墊1142延伸至第一導電增高結構1171，以電性連通第二電極焊墊1142與第一導電增高結構1171。
再者，根據上述第一實施例和第二實施例所述的電容11，本申請還對應提供兩種實施例的電容集成結構1(請配合參閱圖9A至圖9C)
根據上述第一實施例所述的電容11的構造，本申請所提供的電容集成結構1主要利用一晶圓12而製成，包括一第一電容11A和第二電容11B。 其中，係可透過裁切工藝裁切電容集成結構1而形成構造實質相同的第一電容11A與第二電容11B。
具體而言，第一電容11A係包含第一基底結構111，並具有至少一第一絕緣增高結構1121、至少一第一電極層1131、與至少一第二電極層1132，其中，第一絕緣增高結構1121位於第一基底結構111的上方，第一電極層1131位於第一絕緣增高結構1121的上方，並具有第一極性，且第一電極層1131還沿著第一絕緣增高結構1121的表面輪廓延伸，以形成蛇形走線(即彎曲延伸)，俾增加第一電極層1131延伸的長度；第二電極層1132位於第一電極層1131的上方並具有第二極性，且第二電極層1132沿著第一電極層1131的表面輪廓延伸而同樣形成蛇形走線(即彎曲延伸)，俾使第二電極層1132延伸長度亦得到有效增加。
第二電容11B包含第二基底結構111’，且具有至少一第二絕緣增高結構1121’、至少一第三電極層1133、與至少一第四電極層1134，其中，第二絕緣增高結構1121’位於第二基底結構111’的上方，第三電極層1133則位於第二絕緣增高結構1121’的上方並具有第一極性，且第三電極層1133沿著第二絕緣增高結構1121’的表面輪廓延伸而形成蛇形走線(即彎曲延伸)，以增加第三電極層1133的延伸長度，第四電極層1134位於第三電極層1133的上方並具有第二極性，且第四電極層1134沿著第三電極層1133的表面輪廓延伸而同樣形成蛇形走線(即彎曲延伸)，俾增加第四電極層1134延伸的長度。
此外，針對第一電容11A和第二電容11B的細部構造及其製造工藝係與圖2至圖4所示的電容11基本相同，故不再予以贅述。
根據上述第二實施例所述的電容11的構造，本申請所提供的電容集成結構1主要利用一晶圓12而製成，包括一第一電容11A和第二電容11B。其中，係可透過裁切工藝裁切電容集成結構1而形成構造實質相同的該第一電容11A與第二電容11B。
具體而言，第一電容11A係包含第一基底結構111，並具有至少一第一導電增高結構1171、與至少一第一電極層1131，其中，第一導電增高結構1171位於第一基底結構111的上方並具有第二極性，第一電極層1131位於第一導電增高結構1171的上方並具有第一極性，且第一電極層1131還沿著第一導電增高結構1171的表面輪廓延伸，以形成蛇形走線(即彎曲延伸)，俾增加第一電極層1131延伸的長度。
第二電容11B包含第二基底結構111’，且具有至少一第二導電增高結構1171’、與至少一第三電極層1133，其中，第二導電增高結構1171’位於第二基底結構111’的上方並具有第二極性，第三電極層1133位於第二導電增高結構1171’的上方並具有第一極性，且第三電極層1133沿著第二導電增高結構1171’的表面輪廓延伸而形成蛇形走線(即彎曲延伸)，以增加第三電極層1133的延伸長度。
需說明的是，第一電容11A和第二電容11B的細部構造及其製造工藝係與圖5至圖8所示的電容11基本相同，故不再予以贅述。
於本申請中，如圖1所示，第一基底結構111與第二基底結構111’係分別佈設於晶圓12上，使第一電容11A和第二電容11B可如圖9A至圖9B所示呈陣列形式分佈於晶圓12上以構成電容集成結構1。因此，可透過裁切電容集成結構1而形成獨立的如圖10A及圖10B所示的第一電容11A和第二電容 11B，即使第一電容11A和第二電容11B分離，如此可簡化電容的製造流程，且可運用現存用於基板的半導體設備生產使電容可被大量生產。再者，於本實施例中，第一電容11A和第二電容11B的電極接點E可依照實際需求而設計為矩形立方體或半圓球形體(如圖10A及圖10B所示)。
綜上所述，本申請的電容集成結構及其電容與其製造方法，透過將多個電容形成在一晶圓上，以構成包含多個電容的電容集成結構，如此，可透過裁切電容集成結構而批次形成大量的電容，故可簡化現有電容的製造工藝，並能避免傳統積層陶瓷電容製造流程中高溫鍛燒的程序，且可利用現有的半導體製造設備執行電容集成結構的製造工藝，從而達到降低製造成本的目的。再者，本申請的電容藉由增高結構的設計，以使電極層沿增高結構的外表輪廓延伸而形成蛇形走線，可以使得電極層的延伸長度得到有效增加，進而縮小電容面積，以符合輕薄化電子產品的發展趨勢。此外，本申請還利用金屬材質構成增高結構，以透過將金屬材質的增高結構作為導電電極，而能減少電容中原有電極層的設置數量，以進一步簡化電容構造並降低製造成本。

Claims (18)

  1. 一種電容，其特徵在於，該電容係利用一晶圓而製成，並用於焊接到一印刷電路板上，其中，該電容係包括：
    一第一基底結構；
    至少一第一絕緣增高結構，該第一絕緣增高結構係位於該第一基底結構的上方；
    至少一第一電極層，該第一電極層係位於該第一絕緣增高結構的上方，其中，該第一電極層具有一第一極性，且沿著該第一絕緣增高結構的表面輪廓延伸，俾增加該第一電極層延伸的長度；
    至少一第二電極層，該第二電極層係位於該第一電極層的上方，其中，該第二電極層具有一第二極性，且沿著該第一電極層的表面輪廓延伸，俾增加該第二電極層延伸的長度；
    一第一電極焊墊，該第一電極焊墊係電性連接該第一電極層；以及
    一第二電極焊墊，該第二電極焊墊係電性連接該第二電極層，其中，
    該第一電極焊墊與該第二電極焊墊係用於分別焊接到該印刷電路板上；以及
    該第一基底結構係佈設於該晶圓上。
  2. 如申請專利範圍第1項所述之電容，其中，
    該至少一第一電極層係為複數第一電極層，而該至少一第二電極層係為複數第二電極層，各該第一電極層與各該第二電極層係交錯堆疊。
  3. 如申請專利範圍第1項所述之電容，其中，該至少一第一絕緣增高結構係為複數第一絕緣增高結構，該複數第一絕緣增高結構的相鄰兩者之間係定義出一絕緣增高凹陷結構，且該第一電極層還沿著該絕緣增高凹陷結構的表面輪廓延伸，俾增加該第一電極層延伸的長度。
  4. 如申請專利範圍第1項所述之電容，還包括：
    一保護層，該保護層係具有一第一外露結構與一第二外露結構，該第一外露結構係外露該第一電極焊墊的部分，該第二外露結構係外露該第二電極焊墊的部分。
  5. 如申請專利範圍第1項所述之電容，還包括：
    至少一介電層，該介電層係位於該第一電極層與該第二電極層兩者之間，俾在該第一電極層與該第二電極層兩者之間提供電性隔離。
  6. 如申請專利範圍第5項所述之電容，還包括：
    一第一導電通道，該第一導電通道係由該第一電極焊墊延伸至該第一電極層，以電性連通該第一電極焊墊與該第一電極層兩者；以及
    一第二導電通道，該第二導電通道係由該第二電極焊墊延伸至該第二電極層，以電性連通該第二電極焊墊與該第二電極層兩者。
  7. 一種電容集成結構，其特徵在於，該電容集成結構係利用一晶圓而製成，係包括：
    一第一電容，該第一電容係包含一第一基底結構，且具有至少一第一絕緣增高結構、至少一第一電極層與至少一第二電極層，其中，該第一絕緣增高結構係位於該第一基底結構的上方；該第一電極層係位於該第一絕緣增高結構的上方，且該第一電極層具有一第一極性，還沿著該第一絕緣增高結構的表面輪廓延伸，俾增加該第一電極層延伸的長度；該第二電極層係位於該第一電極層的上方，且該第二電極層具有一第二極性，還沿著該第一電極層的表面輪廓延伸，俾增加該第二電極層延伸的長度；以及
    一第二電容，該第二電容係包含一第二基底結構，且具有至少一第二絕緣增高結構、至少一第三電極層與至少一第四電極層，其中，該第二絕緣增高結構係位於該第二基底結構的上方；該第三電極層係位於該第二絕緣增高結構的上方，且該第三電極層具有一第一極性，還沿著該第二絕緣增高結構的表面輪廓延伸，俾增加該第三電極層延伸的長度；該第四電極層係位於該第三電極層的上方，且該第四電極層具有一第二極性，還沿著該第三電極層的表面輪廓延伸，俾增加該第四電極層延伸的長度；其中，
    該第一電容與該第二電容的構造係實質相同；以及
    該第一基底結構與該第二基底結構係分別佈設於該晶圓上。
  8. 一種電容，其特徵在於，該電容係利用一晶圓而製成，並用於焊接到一印刷電路板上，其中，該電容係包括：
    一第一基底結構；
    至少一第一導電增高結構，該第一導電增高結構係位於一第一基底結構的上方，該第一導電增高結構具有一第二極性；
    至少一第一電極層，該第一電極層係位於該第一導電增高結構 的上方，其中，該第一電極層具有一第一極性，且沿著該第一導電增高結構的表面輪廓延伸，俾增加該第一電極層延伸的長度；
    一第一電極焊墊，該第一電極焊墊係電性連接該第一電極層而具有該第一極性；以及
    一第二電極焊墊，該第二電極焊墊係電性連接該第一導電增高結構而具有該第二極性，其中，
    該第一電極焊墊與該第二電極焊墊係用於分別焊接到該印刷電路板上；以及
    該第一基底結構係佈設於該晶圓上。
  9. 如申請專利範圍第8項所述之電容，還包括至少一第二電極層，該第二電極層係位於該第一電極層的上方，且該第二電極層係電性連接該第一導電增高結構以具有該第二極性，並沿著該第一電極層的表面輪廓延伸，俾增加該第二電極層延伸的長度。
  10. 如申請專利範圍第9項所述之電容，其中，
    該至少一第一電極層係為複數第一電極層，而該至少一第二電極層係為複數第二電極層，各該第一電極層與各該第二電極層係交錯堆疊。
  11. 如申請專利範圍第8項所述之電容，其中，該至少一第一導電增高結構係為複數第一導電增高結構，該複數第一導電增高結構的相鄰兩者之間係定義出一導電增高凹陷結構，且該第一電極層還沿著該導電增高凹陷結構的表面輪廓延伸，俾增加該第一電極層延伸的長度。
  12. 如申請專利範圍第8項所述之電容，還包括：
    一保護層，該保護層係具有一第一外露結構與一第二外露結構，該第一外露結構係外露該第一電極焊墊的部分，該第二外露結構係外露該第二電極焊墊的部分。
  13. 如申請專利範圍第8項所述之電容，還包括：
    至少一介電層，該介電層係位於該第一導電增高結構與該第一電極層兩者之間，俾在該第一導電增高結構與該第一電極層兩者之間提供電性隔離。
  14. 如申請專利範圍第13項所述之電容，還包括：
    一第一導電通道，該第一導電通道係由該第一電極焊墊延伸至該第一電極層，以電性連通該第一電極焊墊與該第一電極層兩者；以及
    一第二導電通道，該第二導電通道係由該第二電極焊墊延伸至該第一導電增高結構，以電性連通該第二電極焊墊與該第一導電增高結構兩者。
  15. 如申請專利範圍第1或8項所述之電容，其中，該第一基底結構為矽基板、玻璃基板或石英基板。
  16. 如申請專利範圍第1或8項所述之電容，其中，該電容還包括一蝕刻終止層，該蝕刻終止層係位於該第一基底結構的上方。
  17. 一種電容集成結構，其特徵在於，該電容集成結構係利用一晶圓而製成，係包括：
    一第一電容，該第一電容係包含一第一基底結構，且具有至少一第一導電增高結構與至少一第一電極層，其中，該第一導電增高結構係位於該第一基底結構的上方，且該第一導電增高結構具有一第二極性；該第一電極層係位於該第一導電增高結構 的上方，且該第一電極層係具有一第一極性，還沿著該第一導電增高結構的表面輪廓延伸，俾增加該第一電極層延伸的長度；以及
    一第二電容，該第二電容係包含一第二基底結構，且具有至少一第二導電增高結構與至少一第三電極層，其中，該第二導電增高結構係位於該第二基底結構的上方，該第二導電增高結構具有一第二極性；該第三電極層係位於該第二導電增高結構 的上方，其中，該第三電極層係具有一第一極性，且沿著該第二導電增高結構的表面輪廓延伸，俾增加該第三電極層延伸的長度；其中，
    該第一電容與該第二電容的構造係實質相同；以及
    該第一基底結構與該第二基底結構係分別佈設於該晶圓上。
  18. 一種電容的製造方法，係透過裁切如申請專利範圍第7或17項所述的電容集成結構，使該第一電容與該第二電容分離。
TW108127413A 2019-08-01 2019-08-01 電容集成結構及其電容與其製造方法 TWI679662B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW108127413A TWI679662B (zh) 2019-08-01 2019-08-01 電容集成結構及其電容與其製造方法
CN201910752390.0A CN112310047B (zh) 2019-08-01 2019-08-15 电容集成结构及其电容
US16/741,691 US20210036098A1 (en) 2019-08-01 2020-01-13 Capacitor
US17/892,665 US11756989B2 (en) 2019-08-01 2022-08-22 Capacitor integrated structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108127413A TWI679662B (zh) 2019-08-01 2019-08-01 電容集成結構及其電容與其製造方法

Publications (2)

Publication Number Publication Date
TWI679662B true TWI679662B (zh) 2019-12-11
TW202107499A TW202107499A (zh) 2021-02-16

Family

ID=69582383

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108127413A TWI679662B (zh) 2019-08-01 2019-08-01 電容集成結構及其電容與其製造方法

Country Status (3)

Country Link
US (2) US20210036098A1 (zh)
CN (1) CN112310047B (zh)
TW (1) TWI679662B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749983B (zh) * 2021-01-04 2021-12-11 力晶積成電子製造股份有限公司 金屬-絕緣體-金屬電容結構及其製作方法
TWI782464B (zh) * 2021-03-26 2022-11-01 力晶積成電子製造股份有限公司 半導體元件及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920009748B1 (ko) * 1990-05-31 1992-10-22 삼성전자 주식회사 적층형 캐패시터셀의 구조 및 제조방법
JP4367070B2 (ja) * 2003-09-29 2009-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
US20090309187A1 (en) * 2005-08-24 2009-12-17 Jae-Hyoung Choi Semiconductor Device and Method of Fabricating the Same
KR100804492B1 (ko) * 2005-10-12 2008-02-20 재단법인서울대학교산학협력재단 루테늄 전극과 이산화티탄 유전막을 이용하는 반도체소자의 커패시터 및 그 제조 방법
US9048341B2 (en) * 2011-03-16 2015-06-02 Macronix International Co., Ltd. Integrated circuit capacitor and method
US9105759B2 (en) * 2013-11-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitive device and method of making the same
US10468187B2 (en) * 2016-08-05 2019-11-05 Samsung Electro-Mechanics Co., Ltd. Thin-film ceramic capacitor having capacitance forming portions separated by separation slit
KR101912282B1 (ko) * 2016-08-05 2018-10-29 삼성전기 주식회사 박막 커패시터
CN112136211A (zh) * 2019-04-24 2020-12-25 深圳市汇顶科技股份有限公司 电容器及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749983B (zh) * 2021-01-04 2021-12-11 力晶積成電子製造股份有限公司 金屬-絕緣體-金屬電容結構及其製作方法
TWI782464B (zh) * 2021-03-26 2022-11-01 力晶積成電子製造股份有限公司 半導體元件及其製造方法
US11538899B2 (en) 2021-03-26 2022-12-27 Powerchip Semiconductor Manufacturing Corporation Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20220399436A1 (en) 2022-12-15
US20210036098A1 (en) 2021-02-04
US11756989B2 (en) 2023-09-12
TW202107499A (zh) 2021-02-16
CN112310047A (zh) 2021-02-02
CN112310047B (zh) 2024-04-23

Similar Documents

Publication Publication Date Title
EP1515365B1 (en) Electronic assembly comprising substrate with embedded capacitors and methods of manufacture
TWI522026B (zh) 具有電子元件內嵌於其中的基板及其製造方法
US11621128B2 (en) Capacitor unit
US7282419B2 (en) Thin-film capacitor device, mounting module for the same, and method for fabricating the same
TW201431012A (zh) 嵌入被動元件之基板
TWI679662B (zh) 電容集成結構及其電容與其製造方法
WO2021254317A1 (zh) 显示基板及其制作方法、显示装置
TW201343016A (zh) 無基板電子元件
US20090002121A1 (en) Chip resistor and method for fabricating the same
US6830984B2 (en) Thick traces from multiple damascene layers
TWI775280B (zh) 電容集成結構、電容單元及其製造方法
TW201413887A (zh) 封裝基板與封裝結構之製法
CN108550531B (zh) 封装基板的制造方法
US6969912B2 (en) Embedded microelectronic capacitor incorporating ground shielding layers and method for fabrication
TWI311452B (en) Method of fabricating a device-containing substrate
CN108682630B (zh) 封装基板的制造方法
TWI720898B (zh) 具有增加芯層走線面積的載板結構及其製作方法
WO2022001425A1 (zh) 发光基板及其制备方法、显示装置
WO2022121555A1 (zh) 电路板、电路板制作方法及电子设备
WO2020133998A1 (zh) 贴片式电容及其制作方法
JPS63239970A (ja) 半導体装置
TW202117768A (zh) 具有下引式電極的高功率薄膜電感元件
CN111490026A (zh) 封装结构及其制造方法
JP2007258741A (ja) 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器
TWM467199U (zh) 電連接器