CN112310047B - 电容集成结构及其电容 - Google Patents

电容集成结构及其电容 Download PDF

Info

Publication number
CN112310047B
CN112310047B CN201910752390.0A CN201910752390A CN112310047B CN 112310047 B CN112310047 B CN 112310047B CN 201910752390 A CN201910752390 A CN 201910752390A CN 112310047 B CN112310047 B CN 112310047B
Authority
CN
China
Prior art keywords
electrode layer
capacitor
electrode
conductive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910752390.0A
Other languages
English (en)
Other versions
CN112310047A (zh
Inventor
林维昱
林传杰
郑世豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN112310047A publication Critical patent/CN112310047A/zh
Application granted granted Critical
Publication of CN112310047B publication Critical patent/CN112310047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种电容集成结构及其电容，该电容利用一晶片而制成，并通过在电容中设置增高结构，以令电容中的电极层可沿增高结构的表面轮廓延伸，以增加电极层的延伸长度，用于缩小电容面积，并可简化电容的制造流程以及降低制造成本。

Description

电容集成结构及其电容
技术领域
本发明涉及一种半导体技术，特别是涉及可通过裁切以大量制作电容的电容集成结构及其电容。
背景技术
现有电容(例如MLCC)的完整制造流程包括诸多工艺步骤，例如，调浆、瓷膜成型、印刷、堆叠、均压、切割、去胶、烧结、倒角、沾银、烧附、电镀、测试、包装等步骤，此产品制造程序虽然复杂却十分成熟，相关产业链的供应商或者是产量，长期呈现一种足量供给的稳定状态。直至近期随着科技进步，物联网、5G通讯、人工智能、电动车各种新领域的应用被开发，以及各类型电子产品的功能日益提升，采用元件的种类与数量愈加庞大；主动元件使用数量的扩增与精密度的提高，使得搭配的被动元件数量也随之倍数成长，积层陶瓷电容(MLCC)则为其中之最。因此，市场逐渐开始呈现供不应求的状况，而近期被动元件供应商的增产计划并无法完全满足市场需求，缺货的情况将会影响整体产业的发展。另一方面，如何在有限的空间之内将所有元件布局陈列是一大课题，为因应高密度的元件布局陈列，朝缩小元件面积甚至体积为势在必行，传统的电容制造工艺，无论是在面积的微缩或者产品的精密度都已经面临挑战。
有鉴于此，本发明使用一种有别于传统积层陶瓷电容(MLCC)的材料、构造与制造流程，为市场供给提供另一种电容的选择。本发明也可降低电容面积缩小的困难度进而提高产品精密度，另一方面则可避免传统积层陶瓷电容(MLCC)制造流程中高温锻烧的程序，进而达到节能减碳并降低其制造成本。
发明内容
鉴于上述现有技术的缺点，本发明提供一种电容集成结构及其电容，除了提供市场对于电容的另外选择，还能同时降低电容面积缩小的困难度，并且简化电容的制造流程与降低制造成本。
本发明还提供一种电容集成结构及其电容，可选择现有半导体设备制造电容，而可简化电容的制造流程与降低制造成本。
为达到上述目的及其他相关的目的，本发明的第一实施例提供一种电容，其利用一晶片而制成，并用于焊接到一印刷电路板上，且该电容包括：一第一基底结构；至少一第一绝缘增高结构，该第一绝缘增高结构位于该第一基底结构的上方；至少一第一电极层，该第一电极层位于该第一绝缘增高结构的上方，其中，该第一电极层具有一第一极性，且沿着该第一绝缘增高结构的表面轮廓延伸，以增加该第一电极层延伸的长度；至少一第二电极层，该第二电极层位于该第一电极层的上方，其中，该第二电极层具有一第二极性，且沿着该第一电极层的表面轮廓延伸，以增加该第二电极层延伸的长度；一第一电极焊垫，该第一电极焊垫电连接该第一电极层；以及一第二电极焊垫，该第二电极焊垫电连接该第二电极层，其中，该第一电极焊垫与该第二电极焊垫用于分别焊接到该印刷电路板上；以及该第一基底结构布设于该晶片上。
较佳的，在上述电容中，该至少一第一电极层为多个第一电极层，而该至少一第二电极层为多个第二电极层，各该第一电极层与各该第二电极层交错堆叠。
较佳的，在上述电容中，该至少一第一绝缘增高结构为多个第一绝缘增高结构，该多个第一绝缘增高结构的相邻两者之间定义出一绝缘增高凹陷结构，且该第一电极层还沿着该绝缘增高凹陷结构的表面轮廓延伸，以增加该第一电极层延伸的长度。
较佳的，在上述电容中，还包括一保护层，该保护层具有一第一外露结构与一第二外露结构，该第一外露结构外露该第一电极焊垫的部分，该第二外露结构外露该第二电极焊垫的部分。
较佳的，在上述电容中，还包括至少一介电层，该介电层位于该第一电极层与该第二电极层两者之间，以在该第一电极层与该第二电极层两者之间提供电性隔离。
较佳的，在上述电容中，还包括一第一导电通道，该第一导电通道由该第一电极焊垫延伸至该第一电极层，以电性连通该第一电极焊垫与该第一电极层两者；以及一第二导电通道，该第二导电通道由该第二电极焊垫延伸至该第二电极层，以电性连通该第二电极焊垫与该第二电极层两者。本发明的另一实施例提供一种电容集成结构，其中，该电容集成结构利用一晶片而制成，包括一第一电容，该第一电容包含一第一基底结构，且具有至少一第一绝缘增高结构、至少一第一电极层与至少一第二电极层，其中，该第一绝缘增高结构位于该第一基底结构的上方；该第一电极层位于该第一绝缘增高结构的上方，其中，该第一电极层具有一第一极性，且沿着该第一绝缘增高结构的表面轮廓延伸，以增加该第一电极层延伸的长度；该第二电极层位于该第一电极层的上方，其中，该第二电极层具有一第二极性，且沿着该第一电极层的表面轮廓延伸，以增加该第二电极层延伸的长度；以及一第二电容，该第二电容包含一第二基底结构，且具有至少一第二绝缘增高结构、至少一第三电极层与至少一第四电极层，其中，该第二绝缘增高结构位于该第二基底结构的上方；该第三电极层位于该第二绝缘增高结构的上方，其中，该第三电极层具有一第一极性，且沿着该第二绝缘增高结构的表面轮廓延伸，以增加该第三电极层延伸的长度；该第四电极层位于该第三电极层的上方，其中，该第四电极层具有一第二极性，且沿着该第三电极层的表面轮廓延伸，以增加该第四电极层延伸的长度；其中，该第一电容与该第二电容的构造实质相同；以及该第一基底结构与该第二基底结构分别布设于该晶片上。
本发明的又一实施例提供一种电容，其是利用一晶片而制成，并用于焊接到一印刷电路板上，该电容包括：一第一基底结构；至少一第一导电增高结构，该第一导电增高结构位于一第一基底结构的上方，该第一导电增高结构具有一第二极性；至少一第一电极层，该第一电极层位于该第一导电增高结构的上方，其中，该第一电极层具有一第一极性，且沿着该第一导电增高结构的表面轮廓延伸，以增加该第一电极层延伸的长度；一第一电极焊垫，该第一电极焊垫电连接该第一电极层而具有该第一极性；以及一第二电极焊垫，该第二电极焊垫电连接该第一导电增高结构而具有该第二极性，其中，该第一电极焊垫与该第二电极焊垫用于分别焊接到该印刷电路板上。
较佳的，在上述电容中，还包括至少一第二电极层，该第二电极层位于该第一电极层的上方，且该第二电极层电连接该第一导电增高结构以具有该第二极性，并沿着该第一电极层的表面轮廓延伸，以增加该第二电极层延伸的长度。
较佳的，在上述电容中，该至少一第一电极层为多个第一电极层，而该至少一第二电极层为多个第二电极层，各该第一电极层与各该第二电极层交错堆叠。
较佳的，在上述电容中，该至少一第一导电增高结构为多个第一导电增高结构，该多个第一导电增高结构的相邻两者之间定义出一导电增高凹陷结构，且该第一电极层还沿着该导电增高凹陷结构的表面轮廓延伸，以增加该第一电极层延伸的长度。
较佳的，在上述电容中，还包括一保护层，该保护层具有一第一外露结构与一第二外露结构，该第一外露结构外露该第一电极焊垫的部分，该第二外露结构外露该第二电极焊垫的部分
较佳的，在上述电容中，还包括至少一介电层，该介电层位于该第一导电增高结构与该第一电极层两者之间，以在该第一导电增高结构与该第一电极层两者之间提供电性隔离。
较佳的，在上述电容中，还包括一第一导电通道，该第一导电通道由该第一电极焊垫延伸至该第一电极层，以电性连通该第一电极焊垫与该第一电极层两者；以及一第二导电通道，该第二导电通道由该第二电极焊垫延伸至该第一导电增高结构，以电性连通该第二电极焊垫与该第一导电增高结构两者。
较佳的，在上述电容中，该第一基底结构为硅基板、玻璃基板或石英基板。
较佳的，在上述电容中，该电容还包括一蚀刻终止层，该蚀刻终止层位于该第一基底结构的上方。
本发明的另一实施例提供一种电容集成结构，其中，该电容集成结构是利用一晶片而制成，包括一第一电容，该第一电容包含一第一基底结构，且具有至少一第一导电增高结构与至少一第一电极层，其中，该第一导电增高结构位于该第一基底结构的上方，该第一导电增高结构具有一第二极性；该第一电极层位于该第一导电增高结构的上方，其中，该第一电极层具有一第一极性，且沿着该第一导电增高结构的表面轮廓延伸，以增加该第一电极层延伸的长度；以及一第二电容，该第二电容包含一第二基底结构，且具有至少一第二导电增高结构与至少一第三电极层，其中，该第二导电增高结构位于该第二基底结构的上方，该第二导电增高结构具有一第二极性；该第三电极层位于该第二导电增高结构的上方，其中，该第三电极层具有一第一极性，且沿着该第二导电增高结构的表面轮廓延伸，以增加该第三电极层延伸的长度；其中，该第一电容与该第二电容的构造实质相同。
本发明还提供一种电容的制造方法，通过裁切上述电容集成结构，使该第一电容与该第二电容分离。
由上可知，本发明是利用晶片以制成包含有多个电容的电容集成结构，如此可以批量方式制作电容，并通过裁切方式形成独立的电容，相较于传统积层陶瓷电容的制造工艺，本发明可以简化电容的制造工艺，且可避免传统积层陶瓷电容制造流程中高温煅烧的程序，且可利用现有半导体设备制造本发明的电容集成结构，以达到降低制造成本的目的。
再者，本发明通过增高结构的设计，可以增加电极层的延伸长度，从而缩小电容面积。此外，本发明是利用金属材质制成上述的增高结构，并通过将该金属材质的增高结构作为电极，可以减少现有电容中的电极层，以进一步简化电容构造并降低制造成本。
附图说明
图1为本发明的用于制作电容的晶片实施例示意图；
图2至图4为本发明的第一实施例的电容的结构示意图；
图5至图8为本发明的第二实施例的电容的结构示意图；
图9A至图9C为本发明的不同实施例的电容集成结构的示意图；以及
图10A及图10B为本发明的不同实施例的电容的示意图。
符号说明
1 电容集成结构
11 电容
11A 第一电容
11B 第二电容
111 第一基底结构
111’ 第二基底结构
1111 隔离层
1112 蚀刻终止层
1113 导电层
1114 注入层
1120 绝缘层
1121 第一绝缘增高结构
1121’ 第二绝缘增高结构
1122 第一绝缘增高凹陷结构
1130 介电层
1131 第一电极层
1132 第二电极层
1133 第三电极层
1134 第四电极层
1140 金属层
1141 第一电极焊垫
1142 第二电极焊垫
115 保护层
1151 第一外露结构
1152 第二外露结构
1161 第一导电通道
1162 第二导电通道
1170 金属材料层
1170’ 复晶材料层
1171 第一导电增高结构
1171’ 第二导电增高结构
1172 导电增高凹陷结构
12 晶片
具体实施方式
以下内容将搭配附图，通过特定的具体实施例说明本发明的技术内容，熟悉此技术的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明也可通过其他不同的具体实施例加以施行或应用。本说明书中的各项细节也可基于不同观点与应用，在不背离本发明的精神下，进行各种修饰与变更。尤其是，在附图中各个元件的比例关系及相对位置仅具示范性用途，并非代表本发明实施的实际状况。
本发明提供一种电容，其利用一晶片12而制成(如图1所示)。请配合参阅图2至图4，其显示本发明的第一实施例的电容11，如图所示，本实施例的电容11主要包括第一基底结构111，至少一绝缘增高结构1121、至少一第一电极层1131、至少一第二电极层1132、一第一电极焊垫1141、与一第二电极焊垫1142。
第一基底结构111布设于如图1所示的晶片12上。在本实施例中，第一基底结构111的上方还形成有一隔离层1111，其例如为通过化学气相沉积(CVD)工艺或氧化工艺沉积于第一基底结构111上的底层绝缘层。第一基底结构111例如为生产集成电路所用的板材结构。在一实施例中，第一基底结构111例如为硅基板，然而并不以此为限，也可采用其他例如玻璃基板、石英基板等材质。
第一绝缘增高结构1121位于第一基底结构111的上方。在本实施例中，第一绝缘增高结构1121通过凹陷一绝缘层1120而获得。具体而言，可通过于上述第一基底结构111的隔离层1111的上方形成绝缘层1120，再针对绝缘层1120执行凹陷工艺，以形成至少一第一绝缘增高结构1121，如图2所示，在本实施例中，通过在绝缘层1120中形成两个凹陷以形成三个第一绝缘增高结构1121，且于相邻的两个第一绝缘增高结构1121之间自然定义出一绝缘增高凹陷结构1122，从而形成第一绝缘增高结构1121与绝缘增高凹陷结构1122交错设置于第一基底结构111上的形态。较佳者，在隔离层1111和绝缘层1120之间还形成有一蚀刻终止层1112。
第一电极层1131具有第一极性，其形成于第一绝缘增高结构1121的上方，并沿着第一绝缘增高结构1121的表面轮廓延伸，较佳者，第一电极层1131还沿着定义于第一绝缘增高结构1121之间的绝缘增高凹陷结构1122的表面轮廓延伸，用于令第一电极层1131整体形成蛇形走线(即弯曲延伸)，从而增加第一电极层1131的延伸长度。第二电极层1132具有第二极性，其位于第一电极层1131的上方，并沿着第一电极层1131的表面轮廓延伸，以使第二电极层1132也形成蛇形走线(即弯曲延伸)，从而使得第二电极层1132延伸长度也得到增加。
如图3所示，在另一实施例中，电容11中可形成多个第一电极层1131和多个第二电极层1132，且各第一电极层1131与各第二电极层1132相互交错堆叠，在各第一电极层1131和第二电极层1132之间还可形成介电层1130，以于第一电极层1131与第二电极层1132两者之间提供电性隔离。
第一电极焊垫1141电连接第一电极层1131，第二电极焊垫1142电连接第二电极层1132，以使第一电极焊垫1141与第二电极焊垫1142分别具有第一极性和第二极性。在本实施例中，可通过在位于最顶层的第一电极层1131或第二电极层1132的上方形成金属层1140，然后蚀刻金属层1140以形成凹槽，再形成一保护层115以覆盖于金属层1140上并填充该凹陷，以于金属层1140中形成电性隔离的第一电极焊垫1141和第二电极焊垫1142，而后再蚀刻保护层115以形成第一外露结构1151和第二外露结构1152，以通过第一外露结构1151外露第一电极焊垫1141的部分，并通过第二外露结构1152外露第二电极焊垫1142的部分。再者，电容11可通过第一电极焊垫1141与第二电极焊垫1142而焊接至一印刷电路板(PCB)。
在另一实施例中，电容11还包括有第一导电通道1161和第二导电通道1162(如图4所示)，其中，第一导电通道1161由第一电极焊垫1141延伸至第一电极层1131，以使第一电极焊垫1141与第一电极层1131两者电性导通，第二导电通道1162由第二电极焊垫1142延伸至第二电极层1132，以使第二电极焊垫1142与第二电极层1132两者电性连通。
请继续参阅图5至图8，其为显示本发明的第二实施例的电容11，本实施例的电容11也利用晶片12(如图1所示)而制成，并具有一第一基底结构111、至少一第一导电增高结构1171、至少一第一电极层1131、一第一电极焊垫1141、以及一第二电极焊垫1142。
第一基底结构111布设于晶片12上，在本实施例中，第一基底结构111的上方还形成有一隔离层1111，其例如为通过化学气相沉积(CVD)工艺或氧化工艺沉积于第一基底结构111上的底层绝缘层。第一基底结构111例如为生产集成电路所用的板材结构。在一实施例中，第一基底结构111例如为硅基板，然而并不以此为限，也可采用其他例如玻璃基板、石英基板等材质。
第一导电增高结构1171位于第一基底结构111的上方，且第一导电增高结构1171具有第二极性。在本实施例中，导电增高结构1171可通过凹陷一金属材料层1170而获得。具体而言，可通过于上述第一基底结构111的隔离层1111的上方形成金属材料层1170，再针对金属材料层1170执行凹陷工艺，以形成至少一导电增高结构1171，如图5所示，在本实施例中，通过在金属材料层1170中形成三个凹陷以形成四个导电增高结构1171，且于相邻的两个导电增高结构1171之间自然定义出一导电增高凹陷结构1172，从而形成第一导电增高结构1171与导电增高凹陷结构1172交错设置于第一基底结构111上的形态。较佳者，在隔离层1111和金属材料层1170之间还形成有一导电层1113以作为蚀刻终止层。
请参阅图6，在另一实施例中，也可将金属材料层1170替换为复晶材料层1170’。在本实施例中，复晶材料层1170’与第一基底结构111之间还可形成注入层1114。
第一电极层1131位于第一导电增高结构1171的上方，并具有第一极性，且第一电极层1131还沿着第一导电增高结构1171的表面轮廓延伸，较佳者，第一电极层1131还沿着定义于第一导电增高结构1171之间的导电增高凹陷结构1172的表面轮廓延伸，用于令第一电极层1131整体形成蛇形走线(即弯曲延伸)，从而增加第一电极层1131的延伸长度。
如图7及图8所示，在另一实施例中，电容11中还可包括至少一第二电极层1132，其中，第二电极层1132位于第一电极层1131的上方，且第二电极层1132电连接第一导电增高结构1171以具有与第一导电增高结构1171相同的第二极性，且第二电极层1132还沿着第一电极层1131的表面轮廓延伸而同样形成蛇形走线(即弯曲延伸)，以使第二电极层1132的延伸长度也得到有效增加。
在其他实施例中，电容11中可形成多个第一电极层1131和多个第二电极层1132，且各第一电极层1131与各第二电极层1132相互交错堆叠，在各第一电极层1131和第二电极层1132之间还可形成介电层1130，以于第一电极层1131与第二电极层1132两者之间提供电性隔离。
第一电极焊垫1141电连接第一电极层1131而具有第一极性，第二电极焊垫1142则电连接第一导电增高结构1171而具有第二极性。在本实施例中，可通过在位于最顶层的第一电极层1131或第二电极层1132上方形成金属层1140，然后蚀刻金属层1140以形成凹槽，再形成一保护层115以覆盖于金属层1140上并填充该凹陷，以于金属层1140中形成电性隔离的第一电极焊垫1141和第二电极焊垫1142，而后，再蚀刻保护层1151以形成第一外露结构1151和第二外露结构1152，以通过第一外露结构1151外露第一电极焊垫1141的部分，并通过第二外露结构1152外露第二电极焊垫1142的部分。再者，电容11可通过第一电极焊垫1141与第二电极焊垫1142而焊接至一印刷电路板(PCB)。
在另一实施例中，电容11还包括有第一导电通道1161和第二导电通道1162(如图7或图8所示)，其中，第一导电通道1161由第一电极焊垫1141延伸至第一电极层1131，以电性连通第一电极焊垫1141与第一电极层1131，第二导电通道1162由第二电极焊垫1142延伸至第一导电增高结构1171，以电性连通第二电极焊垫1142与第一导电增高结构1171。
再者，根据上述第一实施例和第二实施例所述的电容11，本发明还对应提供两种实施例的电容集成结构1(请配合参阅图9A至图9C)
根据上述第一实施例所述的电容11的构造，本发明所提供的电容集成结构1主要利用一晶片12而制成，包括一第一电容11A和第二电容11B。其中，可通过裁切工艺裁切电容集成结构1而形成构造实质相同的该第一电容11A与该第二电容11B。
具体而言，第一电容11A包含第一基底结构111，并具有至少一第一绝缘增高结构1121、至少一第一电极层1131、与至少一第二电极层1132，其中，第一绝缘增高结构1121位于第一基底结构111的上方，第一电极层1131位于第一绝缘增高结构1121的上方，并具有第一极性，且第一电极层1131还沿着第一绝缘增高结构1121的表面轮廓延伸，以形成蛇形走线(即弯曲延伸)，以增加第一电极层1131延伸的长度；第二电极层1132位于第一电极层1131的上方并具有第二极性，且第二电极层1132沿着第一电极层1131的表面轮廓延伸而同样形成蛇形走线(即弯曲延伸)，以使第二电极层1132延伸长度也得到有效增加。
第二电容11B包含第二基底结构111’，且具有至少一第二绝缘增高结构1121’、至少一第三电极层1133、与至少一第四电极层1134，其中，第二绝缘增高结构1121’位于第二基底结构111’的上方，第三电极层1133则位于第二绝缘增高结构1121’的上方并具有第一极性，且第三电极层1133沿着第二绝缘增高结构1121’的表面轮廓延伸而形成蛇形走线(即弯曲延伸)，以增加第三电极层1133的延伸长度，第四电极层1134位于第三电极层1133的上方并具有第二极性，且第四电极层1134沿着第三电极层1133的表面轮廓延伸而同样形成蛇形走线(即弯曲延伸)，以增加第四电极层1134延伸的长度。
此外，针对第一电容11A和第二电容11B的细部构造及其制造工艺系与图2至图4所示的电容11基本相同，故不再予以赘述。
根据上述第二实施例所述的电容11的构造，本发明所提供的电容集成结构1主要利用一晶片12而制成，包括一第一电容11A和第二电容11B。其中，可通过裁切工艺裁切电容集成结构1而形成构造实质相同的该第一电容11A与第二电容11B。
具体而言，第一电容11A包含第一基底结构111，并具有至少一第一导电增高结构1171、与至少一第一电极层1131，其中，第一导电增高结构1171位于第一基底结构111的上方并具有第二极性，第一电极层1131位于第一导电增高结构1171的上方并具有第一极性，且第一电极层1131还沿着第一导电增高结构1171的表面轮廓延伸，以形成蛇形走线(即弯曲延伸)，以增加第一电极层1131延伸的长度。
第二电容11B包含第二基底结构111’，且具有至少一第二导电增高结构1171’、与至少一第三电极层1133，其中，第二导电增高结构1171’位于第二基底结构111’的上方并具有第二极性，第三电极层1133位于第二导电增高结构1171’的上方并具有第一极性，且第三电极层1133沿着第二导电增高结构1171’的表面轮廓延伸而形成蛇形走线(即弯曲延伸)，以增加第三电极层1133的延伸长度。
需说明的是，第一电容11A和第二电容11B的细部构造及其制造工艺与图5至图8所示的电容11基本相同，故不再予以赘述。
在本发明中，如图1所示，第一基底结构111与第二基底结构111’分别布设于晶片12上，使第一电容11A和第二电容11B可如图9A至图9B所示呈阵列形式分布于晶片12上以构成电容集成结构1。因此，可通过裁切电容集成结构1而形成独立的第一电容11A和第二电容11B，即使第一电容11A和第二电容11B分离，如此可简化电容的制造流程，且可运用现存用于基板的半导体设备生产使电容可被大量生产。再者，在本实施例中，第一电容11A和第二电容11B的电极接点E可依照实际需求而设计为矩形立方体或半圆球形体(如图10A及图10B所示)。
综上所述，本发明的电容集成结构及其电容，通过将多个电容形成在一晶片上，以构成包含多个电容的电容集成结构，如此，可通过裁切电容集成结构而批次形成大量的电容，故可简化现有电容的制造工艺，并能避免传统积层陶瓷电容制造流程中高温锻烧的程序，且可利用现有的半导体制造设备执行电容集成结构的制造工艺，从而达到降低制造成本的目的。再者，本发明的电容通过增高结构的设计，以使电极层沿增高结构的外表轮廓延伸而形成蛇形走线，可以使得电极层的延伸长度得到有效增加，进而缩小电容面积，以符合轻薄化电子产品的发展趋势。此外，本发明还利用金属材质构成增高结构，以通过将金属材质的增高结构作为导电电极，而能减少电容中原有电极层的设置数量，以进一步简化电容构造并降低制造成本。

Claims (18)

1.一种电容，其特征在于，该电容利用一晶片而制成，并用于焊接到印刷电路板上，其中，该电容包括：
第一基底结构；
至少一第一绝缘增高结构，该第一绝缘增高结构位于该第一基底结构的上方；
至少一第一电极层，该第一电极层位于该第一绝缘增高结构的上方，其中，该第一电极层具有第一极性，且沿着该第一绝缘增高结构的表面轮廓延伸，以增加该第一电极层延伸的长度；
至少一第二电极层，该第二电极层位于该第一电极层的上方，其中，该第二电极层具有第二极性，且沿着该第一电极层的表面轮廓延伸，以增加该第二电极层延伸的长度；
第一电极焊垫，该第一电极焊垫电连接该第一电极层；以及
第二电极焊垫，该第二电极焊垫电连接该第二电极层，其中，
该第一电极焊垫与该第二电极焊垫用于分别焊接到该印刷电路板上；以及
该第一基底结构布设于该晶片上。
2.如权利要求1所述的电容，其中，
该至少一第一电极层为多个第一电极层，而该至少一第二电极层为多个第二电极层，各该第一电极层与各该第二电极层交错堆叠。
3.如权利要求1所述的电容，其中，该至少一第一绝缘增高结构为多个第一绝缘增高结构，该多个第一绝缘增高结构的相邻两者之间定义出一绝缘增高凹陷结构，且该第一电极层还沿着该绝缘增高凹陷结构的表面轮廓延伸，以增加该第一电极层延伸的长度。
4.如权利要求1所述的电容，还包括：
保护层，该保护层具有第一外露结构与第二外露结构，该第一外露结构外露该第一电极焊垫的部分，该第二外露结构外露该第二电极焊垫的部分。
5.如权利要求1所述的电容，还包括：
至少一介电层，该介电层位于该第一电极层与该第二电极层两者之间，以在该第一电极层与该第二电极层两者之间提供电性隔离。
6.如权利要求5所述的电容，还包括：
第一导电通道，该第一导电通道由该第一电极焊垫延伸至该第一电极层，以电性连通该第一电极焊垫与该第一电极层两者；以及
第二导电通道，该第二导电通道由该第二电极焊垫延伸至该第二电极层，以电性连通该第二电极焊垫与该第二电极层两者。
7.一种电容集成结构，其特征在于，该电容集成结构利用晶片而制成，包括：
第一电容，该第一电容包含第一基底结构，且具有至少一第一绝缘增高结构、至少一第一电极层与至少一第二电极层，其中，该第一绝缘增高结构位于该第一基底结构的上方；该第一电极层位于该第一绝缘增高结构的上方，且该第一电极层具有第一极性，还沿着该第一绝缘增高结构的表面轮廓延伸，以增加该第一电极层延伸的长度；该第二电极层位于该第一电极层的上方，且该第二电极层具有第二极性，还沿着该第一电极层的表面轮廓延伸，以增加该第二电极层延伸的长度；以及
第二电容，该第二电容包含第二基底结构，且具有至少一第二绝缘增高结构、至少一第三电极层与至少一第四电极层，其中，该第二绝缘增高结构位于该第二基底结构的上方；该第三电极层位于该第二绝缘增高结构的上方，且该第三电极层具有第一极性，还沿着该第二绝缘增高结构的表面轮廓延伸，以增加该第三电极层延伸的长度；该第四电极层位于该第三电极层的上方，且该第四电极层具有第二极性，还沿着该第三电极层的表面轮廓延伸，以增加该第四电极层延伸的长度；其中，
该第一电容与该第二电容的构造实质相同；以及
该第一基底结构与该第二基底结构分别布设于该晶片上。
8.一种电容，其特征在于，该电容利用晶片而制成，并用于焊接到印刷电路板上，其中，该电容包括：
第一基底结构；
至少一第一导电增高结构，该第一导电增高结构位于第一基底结构的上方，该第一导电增高结构具有第二极性；
至少一第一电极层，该第一电极层位于该第一导电增高结构的上方，其中，该第一电极层具有第一极性，且沿着该第一导电增高结构的表面轮廓延伸，以增加该第一电极层延伸的长度；
第一电极焊垫，该第一电极焊垫电连接该第一电极层而具有该第一极性；以及
第二电极焊垫，该第二电极焊垫电连接该第一导电增高结构而具有该第二极性，其中，
该第一电极焊垫与该第二电极焊垫用于分别焊接到该印刷电路板上；以及
该第一基底结构布设于该晶片上。
9.如权利要求8所述的电容，还包括至少一第二电极层，该第二电极层位于该第一电极层的上方，且该第二电极层电连接该第一导电增高结构以具有该第二极性，并沿着该第一电极层的表面轮廓延伸，以增加该第二电极层延伸的长度。
10.如权利要求9所述的电容，其中，
该至少一第一电极层为多个第一电极层，而该至少一第二电极层为多个第二电极层，各该第一电极层与各该第二电极层交错堆叠。
11.如权利要求8所述的电容，其中，该至少一第一导电增高结构为多个第一导电增高结构，该多个第一导电增高结构的相邻两者之间定义出一导电增高凹陷结构，且该第一电极层还沿着该导电增高凹陷结构的表面轮廓延伸，以增加该第一电极层延伸的长度。
12.如权利要求8所述的电容，还包括：
保护层，该保护层具有第一外露结构与第二外露结构，该第一外露结构外露该第一电极焊垫的部分，该第二外露结构外露该第二电极焊垫的部分。
13.如权利要求8所述的电容，还包括：
至少一介电层，该介电层位于该第一导电增高结构与该第一电极层两者之间，以在该第一导电增高结构与该第一电极层两者之间提供电性隔离。
14.如权利要求13所述的电容，还包括：
第一导电通道，该第一导电通道由该第一电极焊垫延伸至该第一电极层，以电性连通该第一电极焊垫与该第一电极层两者；以及
第二导电通道，该第二导电通道由该第二电极焊垫延伸至该第一导电增高结构，以电性连通该第二电极焊垫与该第一导电增高结构两者。
15.如权利要求1或8所述的电容，其中，该第一基底结构为硅基板、玻璃基板或石英基板。
16.如权利要求1或8所述的电容，其中，该电容还包括蚀刻终止层，该蚀刻终止层位于该第一基底结构的上方。
17.一种电容集成结构，其特征在于，该电容集成结构利用晶片而制成，包括：
第一电容，该第一电容包含第一基底结构，且具有至少一第一导电增高结构与至少一第一电极层，其中，该第一导电增高结构位于该第一基底结构的上方，且该第一导电增高结构具有第二极性；该第一电极层位于该第一导电增高结构的上方，且该第一电极层具有第一极性，还沿着该第一导电增高结构的表面轮廓延伸，以增加该第一电极层延伸的长度；以及
第二电容，该第二电容包含第二基底结构，且具有至少一第二导电增高结构与至少一第三电极层，其中，该第二导电增高结构位于该第二基底结构的上方，该第二导电增高结构具有第二极性；该第三电极层位于该第二导电增高结构的上方，其中，该第三电极层具有第一极性，且沿着该第二导电增高结构的表面轮廓延伸，以增加该第三电极层延伸的长度；其中，
该第一电容与该第二电容的构造实质相同；以及
该第一基底结构与该第二基底结构分别布设于该晶片上。
18.一种电容的制造方法，通过裁切如权利要求7或17所述的电容集成结构，使该第一电容与该第二电容分离。
CN201910752390.0A 2019-08-01 2019-08-15 电容集成结构及其电容 Active CN112310047B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108127413A TWI679662B (zh) 2019-08-01 2019-08-01 電容集成結構及其電容與其製造方法
TW108127413 2019-08-01

Publications (2)

Publication Number Publication Date
CN112310047A CN112310047A (zh) 2021-02-02
CN112310047B true CN112310047B (zh) 2024-04-23

Family

ID=69582383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910752390.0A Active CN112310047B (zh) 2019-08-01 2019-08-15 电容集成结构及其电容

Country Status (3)

Country Link
US (2) US20210036098A1 (zh)
CN (1) CN112310047B (zh)
TW (1) TWI679662B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749983B (zh) * 2021-01-04 2021-12-11 力晶積成電子製造股份有限公司 金屬-絕緣體-金屬電容結構及其製作方法
TWI782464B (zh) 2021-03-26 2022-11-01 力晶積成電子製造股份有限公司 半導體元件及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9016673D0 (en) * 1990-05-31 1990-09-12 Samsung Electronics Co Ltd Semiconductor memory device with stacked capacitor
JP2005108929A (ja) * 2003-09-29 2005-04-21 Casio Comput Co Ltd 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090309187A1 (en) * 2005-08-24 2009-12-17 Jae-Hyoung Choi Semiconductor Device and Method of Fabricating the Same
KR100804492B1 (ko) * 2005-10-12 2008-02-20 재단법인서울대학교산학협력재단 루테늄 전극과 이산화티탄 유전막을 이용하는 반도체소자의 커패시터 및 그 제조 방법
US9048341B2 (en) * 2011-03-16 2015-06-02 Macronix International Co., Ltd. Integrated circuit capacitor and method
US9105759B2 (en) * 2013-11-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitive device and method of making the same
US10468187B2 (en) * 2016-08-05 2019-11-05 Samsung Electro-Mechanics Co., Ltd. Thin-film ceramic capacitor having capacitance forming portions separated by separation slit
KR101912282B1 (ko) * 2016-08-05 2018-10-29 삼성전기 주식회사 박막 커패시터
CN112136211A (zh) * 2019-04-24 2020-12-25 深圳市汇顶科技股份有限公司 电容器及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9016673D0 (en) * 1990-05-31 1990-09-12 Samsung Electronics Co Ltd Semiconductor memory device with stacked capacitor
JP2005108929A (ja) * 2003-09-29 2005-04-21 Casio Comput Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TWI679662B (zh) 2019-12-11
TW202107499A (zh) 2021-02-16
US20210036098A1 (en) 2021-02-04
CN112310047A (zh) 2021-02-02
US20220399436A1 (en) 2022-12-15
US11756989B2 (en) 2023-09-12

Similar Documents

Publication Publication Date Title
US7282419B2 (en) Thin-film capacitor device, mounting module for the same, and method for fabricating the same
US20220068568A1 (en) Capacitor unit
CN112310047B (zh) 电容集成结构及其电容
US20040031982A1 (en) Interdigitated integrated circuit capacitor
KR100438160B1 (ko) 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법
CN108807669A (zh) 电容器和具有该电容器的板
US20130271251A1 (en) Substrate-Less Electronic Component
CN105244367A (zh) 衬底结构及其制造方法
KR100519815B1 (ko) 칩 인덕터
US20210074634A1 (en) Module structure and method for manufacturing the module structure
US6830984B2 (en) Thick traces from multiple damascene layers
CN100479162C (zh) 半导体元件及其制造方法
CN108550531B (zh) 封装基板的制造方法
KR20010075974A (ko) 반도체 집적회로 공정에 의한 인덕터 및 제조 방법
KR101128726B1 (ko) 가변형 ｍｉｍ 커패시터 제조방법
TWI775280B (zh) 電容集成結構、電容單元及其製造方法
CN109727771B (zh) 电容器组件及制造该电容器组件的方法
US6627936B2 (en) Semiconductor device and method of producing the same
CN111180205B (zh) 芯片电容器及芯片电容器的制造方法
CN108682630B (zh) 封装基板的制造方法
CN118280965A (zh) 电容器件及其形成方法
CN117476596A (zh) 电容器件及其形成方法
CN115249685A (zh) 半导体结构及其形成方法
CN117923416A (zh) Mems元件及其制作方法
TWI237902B (en) Method of forming a metal-insulator-metal capacitor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant