CN108807669A - 电容器和具有该电容器的板 - Google Patents

电容器和具有该电容器的板 Download PDF

Info

Publication number
CN108807669A
CN108807669A CN201711120482.4A CN201711120482A CN108807669A CN 108807669 A CN108807669 A CN 108807669A CN 201711120482 A CN201711120482 A CN 201711120482A CN 108807669 A CN108807669 A CN 108807669A
Authority
CN
China
Prior art keywords
electrode
capacitor
column
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711120482.4A
Other languages
English (en)
Other versions
CN108807669B (zh
Inventor
柳廷勋
俞东植
韩昇勋
朴鲁逸
林承模
申铉浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN108807669A publication Critical patent/CN108807669A/zh
Application granted granted Critical
Publication of CN108807669B publication Critical patent/CN108807669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Abstract

本发明提供一种电容器和具有该电容器的板，所述电容器包括：支撑构件，被包括在主体中；多个柱状体，设置在所述支撑构件的上部中且分别具有比上部宽的下部；以及电容器层，设置在各柱状体的侧表面和上表面上，且包括介电层、第一电极和第二电极，所述第一电极和所述第二电极与介于所述第一电极和所述第二电极之间的所述介电层交替地设置。相邻的柱状体的下端部彼此接触。

Description

电容器和具有该电容器的板
本申请要求于2017年4月26日在韩国知识产权局提交的第10-2017-0053675号韩国专利申请的优先权的权益，该韩国专利申请的全部公开内容通过引用包含于此。
技术领域
本公开涉及一种电容器和具有该电容器的板。
背景技术
近来，诸如智能电话、可穿戴装置等的便携IT产品的厚度已减小。因此，无源元件被日益愈发需求减小厚度，以减小整体封装件的厚度。
为此，对于厚度比多层陶瓷电容器的厚度小的薄膜电容器的需求已有所增加。
薄膜电容器使用薄膜技术有利地实现了薄电容器。
此外，与现有技术的多层陶瓷电容器不同，这种薄膜电容器具有低等效串联电感(ESL)，因此，已研讨了薄膜电容器作为用于应用处理器(AP)的解耦电容器的应用。
为了将薄膜电容器用作用于应用处理器的解耦电容器，薄膜电容器被制造为焊盘侧电容器(land-side capacitor)(LSC)。
然而，现有的嵌入式电容器在有缺陷时不可能再返工，增加了整体损失的成本，因此需要将薄膜电容器实现为可再返工的焊盘侧电容器。
由于焊盘侧电容器式薄膜电容器被放置在焊料球之间，因此需要被设计得尽可能小，以使将要去除焊料球的面积最小化。
另外，为了增大薄膜电容器的容量，已对能够增大实现薄膜电容器的容量的表面面积的柱式结构的应用进行了研究。
然而，柱式结构具有如下问题：为了增大容量而形成的薄且高的柱状体在加工和材料方面受限制。
因此，需要能够在考虑制造加工中的难度和材料自身的限制的同时增大整体表面面积的新颖结构。
发明内容
本公开的方面可提供一种电容器和具有该电容器的板，所述电容器具有能够显著增大电容器的容量的结构。
根据本公开的一方面，一种电容器可包括：支撑构件，被包括在主体中；多个柱状体，设置在所述支撑构件的上部中且分别具有比上部宽的下部；以及电容器层，设置在各柱状体的侧表面和上表面上，且包括介电层、第一电极和第二电极，所述第一电极和所述第二电极与介于所述第一电极和所述第二电极之间的所述介电层交替地设置。相邻的柱状体的下端部彼此接触。
根据本公开的另一方面，一种具有上述电容器的安装板可包括：板；半导体芯片，设置在所述板的一个表面上；以及电容器，设置在所述板的与所述一个表面背对的另一表面上。所述电容器包括：支撑构件，被包括在主体中；多个柱状体，设置在所述支撑构件的上部中且分别具有比上部宽的下部；以及电容器层，设置在各柱状体的侧表面和上表面上，且包括介电层、第一电极和第二电极，所述第一电极和所述第二电极与介于所述第一电极和所述第二电极之间的所述介电层交替地设置。相邻的柱状体的下端部彼此接触。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其它方面、特征及优点将被更清楚地理解，在附图中：
图1是根据本公开的示例性实施例的电容器的示意性透视图；
图2是图1的“A”部分的示意性局部透视图；
图3是沿着图2的I-I'线截取的示意性截面图；
图4是图1的“A”部分的示意性局部透视图，示出不具有覆盖层的构造；
图5至图8是柱状体的示意性俯视平面图；
图9是示出当各柱状体的上表面具有四边形形状时柱状体和连接电极的布局的示意性平面图；
图10是示出当各柱状体的上表面具有十字形状时柱状体和连接电极的布局的示意性平面图；
图11是根据本公开的示例性实施例的不具有覆盖层的电容器的示意性平面图；以及
图12是根据本公开的另一示例性实施例的具有电容器的安装板的示意性截面图。
具体实施方式
此刻将参照附图详细地描述本公开的示例性实施例。
在附图中，X方向、Y方向和Z方向可表示宽度方向、长度方向和厚度方向。
电容器
图1是根据本公开的示例性实施例的电容器的示意性透视图，图2是图1的“A”部分的示意性局部透视图，图3是沿着图2的I-I'线截取的示意性截面图，图4是图1的“A”部分的示意性局部透视图，示出不具有覆盖层的构造。
将参照图1至图4描述根据本公开的示例性实施例的电容器的结构。
电容器100包括主体101和设置在主体101的外表面上的第一外电极191和第二外电极192。
主体101通常可具有(但是不限于)六面体形状。此外，主体101可以是例如具有0.6mm×0.3mm的尺寸且具有1.0μF或更大的电容的多层、高电容薄膜电容器的主体，但是不限于此。
主体101包括支撑构件110。支撑构件110可以是从由Si、SiO2、Al2O3、MgO、LaAlO3和SrTiO3组成的组中选出的任意一种或其任意组合。
向一个表面突出的柱状体120设置在支撑构件110的上部中。柱状体120可通过选择性地蚀刻平坦的支撑构件110的上部而形成。
柱状体120可在第一方向(X)和第二方向(Y)上设置为多个。柱状体120可具有带有被切割的上表面的锥形状。被切割的上表面可以是平坦表面。
柱状体120可由与支撑构件110的材料相同的材料形成，但是不限于此。例如，可在支撑构件110的上部上由与支撑构件110的材料不同的材料形成层，且随后对其进行蚀刻以形成柱状体。
根据本公开的示例性实施例的电容器100的柱状体120可形成为使得其下部的宽度比其上部的宽度宽。
与沟道式电容器或槽式电容器相比，柱式电容器由于在蚀刻加工过程中产生的气体的平顺运动而在蚀刻加工中是有利的。
特别地，由于加工中的优点，与沟道式电容器或槽式电容器相比，柱式电容器具有其上可形成电容器层的表面面积增大的优点。
为了增大其上可形成电容器层的表面面积，需要形成薄、长的柱状体且在各单位面积中密集地设置柱状体。
然而，当增大柱状体的高宽比且在各单位面积中密集地设置柱状体时，由于柱状体的结构延展性的增加，导致柱状体会在加工过程中被彼此卡住。
特别地，当柱状体被彼此卡住时，由于由范德华力、静电力等引起的粘附，而导致柱状体彼此不容易分开。
如果在没有解决柱状体彼此卡住的问题的情况下形成介电层和电极层，则介电层、电极层等不能沉积在被卡住的柱状体之间。此外，尽管介电层、电极层等沉积在被卡住的柱状体之间，但是由于表面面积的减小而导致电容器的电容会减小。
另外，当忽略在被卡住的柱状体之间的空隙时，空隙内的空气可能会在形成电容器的加工之中的以高温执行的加工过程中热膨胀，引起电容器中的裂纹。
为了解决上述问题，已存在尝试设计呈三脚架形状(tripod-shaped)的具有平面截面的柱状体。然而，利用三脚架形状的结构，柱状体的尺寸大，且柱状体之间的距离大，以消除柱状体间卡住问题，但是其上形成电容器层的表面面积会减小以减小电容。
然而，在根据本公开的示例性实施例的电容器100中，柱状体120形成为使得其下部的宽度大于其上部的宽度，增大柱状体120的有效刚性，因此可防止柱状体120之间卡住。
详细地，当柱状体120被设计为使得平坦截面(X-Y平面)的宽度从柱状体120和支撑构件110接触的部分(其指柱状体120的固定端)朝向柱状体120的端部(其指柱状体120的自由端)减小(Wt/Wb<1)，增大了有效刚性(keff)，以增大柱状体120的弯曲强度。
按照这种方式，由于随着柱状体120的弯曲强度增大而解决了柱状体120之间卡住的问题，因此柱状体120的下端部(固定端)彼此接触。也就是说，另一柱状体120的下端部从一个柱状体120的下端部结束所在的点处开始。
因此，相邻的柱状体120的下端部接触以形成凹部130，且该凹部130可具有V形状。
包括介电层145以及与介于其之间的介电层145交替设置的第一电极141和第二电极142的电容器层140设置在柱状体120上。例如，电容器层140可设置在柱状体120的上表面上和柱状体120的侧表面上(柱状体之间的凹部130中)。
绝缘层181可设置在柱状体120的表面上，即柱状体120的上表面和侧表面上。绝缘层181可以是二氧化硅(SiO2)，但是不限于此。
设置在柱状体120的表面上的绝缘层181可使在电容器层140的第一电极141和支撑构件110之间可能发生的短路最小化。
电容器层140可包括至少一个介电层145。例如，参照图3，在包括两层介电层145的情况下，第一电极141、介电层145、第二电极142、介电层145和第一电极141可顺序地堆叠在柱状体120上。在下文中，将基于包括两层介电层145的实施例描述根据本公开的示例性实施例的电容器100，但是电容器100不限于此。
第一电极141和第二电极142可使用导电材料形成。可根据用于形成介电层145的材料来确定第一电极141和第二电极142的材料。当介电层145由诸如金属氧化物等的顺电材料形成时，第一电极141和第二电极142的材料可包括金属氮化物。例如，第一电极141和第二电极142可以是TiN，但是不限于此。
第一电极141和第二电极142可使用原子层沉积(ALD)法或原子气相沉积(AVD)法来形成，但是不限于此。
介电层145可由诸如金属氧化物等的顺电材料形成。介电层145可包括诸如Al2O3、ZrO2和HfO2的金属氧化物中的任意一种或其任意组合。介电层145可形成为包括诸如Al2O3、ZrO2或HfO2的金属氧化物作为单一材料。可选地，介电层145可形成为复合层以增强短路特性。当介电层145为复合层时，介电层145可以是ZrO2-Al2O3-ZrO2复合层。
介电层145可使用ALD法或AVD法来形成，但是不限于此。
第一电极141和第二电极142可被设置成以介电层145介于其之间的方式彼此面对，以形成电容器。
也就是说，由于第一电极141和第二电极142与介于其之间的介电层145交替地设置，因此电容器层140具有金属-绝缘体-金属(MIM)结构。
在电容器层140设置在相邻的柱状体120上之后，填料150可充填在相邻的柱状体之间的剩余空间，使得可防止在高温加工过程中由被困在相邻柱状体120的中央上部中的空隙中的空气的热膨胀所引起的裂纹。
填料150可以是诸如钨(W)的导体或多晶硅。当填料150为导体时，填料150可显著地减小在与填料150相邻的电极内的电阻。当填料150为钨(W)时，与多晶硅不同，不需要高温下的热处理。例如，填料150可通过溅射钨(W)来形成。
绝缘层182可设置在电容器层140上。设置在电容器层140上的绝缘层182可由二氧化硅(SiO2)或聚合物材料(例如环氧树脂)形成，但是不限于此。
第一连接电极161、163和第二连接电极162设置在绝缘层182上。第一连接电极161和163指电连接到第一电极141的电极，第二连接电极162指电连接到第二电极142的电极。第一连接电极161、163和第二连接电极162在被连接到外部电源时可连接到不同电极。
在第一连接电极161、163之中，连接到在堆叠方向上从下方起定位为第一的第一电极141的第一连接电极161通过第一通路电极161'而电连接到在堆叠方向上从下方起定位为第一的第一电极141。第一通路电极161'可从第一连接电极161贯通第一绝缘层182，甚至贯通至电容器层140的在堆叠方向上从下方起定位为第一的第一电极141。这里，绝缘层182'可设置在第一通路电极161'和第二电极142之间以及第一通路电极161'和上侧的第一电极141之间。也就是说，第一通路电极161'可设置为将第一连接电极161和一个第一电极141连接。
连接到第二电极142的第二连接电极162通过第二通路电极162'而电连接到第二电极142。第二通路电极162'可从第二连接电极162贯通绝缘层182，甚至还贯通至电容器层140的第二电极142。这里，绝缘层182'可设置在第二通路电极162'和上侧的第一电极141之间。也就是说，第二通路电极162'可设置为将第二连接电极162和一个第二电极142连接。
在第一连接电极161、163之中，连接到在堆叠方向上从下方起定位为第二的第一电极141的第一连接电极163通过第一通路电极163'而电连接到在堆叠方向上从下方起定位为第二的第一电极141。第一通路电极163'可从第一连接电极163贯通绝缘层182，甚至还可贯通至电容器层140的在堆叠方向上从下方起定位为第二的第一电极141。这里，尽管图3中未示出，但是与上面描述的绝缘层182'的设置类似，绝缘层182'可设置在第一通路电极163'和另一第二电极142之间以及第一通路电极163'和另一第一电极141之间。也就是说，第一通路电极163'可设置为将第一连接电极163和一个第一电极141连接。
第一通路电极161'、163'和第二通路电极162'可通过在绝缘层182的与柱状体120的上表面对应的位置中的至少一些位置中形成通孔，且利用导电材料充填该通孔而形成。
第一连接电极161、163和第二连接电极162设置在绝缘层182上。第一连接电极161、163和第二连接电极162可在第一方向(X)上延伸。绝缘层184可设置在第一连接电极161、163和第二连接电极162之间，以防止第一连接电极161、163和第二连接电极162彼此接触。
第一连接电极161、163和第二连接电极162可通过印刷包括导电材料的膏或使用诸如镀覆、溅射等的方法来形成。
覆盖层183可设置在第一连接电极161和163、第二连接电极162以及绝缘层184上。覆盖层183可以是诸如环氧树脂的聚合物树脂，但是不限于此。覆盖层183可用于保护电容器100免受外部冲击、导电异物等影响。
图5至图8是柱状体120的示意性俯视平面图。
柱状体120的上表面可具有四边形形状(图5)、圆形形状(图6)、三角形形状(图7)或十字形状(图8)。当各柱状体120的上表面具有四边形形状时，每单位面积的柱状体120的密度最高，当柱状体120的上表面具有圆形形状时，加工的容易性最高。此外，当柱状体120的上表面具有十字形状时，对于倒塌的耐久性最高。
图9和图10是示出当各柱状体的上表面具有四边形形状和十字形状时柱状体和连接电极的布局的示意性平面图。
参照图9和图10，第一连接电极161、163和第二连接电极162可在第一方向(X)上延伸。通路电极161'、162'和163'形成在柱状体120的至少一些柱状体的上表面上。第一连接电极161、163和第二连接电极162可在第二方向(Y)上交替地设置。绝缘层184在第二方向(Y)上设置在第一连接电极161、163和第二连接电极162之间。
由于第一连接电极161、163连接到具有正(+)极性的外电极，因此第一电极141具有正(+)极性，由于第二连接电极162连接到具有负(-)极性的外电极，因此第二电极142具有负(-)极性。
图11是根据本公开的示例性实施例的不具有覆盖层的电容器的示意性平面图。
参照图11，第一外电极191和第二外电极192设置在主体101的外表面上，例如设置在主体101的在第一方向(X)上彼此背对的截面上。第一外电极191和第二外电极192可通过将主体101的在第一方向(X)上彼此背对的截面浸入到包括导电材料的膏而形成。如需要的，还可在第一外电极191和第二外电极192上设置镀层。与图11的构造不同，第一外电极191和第二外电极192也可设置在电容器100的安装表面上。
第一连接电极161和163可在第一方向X的一个方向上延伸到与第一外电极191对应的位置，从而与第一外电极191接触。此外，第二连接电极162可在第一方向X的另一方向上延伸到与第二外电极192对应的位置，从而与第二外电极192接触。
边缘部102可设置在主体101的在第二方向Y上的两侧。边缘部102可用于防止导电异物等引入到电容器100的内侧。
具有电容器的安装板
图12是根据本公开的另一示例性实施例的具有电容器的安装板的示意性截面图。
参照图12，根据本公开的另一示例性实施例的具有电容器的安装板1000包括板210、设置在板210的一个表面上的半导体芯片220和设置在板210的另一表面上的电容器100。
这里，可使用上述的根据本公开的示例性实施例的电容器100作为电容器100。根据本公开的示例性实施例的电容器100还被称为薄膜电容器。与现有技术的多层陶瓷电容器不同，薄膜电容器有利地具有低ESL，因此已研讨了薄膜电容器作为用于应用处理器(AP)的解耦电容器的应用。特别地，在电容器用作解耦电容器的情况下，电容器需要设置为与AP相邻，因此在根据本公开的另一示例性实施例的电容器的安装板1000中，半导体芯片220可设置在板210的一个表面上，且电容器100可在与半导体芯片220背对的位置中设置在板210的另一表面上。
设置在与半导体芯片220背对的位置中的电容器100已知为焊盘侧电容器(LSC)。由于LSC式电容器100在与半导体芯片220背对的位置中设置在板210的另一表面上，因此为了将板210安装在主板310上，电容器100应当比焊料球230薄，且需要通过将电容器100设计得尽可能小而使去除焊料球的区域最小化。板210的其上安装有电容器100的表面可设置为用于将板210安装到主板310上的安装表面，使得板210的安装表面面对主板310。
在根据本公开的示例性实施例的具有电容器的安装板1000中，由于电容器100包括位于支撑构件的上部中的多个柱状体，多个柱状体的下部比其上部宽且相邻柱状体的下端部被设置为彼此接触，因此增大了每单位面积的柱状体的密度，以显著地增大了实现电容器的容量的整体表面面积，由此电容器100的尺寸和厚度可减小，同时具有增大的容量。
如上所提出的，根据本公开的示例性实施例，由于电容器包括位于支撑构件的上部中的多个柱状体，多个柱状体的下部比其上部宽且相邻柱状体的下端部被设置为彼此接触，因此增大了每单位面积的柱状体的密度，以显著地增大了实现电容器的容量的整体表面面积，由此电容器的尺寸和厚度可减小，同时具有增大的容量。
虽然以上已示出并描述了示例性实施例，但是对于本领域技术人员将明显的是，在不脱离本发明的由所附权利要求限定的范围的情况下，可做出变型和改变。

Claims (14)

1.一种电容器，包括：
支撑构件，包括在主体中；
多个柱状体，设置在所述支撑构件的上部中且分别具有比上部宽的下部；以及
电容器层，设置在各柱状体的侧表面和上表面上，且包括介电层、第一电极和第二电极，所述第一电极和所述第二电极与介于所述第一电极和所述第二电极之间的所述介电层交替地设置，
其中，相邻的柱状体的下端部彼此接触。
2.根据权利要求1所述的电容器，其中，彼此接触的所述相邻的柱状体的所述侧表面的截面具有V形状。
3.根据权利要求1所述的电容器，其中，各柱状体的上表面的形状为四边形形状、圆形形状、三角形形状和十字形状中的至少一者。
4.根据权利要求1所述的电容器，其中，所述电容器层包括多个介电层。
5.根据权利要求1所述的电容器，所述电容器还包括：
绝缘层，设置在所述电容器层上；
第一通路电极，从所述绝缘层贯通到所述第一电极且电连接到所述第一电极；以及
第二通路电极，从所述绝缘层贯通到所述第二电极且电连接到所述第二电极。
6.根据权利要求5所述的电容器，所述电容器还包括：
第一连接电极，设置在所述绝缘层上、在所述主体的第一方向上延伸且连接到所述第一通路电极；以及
第二连接电极，设置在所述绝缘层上、在所述主体的所述第一方向上延伸且连接到所述第二通路电极。
7.根据权利要求6所述的电容器，所述电容器还包括：
第一外电极和第二外电极，设置在所述主体的外表面上，
其中，所述第一连接电极在所述第一方向上延伸到与所述第一外电极对应的位置且电连接到所述第一外电极，并且
所述第二连接电极在所述第一方向上延伸到与所述第二外电极对应的位置且电连接到所述第二外电极。
8.一种安装板，包括：
板；
半导体芯片，设置在所述板的一个表面上；以及
电容器，设置在所述板的与所述一个表面背对的另一表面上，
其中，所述电容器包括：
支撑构件，包括在主体中；
多个柱状体，设置在所述支撑构件的上部中且分别具有比上部宽的下部；以及
电容器层，设置在各柱状体的侧表面和上表面上，且包括介电层、第一电极和第二电极，所述第一电极和所述第二电极与介于所述第一电极和所述第二电极之间的所述介电层交替地设置，
其中，相邻的柱状体的下端部彼此接触。
9.根据权利要求8所述的安装板，其中，彼此接触的所述相邻的柱状体的所述侧表面的截面具有V形状。
10.根据权利要求8所述的安装板，其中，各柱状体的上表面的形状为四边形形状、圆形形状、三角形形状和十字形状中的至少一者。
11.根据权利要求8所述的安装板，其中，所述电容器层包括多个介电层。
12.根据权利要求8所述的安装板，其中，所述电容器还包括：
绝缘层，设置在所述电容器层上；
第一通路电极，从所述绝缘层贯通到所述第一电极且电连接到所述第一电极；以及
第二通路电极，从所述绝缘层贯通到所述第二电极且电连接到所述第二电极。
13.根据权利要求12所述的安装板，其中，所述电容器还包括：
第一连接电极，设置在所述绝缘层上、在所述主体的第一方向上延伸且连接到所述第一通路电极；以及
第二连接电极，设置在所述绝缘层上、在所述主体的所述第一方向上延伸且连接到所述第二通路电极。
14.根据权利要求13所述的安装板，其中，所述电容器还包括：
第一外电极和第二外电极，设置在所述主体的外表面上，
其中，所述第一连接电极在所述第一方向上延伸到与所述第一外电极对应的位置且电连接到所述第一外电极，并且
所述第二连接电极在所述第一方向上延伸到与所述第二外电极对应的位置且电连接到所述第二外电极。
CN201711120482.4A 2017-04-26 2017-11-14 电容器和具有该电容器的板 Active CN108807669B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0053675 2017-04-26
KR1020170053675A KR101963285B1 (ko) 2017-04-26 2017-04-26 커패시터 및 이를 포함하는 실장기판

Publications (2)

Publication Number Publication Date
CN108807669A true CN108807669A (zh) 2018-11-13
CN108807669B CN108807669B (zh) 2022-01-25

Family

ID=63917416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711120482.4A Active CN108807669B (zh) 2017-04-26 2017-11-14 电容器和具有该电容器的板

Country Status (3)

Country Link
US (1) US10665393B2 (zh)
KR (1) KR101963285B1 (zh)
CN (1) CN108807669B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7178187B2 (ja) * 2018-06-27 2022-11-25 太陽誘電株式会社 トレンチキャパシタ
US11393896B2 (en) 2020-01-17 2022-07-19 Murata Manufacturing Co., Ltd. Semiconductor device and module
JP2021114532A (ja) 2020-01-17 2021-08-05 株式会社村田製作所 半導体装置
US11887976B2 (en) * 2020-10-26 2024-01-30 Mediatek Inc. Land-side silicon capacitor design and semiconductor package using the same
KR20230151658A (ko) * 2022-04-26 2023-11-02 삼성전기주식회사 커패시터 부품

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215187B1 (en) * 1999-06-11 2001-04-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US7115970B2 (en) * 2001-08-30 2006-10-03 Micron Technology, Inc. Capacitor for use in an integrated circuit
CN101484976A (zh) * 2006-05-02 2009-07-15 Nxp股份有限公司 包括改进的电极的电器件
CN102498755A (zh) * 2009-09-11 2012-06-13 株式会社村田制作所 电子元器件模块及其制造方法
CN103348443A (zh) * 2010-12-09 2013-10-09 德塞拉股份有限公司 高密度三维集成电容器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007027169A2 (en) * 2005-08-30 2007-03-08 University Of South Florida Method of manufacturing silicon topological capacitors
JP5033807B2 (ja) * 2005-11-08 2012-09-26 エヌエックスピー ビー ヴィ 極めて高いキャパシタンス値のための集積キャパシタの配置
JP4357577B2 (ja) * 2007-06-14 2009-11-04 太陽誘電株式会社 コンデンサ及びその製造方法
KR101583516B1 (ko) 2010-02-25 2016-01-11 삼성전자주식회사 전극 구조체를 구비하는 캐패시터, 이의 제조 방법 및 전극 구조체를 포함하는 반도체 장치
KR101129909B1 (ko) 2010-07-20 2012-03-23 주식회사 하이닉스반도체 반도체 소자의 필라형 캐패시터 및 그 형성방법
KR101422923B1 (ko) 2012-09-28 2014-07-23 삼성전기주식회사 커패시터 및 이의 제조 방법
US9412806B2 (en) * 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9767962B2 (en) * 2016-01-22 2017-09-19 Micron Technology, Inc. Apparatuses, multi-chip modules and capacitive chips

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215187B1 (en) * 1999-06-11 2001-04-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US7115970B2 (en) * 2001-08-30 2006-10-03 Micron Technology, Inc. Capacitor for use in an integrated circuit
CN101484976A (zh) * 2006-05-02 2009-07-15 Nxp股份有限公司 包括改进的电极的电器件
CN102498755A (zh) * 2009-09-11 2012-06-13 株式会社村田制作所 电子元器件模块及其制造方法
CN103348443A (zh) * 2010-12-09 2013-10-09 德塞拉股份有限公司 高密度三维集成电容器
US20160315139A1 (en) * 2010-12-09 2016-10-27 Tessera, Inc. High density three-dimensional integrated capacitors

Also Published As

Publication number Publication date
KR101963285B1 (ko) 2019-03-28
US20180315550A1 (en) 2018-11-01
CN108807669B (zh) 2022-01-25
KR20180119935A (ko) 2018-11-05
US10665393B2 (en) 2020-05-26

Similar Documents

Publication Publication Date Title
CN108807669A (zh) 电容器和具有该电容器的板
EP3123510B1 (en) Capacitor structure
TWI400731B (zh) 電容元件及其製造方法
JP5405322B2 (ja) トレンチコンデンサを備えた半導体装置とその製造方法
CN107689299B (zh) 薄膜陶瓷电容器
CN108735719B (zh) 电容器及制造该电容器的方法
JP7171185B2 (ja) キャパシタ及びこれを含む実装基板
KR101973438B1 (ko) 커패시터 부품
WO2018083973A1 (ja) キャパシタ
US20130271251A1 (en) Substrate-Less Electronic Component
US10199166B2 (en) Capacitor
JP5096461B2 (ja) スタンドオフをもつ高精密キャパシター
JP7421880B2 (ja) トレンチキャパシタ
CN101677100B (zh) 电容元件及其制造方法
US11955480B2 (en) Integrated circuit comprising a three-dimensional capacitor
JP2019145771A (ja) 電子部品
KR101994753B1 (ko) 커패시터 부품
JP2017135376A (ja) 薄膜キャパシタ及び電子回路モジュール
CN106340509A (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant