JP2021114532A - 半導体装置 - Google Patents

Abstract

【課題】製造過程においてクラックの生じにくい半導体装置を提供すること。【解決手段】厚さ方向に相対する第１主面及び第２主面を有し、上記第１主面にトレンチが形成された半導体基板と、上記トレンチの表面に設けられた絶縁層と、上記絶縁層上に設けられた第１電極層と、上記第１電極層上に設けられた誘電体層と、上記誘電体層上に設けられた第２電極層と、を備えた半導体装置であって、上記トレンチは、上記半導体基板の上記厚さ方向に所定の深さを有し、互いに対向するが平行ではない第１側面及び第２側面と、互いに対向し略平行な第１端面及び第２端面を有する略楔形状であり、上記第１側面及び上記第２側面が交わる線又は上記第１側面及び上記第２側面を上記厚さ方向に延長した延長面が交わる線が伸びる第１の方向が、上記半導体基板のへき開面に沿った方向と一致しない、ことを特徴とする半導体装置。【選択図】図１

Description

本発明は、半導体装置に関する。

半導体基板の表面に微細な溝（トレンチともいう）を形成して表面積を向上させて、その表面にキャパシタとなるＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）を形成することによって、静電容量を増加させたキャパシタが知られている。

特許文献１には、基体にＶ字状のトレンチを形成し、トレンチの表面に絶縁層を介してＭＩＭを形成したキャパシタが開示されている。

特許文献２には、基板材料の表面に形成された溝によって生じる凹凸面にＭＩＭを形成するにあたって、深さ５μｍ、幅を３μｍ、間隔２μｍのストライプ状の溝を設けることで、同一容量を得るためのチップサイズを約１／３に低減することができることが開示されている。

特許文献３には、半導体基板の表面をエッチングしてトレンチを形成し、そのトレンチの表面に熱酸化やＣＶＤ法により酸化シリコン膜を形成する方法が開示されている。

特許文献４には、平面視において多角形のトレンチを規則的に配置することや、多角形の任意の辺を長くすることが開示されている。

米国特許出願公開第２０１８／０３１５５５０号明細書 特許第５９６７１５３号 特開平０８−８８３２１号公報 特開２００６−２６１４１６号公報

しかしながら、特許文献１に記載されたキャパシタを作製する過程において、基体にクラックが生じてしまうことがあった。

発明者らがこの問題について鋭意研究したところ、トレンチの表面に膜を形成する際に発生するひずみによって引き起こされているものと推測された。トレンチの内面に絶縁層を設ける場合、特許文献３に示すように、熱酸化法やＣＶＤ法により絶縁層を形成することとなる。熱酸化法の場合、熱酸化膜が溝の表面から膨張するように成長していくため、特許文献１のように先端が先細り形状のトレンチでは、成長した熱酸化膜がトレンチの先端部において互いに接触し、接触点において外側方向への応力が生じると考えられる。

トレンチを設ける基板は本来所定の剛性を有しているため、トレンチを形成することによってクラックが生じることはない。また、各トレンチの深部において熱酸化膜同士が接触して生じる応力はわずかであるため、トレンチの表面に熱酸化膜を形成しただけで基材にクラックが生じることはない。しかしながら、基体がへき開面を有する場合に、熱酸化膜同士の接触によって生じる応力の発生点が、基体のへき開面方向と一致した場合に、クラックが生じやすくなると考えられる。

例えば、特許文献４に示したように、トレンチが規則的に配置された場合や、単一のトレンチであっても所定の方向に延在している場合には、応力の係る方向とへき開面とが一致した場合に、へき開面に沿って基材にクラックが生じやすくなるものと考えられる。

本発明は、上記問題を解決するためになされたものであり、製造過程においてクラックの生じにくい半導体装置を提供することを目的とする。

本発明の半導体装置の第一実施形態は、厚さ方向に相対する第１主面及び第２主面を有し、上記第１主面にトレンチが形成された半導体基板と、上記トレンチの表面に設けられた絶縁層と、上記絶縁層上に設けられた第１電極層と、上記第１電極層上に設けられた誘電体層と、上記誘電体層上に設けられた第２電極層と、を備えた半導体装置であって、上記トレンチは、上記半導体基板の上記厚さ方向に所定の深さを有し、互いに対向するが平行ではない第１側面及び第２側面と、互いに対向し略平行な第１端面及び第２端面を有する略楔形状であり、上記第１側面及び上記第２側面が交わる線又は上記第１側面及び上記第２側面を上記厚さ方向に延長した延長面が交わる線が伸びる第１の方向が、上記半導体基板のへき開面に沿った方向と一致しない、ことを特徴とする。

また、本発明の半導体装置の第二実施形態は、厚さ方向に相対する第１主面及び第２主面を有し、上記第１主面に複数のトレンチが形成された半導体基板と、上記トレンチの表面に設けられた絶縁層と、上記絶縁層上に設けられた第１電極層と、上記第１電極層上に設けられた誘電体層と、上記誘電体層上に設けられた第２電極層と、を備えた半導体装置であって、上記複数のトレンチは、上記半導体基板の上記厚さ方向に所定の深さを有し、上記第１主面に平行な面における断面積が、上記第１主面から上記第２主面に向かって減少する部分を少なくとも有する略錐体形状であり、最近接する上記トレンチにおける上記略錐体形状の頂点同士を接続する第１の方向が、上記半導体基板のへき開面に沿った方向と一致しない、ことを特徴とする。

本発明によれば、製造過程においてクラックの生じにくい半導体装置を提供することができる。

図１は、本発明の半導体装置の第一実施形態の一例を模式的に示す斜視図である。 図２は、図１におけるＡ−Ａ線断面図である。 図３は、図２に示す半導体基板に形成されたトレンチを模式的に示す斜視図である。 図４は、図２に示す半導体基板を模式的に示す上面図である。 図５は、本発明の半導体装置の第一実施形態におけるトレンチの別の一例を模式的に示す斜視図である。 図６は、本発明の半導体装置の第一実施形態におけるトレンチのさらに別の一例を模式的に示す斜視図である。 図７は、図６におけるＸ−Ｘ断面図である。 図８は、本発明の半導体装置の第二実施形態におけるトレンチの一例を模式的に示す斜視図である。 図９は、図８に示すトレンチを半導体基板に配置するレイアウトの一例を示す上面図である。 図１０は、図９に示すトレンチのＢ−Ｂ線に直交する方向における断面図である。 図１１は、本発明の半導体装置の第二実施形態におけるトレンチの別の一例を模式的に示す斜視図である。 図１２は、図１１に示すトレンチを半導体基板に配置するレイアウトの一例を示す上面図である。 図１３は、図１２に示すトレンチのＥ−Ｅ線に直交する方向における断面図である。

以下、本発明の半導体装置について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の各実施形態の望ましい構成を２つ以上組み合わせたものもまた本発明である。

［半導体装置］
本発明の半導体装置の第一実施形態は、厚さ方向に相対する第１主面及び第２主面を有し、上記第１主面にトレンチが形成された半導体基板と、上記トレンチの表面に設けられた絶縁層と、上記絶縁層上に設けられた第１電極層と、上記第１電極層上に設けられた誘電体層と、上記誘電体層上に設けられた第２電極層と、を備えた半導体装置であって、上記トレンチは、上記半導体基板の上記厚さ方向に所定の深さを有し、互いに対向するが平行ではない第１側面及び第２側面と、互いに対向し略平行な第１端面及び第２端面を有する略楔形状であり、上記第１側面及び上記第２側面が交わる線又は上記第１側面及び上記第２側面を上記厚さ方向に延長した延長面が交わる線が伸びる第１の方向が、上記半導体基板のへき開面に沿った方向と一致しない、ことを特徴とする。

図１は、本発明の半導体装置の第一実施形態の一例を模式的に示す斜視図である。また図２は、図１におけるＡ−Ａ線断面図である。
図１及び図２に示すように、半導体装置１は、厚さ方向に相対する第１主面１０ａ及び第２主面１０ｂを有し、第１主面１０ａにトレンチ２０が形成された半導体基板１０と、トレンチ２０の表面に設けられた絶縁層３０と、絶縁層３０上に設けられた第１電極層４０と、第１電極層４０上に設けられた誘電体層５０と、誘電体層５０上に設けられた第２電極層６０とを備える。

第１電極層４０には、第１引出部４５を介して電気的に接続された第１外部電極８０が設けられている。
第２電極層６０には、第２引出部６５を介して電気的に接続された第２外部電極９０が設けられている。
なお、本発明の半導体装置の第一実施形態において、第１外部電極及び第２外部電極は複数個設けられていてもよい。

図２に示すように、トレンチ２０内には、第１側面２０ａの表面に設けられた絶縁層３０と、第２側面２０ｂの表面に設けられた絶縁層３０とが接触する界面３０ａが存在していてもよい。
トレンチ２０内に、第１側面２０ａの表面に設けられた絶縁層３０と第２側面２０ｂの表面に設けられた絶縁層３０とが接触する界面３０ａが存在していると、絶縁層同士の干渉によって半導体基板に応力がかかりクラックが生じるおそれが高まるが、本発明の半導体装置の第一実施形態においては、第１の方向が半導体基板のへき開面に沿った方向と一致していないため、絶縁層同士の干渉による応力が基板に付加されてもクラックが生じることを抑制することができる。

図３は、図２に示す半導体基板に形成されたトレンチを模式的に示す斜視図である。
トレンチ２０は、第１側面２０ａ、第２側面２０ｂ、第１端面２０ｃ及び第２端面２０ｄで構成されている略楔形状であり、半導体基板１０の第１主面１０ａから第２主面１０ｂに向かって伸びている。
第１側面２０ａ及び第２側面２０ｂは、厚さ方向に対して直交する方向に対向しつつ、第１主面１０ａから第２主面１０ｂに向かって互いの距離が短くなっており、互いに平行ではない。一方、第１端面２０ｃ及び第２端面２０ｄは、厚さ方向に対して直交しつつ第１側面２０ａと第２側面２０ｂとが対向する方向に対しても直交する方向で、互いに対向するように離間して配置され、互いに略平行である。なお、第１側面２０ａ、第２側面２０ｂ、第１端面２０ｃ及び第２端面２０ｄはいずれも、半導体基板１０の第１主面１０ａに平行ではない。

略楔形状とは、互いに対向しつつ平行ではない第１側面及び第２側面と、互いに対向し略平行な第１端面及び第２端面とを有する形状である。第１側面及び第２側面の一方の端部は第１端面と接続されており、他方の端部は第２端面と接続されている。
第１側面及び第２側面の形状は略矩形であることが好ましく、第１端面及び第２端面の形状は略二等辺三角形であることが好ましい。この場合、第１端面及び第２端面となる略二等辺三角形を構成する略同じ長さ２つの辺がそれぞれ、第１側面及び第２側面となる略矩形の辺と共有される。
なお、略二等辺三角形には、二等辺三角形の２つの底角が厳密に同じでない場合、及び、二等辺三角形の２つの等辺の長さが厳密に同じでない場合を含む。さらに、略二等辺三角形には、二等辺三角形の頂角を含む一部分を取り除いた台形形状を含む。

第１側面２０ａ及び第２側面２０ｂが交わる線２０ｅが伸びる方向が第１の方向αである。すなわち、トレンチ２０は、第１主面１０ａから上面視した際に長方形のような略矩形の開口と、厚さ方向に沿った断面において、第１主面１０ａから第２主面１０ｂに向かって互いの距離が短くなり、開口の長辺に対応する第１側面２０ａ及び第２側面２０ｂと、第１主面１０ａから第２主面１０ｂに向かって互いの距離が一定である、開口の短辺に対応する第１端面２０ｃ及び第２端面２０ｄと、を有する。
なお、図３では、第１の方向αが半導体基板１０の第１主面１０ａ及び第２主面１０ｂに略平行な場合を示しているが、第１の方向αは、半導体基板１０の第１主面１０ａ及び第２主面１０ｂに平行でなくてもよい。

トレンチ２０の深さｄ_２０は、３００ｎｍ以上、１００００ｎｍ以下であることが好ましい。また、トレンチの深さｄ_２０は、半導体基板１０の厚さｔ_１０の０．１％以上、５０％以下であることが好ましい。

また、図３に示すように、第１端面２０ｃ及び第２端面２０ｄに平行な方向におけるトレンチ２０の断面形状は、テーパー形状である。
テーパー形状は、図３に示すように、半導体基板１０の第１主面１０ａに平行な方向における第１側面２０ａと第２側面２０ｂとの距離が、第１主面１０ａから第２主面１０ｂに向かって減少している形状であることが好ましい。

第１側面２０ａと第２側面２０ｂとのなす角θ_１は特に限定されないが、３０°以下であってもよい。
θ_１が３０°以下であると、第１側面２０ａの表面に形成される絶縁層３０と第２側面２０ｂの表面に形成される絶縁層３０とが接触する界面が生じやすくなり、絶縁層同士の干渉によって半導体基板に応力がかかりクラックが生じるおそれが高まるが、本発明の半導体基板の第一実施形態においては、第１の方向が半導体基板のへき開面に沿った方向と一致していないため、絶縁層同士の干渉による応力が基板に付加されてもクラックが生じることを抑制することができる。

第１側面２０ａと第２側面２０ｂとのなす角θ_１は、半導体基板を第１端面２０ｃ及び第２端面２０ｄに平行な方向に切断した半導体基板１０の切断面をＳＥＭ等で観察することによって確認することができる。また、第１側面２０ａと第２側面２０ｂとのなす角θ_１は、第１端面２０ｃ及び第２端面２０ｄを略二等辺三角形とみなした場合の頂角の角度と一致する。
なお、第１側面２０ａ及び第２側面２０ｂは必ずしも平滑な面である必要はなく、凹凸が形成されていてもよい。

第１側面及び／又は第２側面に凹凸が形成されている場合、以下の方法で第１側面と第２側面とのなす角を求めることができる。
まず、第１端面及び第２端面に平行な方向に半導体基板を切断した切断面においてトレンチを観察する。続いて、該切断面において、第１側面からの距離の変位量の二乗和が最小となる線分、及び、第２側面からの距離の変位量の二乗和が最小となる線分をそれぞれを求める。
２つの線分のなす角が、第１側面と第２側面とのなす角である。上記の方法は、トレンチが底面を有する場合であっても適用することができる。

トレンチを構成する各面は、例えば、半導体基板の断面を走査型電子顕微鏡（ＳＥＭ）で観察することにより確認することができる。ＳＥＭによりトレンチの表面を構成する半導体基板の表面、又は、半導体基板とトレンチの表面に形成された絶縁層との界面を観察することによって、トレンチを構成する各面を確認することができる。なお、半導体基板と絶縁層との界面が確認できない場合には、絶縁層の厚さを無視してトレンチを構成する各面を認定してよい。一方、半導体基板と絶縁層との界面が確認できる場合には、半導体基板と絶縁層との界面をトレンチを構成する各面と認定する。

図４は、図２に示す半導体基板を模式的に示す上面図である。
図４に示すように、トレンチ２０を構成する第１側面２０ａと第２側面２０ｂとが交わる線２０ｅ及び線２０ｅを延長した延長線２０ｅ’の伸びる方向である第１の方向αは、半導体基板１０のへき開面に沿った方向［図４中、Ｓｉ（１１１）で示す方向］と一致していない。第１の方向αは、半導体基板１０のへき開面に沿った方向に対してθ_２だけ傾斜している。θ_２は、５°以上、８５°以下であることが好ましい。

トレンチ２０の第１側面２０ａと第２側面２０ｂとが交わる線２０ｅの長さＬ_２は、線２０ｅを延長した延長線２０ｅ’上に存在する半導体基板１０の長さＬ_１の５０％以上であることが好ましく、９０％以下であることが好ましい。
なお、トレンチ２０の第１側面２０ａと第２側面２０ｂとが交わる線２０ｅは、必ずしも半導体基板１０の第１主面１０ａ及び第２主面１０ｂに平行である必要はない。

なお、図４に示す半導体基板１０は、第１の方向αに沿ってトレンチが１つだけ形成されている場合の例であるが、本発明の半導体装置の第一実施形態では、第１の方向αに沿って２つ以上のトレンチが並ぶように配置されていてもよい。
この場合、複数のトレンチにおいて第１の方向αが一致していることが好ましい。
さらに、第１の方向αに沿って一直線上に並ぶ全てのトレンチの、第１側面と第２側面とが交わる線の長さの合計が、第１の方向αにおける半導体基板１０の長さの５０％以上、９０％以下であることが好ましい。

トレンチの最深部においては、第１側面及び第２側面に設けられた絶縁層、第１電極層、誘電体層及び第２電極層が互いに接触することによる応力が発生しやすい。そのため、第１の方向αが半導体基板のへき開面に沿った方向であると、半導体基板にへき開面に沿ったクラックが発生しやすくなる。
本発明の半導体装置の第一実施形態においては、第１の方向が半導体基板のへき開面に沿った方向と一致していないため、上記クラックの発生を抑制することができる。

本発明の半導体装置の第一実施形態において、トレンチを構成する第１側面及び第２側面は直接接触していなくてもよい。トレンチを構成する第１側面及び第２側面が直接接触している状態とは、第１側面と第２側面がトレンチ最底部において接触している場合をいう。一方、トレンチを構成する第１側面及び第２側面が直接接触していない状態とは、トレンチの底部に、第１側面及び第２側面ではない底面が存在し、該底面によって第１側面と第２側面が接続されている場合をいう。

図５は、本発明の半導体装置の第一実施形態におけるトレンチの別の一例を模式的に示す斜視図である。
トレンチ２１は、第１側面２１ａ、第２側面２１ｂ、第１端面２１ｃ、第２端面２１ｄ及び第１底面２１ｅからなる略楔形状である。
第１側面２１ａと第２側面２１ｂとの間には第１底面２１ｅが設けられており、第１側面２１ａと第２側面２１ｂは直接接触していない。第１側面２１ａを厚さ方向に延長した面と第２側面２１ｂを厚さ方向に延長した面とが交わる線２１ｆが伸びる方向が、第１の方向αである。
第１側面２１ａと第２側面２１ｂとのなす角θ_３は、３０°以下であってもよい。

単位面積あたりのトレンチ数を増やすため、トレンチ２１の最深部（第１底面２１ｅが設けられている位置）における第１側面２１ａと第２側面２１ｂとの距離Ｗ_１は、２μｍ以下に設定されることが好ましい。
トレンチ２１の最深部における第１側面２１ａ及び第２側面２１ｂとの距離Ｗ_１が２μｍ以下であると、トレンチの表面に形成される絶縁層によって半導体基板にクラックが生じやすくなるが、本発明の半導体装置の第一実施形態では、このクラックの発生を抑制することができる。

本発明の半導体装置の第一実施形態では、第１端面及び第２端面に平行な方向における半導体基板の切断面において、トレンチの第１側面及び第２側面が半導体基板の厚さ方向に延在する長さは、第１端面及び第２端面が半導体基板の厚さ方向に延在する長さよりも短くてもよい。
上記切断面において、トレンチの第１側面及び第２側面が半導体基板の厚さ方向に延在する長さが、第１端面及び第２端面が半導体基板の厚さ方向に延在する長さよりも短い場合について、図６及び図７を参照しながら説明する。

図６は、本発明の半導体装置の第一実施形態におけるトレンチのさらに別の一例を模式的に示す斜視図であり、図７は、図６におけるＸ−Ｘ線断面図である。図７は、図６に示すトレンチを第１端面及び第２端面に平行な断面からみた断面図でもある。
図６に示すように、第１端面２２ｃ及び第２端面２２ｄに平行な方向における半導体基板１０の切断面におけるトレンチ２２の形状は、第１側面２２ａ、第２側面２２ｂ、第１端面２２ｃ、第２端面２２ｄ、第３側面２２ｅ、第４側面２２ｆを有する略楔形状である。
図７に示すように、第１側面２２ａ及び第２側面２２ｂが半導体基板１０の厚さ方向に延在する長さは、両矢印ｄ_１で示される長さである。一方、第１端面２２ｃ及び第２端面２２ｄが半導体基板１０の厚さ方向に延在する長さは、両矢印ｄ_２で示される長さである。長さｄ_１は長さｄ_２よりも短い。第１主面１０ａと第１側面２２ａとの間には、第３側面２２ｅが設けられている。また、第１主面１０ａと第２側面２２ｂとの間には、第４側面２２ｆが設けられている。
第３側面２２ｅは、第１側面２２ａにおける第１主面１０ａ側の辺を半導体基板１０の厚さ方向に沿って第１主面１０ａまで移動させた軌跡によって形成される略矩形形状である。第４側面２２ｆは、第２側面２２ｂにおける第１主面１０ａ側の辺を半導体基板１０の厚さ方向に沿って第１主面１０ａまで移動させた軌跡によって形成される略矩形形状である。
第１側面２２ａ及び第２側面２２ｂが交わる線２２ｇが伸びる方向が、第１の方向αである。

第１側面２１ａと第２側面２２ｂとのなす角θ_４は特に限定されず、例えば３０°以下であってもよい。

第３側面２２ｅ及び第４側面２２ｆは互いに略平行で対向しており、それぞれ、第１主面１０ａと第１側面２２ａ、及び、第１主面１０ａと第２側面２２ｂを接続している。従って、第３側面２２ｅは第１側面１１ａよりも第１主面１０ａ側に配置されており、第４側面２２ｆは第２側面２２ｂよりも第１主面１０ａ側に配置されている。

第３側面２２ｅ及び第４側面２２ｆは、互いに略平行であってもよいし、平行でなくてもよい。
第３側面２２ｅと第４側面２２ｆとが平行ではない場合としては、例えば、第３側面２２ｅと第４側面２２ｆとの間の距離が、第１主面１０ａから第２主面１０ｂに向かって減少する場合が挙げられる。

本発明の半導体装置の第一実施形態において、半導体基板に２つ以上のトレンチが設けられている場合、トレンチの形状は同じであってもよいし、異なっていてもよい。

続いて、本発明の半導体装置の第一実施形態を構成する各構成について説明する。

半導体基板を構成する材料としては、シリコン等が挙げられる。
半導体基板がシリコン基板である場合、トレンチが形成される第１主面はＳｉ｛１００｝面であることが好ましい。
Ｓｉ｛１００｝面は、Ｓｉ（１ ０ ０）面、Ｓｉ（０ １ ０）面、Ｓｉ（０ ０ １）面、Ｓｉ（−１ ０ ０）面、Ｓｉ（０ −１ ０）面及びＳｉ（０ ０ −１）面を含む。
半導体基板がシリコン基板である場合、へき開面はＳｉ｛１１１｝面である。
Ｓｉ｛１１１｝面は、Ｓｉ（１ １ １）面、Ｓｉ（−１ １ １）面、Ｓｉ（１ −１ １）面及びＳｉ（１ １ −１）面を含む。

半導体基板の電気抵抗率は、１０^−５Ωｃｍ以上、１０^５Ωｃｍ以下であることが好ましい。

半導体基板の外形寸法は特に限定されないが、長さが１ｍｍ以上、３ｍｍ以下、厚さが１００μｍ以上、１０００μｍ以下、幅が１ｍｍ以上、３ｍｍ以下であることが好ましい。

絶縁層は、半導体基板を構成する材料の酸化物で構成されていることが好ましい。
半導体基板がシリコンの場合、絶縁層はシリコン酸化物であることが好ましい。

絶縁層の厚さは１μｍ以上であることが好ましく、３μｍ以下であることが好ましい。
絶縁層の厚さが１μｍ以上であると、半導体装置の耐電圧を向上させることができる。
なお、絶縁層の厚さは、半導体基板を厚さ方向に切断した切断面をＳＥＭで観察し、第１主面に露出したトレンチの表面からトレンチの最深部までを結ぶ側面を２等分する位置から、絶縁層側に引いた垂線上における絶縁層の厚さとする。

第１電極層を構成する材料としては、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、Ｃｒ、Ｔｉ等の金属又はこれらの金属を含む導電体が挙げられる。
また、第１電極層は、上述した材料からなる２層以上の導電体層を有していてもよい。

第１電極層の厚さは特に限定されないが、０．３μｍ以上、１０μｍ以下であることが好ましく、０．５μｍ以上、３μｍ以下がより好ましい。

誘電体層を構成する材料としては、ＳｉＯ、Ａｌ_２Ｏ_３、ＨｆＯ_２、Ｔａ_２Ｏ_５、ＺｒＯ_２等の酸化物や、Ｓｉ_３Ｎ_４等の窒化物等の、誘電性又は絶縁性を有する材料が挙げられる。

誘電体層の厚さは特に限定されないが、０．０２μｍ以上、２μｍ以下であることが好ましい。

第２電極層を構成する材料としては、第１電極層を構成する材料と同様のものを好適に用いることができる。
第２電極層の厚さは特に限定されないが、０．３μｍ以上、１０μｍ以下であることが好ましく、０．５μｍ以上、５μｍ以下であることがより好ましい。

第１引出部及び第２引出部を構成する材料としては、Ｃｕ、Ａｌ等が挙げられる。

第１外部電極及び第２外部電極を構成する材料としては、Ｃｕ、Ａｌ等が挙げられる。
第１外部電極及び第２外部電極の最表面には、めっき層が形成されていてもよい。
めっき層としては、Ａｕめっき層やＳｎめっき層等が挙げられる。
第１外部電極を構成する材料と第２外部電極を構成する材料は、互いに同じであってもよく、異なっていてもよい。

本発明の半導体装置は、誘電体層上及び第２電極層上の一部に、誘電体層及び／又は第２電極層を水分から保護するための保護層が形成されていてもよい。
保護層を構成する材料としては、ポリイミド樹脂、窒化シリコン、酸化シリコン等が挙げられる。

保護層の厚さは特に限定されないが、１μｍ以上、２０μｍ以下であることが好ましい。

続いて、本発明の半導体装置の第二実施形態について説明する。
なお、本発明の半導体装置の第二実施形態におけるトレンチの形状及びトレンチの配置以外の構成については、本発明の半導体装置の第一実施形態と共通である。

本発明の半導体装置の第二実施形態は、厚さ方向に相対する第１主面及び第２主面を有し、上記第１主面に複数のトレンチが形成された半導体基板と、上記トレンチの表面に設けられた絶縁層と、上記絶縁層上に設けられた第１電極層と、上記第１電極層上に設けられた誘電体層と、上記誘電体層上に設けられた第２電極層と、を備えた半導体装置であって、上記複数のトレンチは、上記半導体基板の上記厚さ方向に所定の深さを有し、上記第１主面に平行な面における断面積が、上記第１主面から上記第２主面に向かって減少する部分を少なくとも有する略錐体形状であり、上記半導体基板の上記第１主面に平行な面において、最近接する上記トレンチにおける上記略錐体形状の頂点同士を接続する第１の方向が、上記半導体基板のへき開面に沿った方向と一致しない、ことを特徴とする。

トレンチの形状が略錐体形状の場合、トレンチにおける略錐体形状の頂点において応力が発生しやすいことから、トレンチにおける略錐体形状の頂点同士を接続する方向が半導体基板のへき開面に沿った方向であると、半導体基板にクラックが生じやすい。
本発明の半導体装置の第二実施形態では、トレンチにおける略錐体形状の頂点同士を接続する第１の方向が、半導体基板のへき開面に沿った方向と一致していないため、半導体基板にクラックが生じることを抑制できる。

本発明の半導体装置の第二実施形態において、トレンチの形状は略錐体形状である。
トレンチの形状としては、円錐形状及び楕円錐形状等の略円錐形状、及び、略三角錐形状、略四角錐形状等の略多角錐形状等が挙げられる。
略錐体形状の頂点とは、錐体を構成する側面が交わる点を意味する。
また、トレンチの形状は、略錐体形状の頂点部分が取り除かれた形状であってもよい。この場合、略円錐形状のトレンチは、最深部に底面を有することとなる。またトレンチが略錐体形状の頂点部分が除かれた場合であっても、錯体を構成する側面を半導体基板の厚さ方向に延長した延長面の交わる点を頂点とする。
最深部に底面を有するトレンチにおける略錐体形状の頂点は、略錐体形状を構成する各側面を第２主面方向に延長した面の交点とする。
トレンチの最深部における第１線分と第２線分との距離は、２μｍ以下であることが好ましい。

トレンチの形状が円錐形状の場合、トレンチは六方充填で配置されていることが好ましく、六方最密充填で配置されていることがより好ましい。
この場合の例を、図８、図９及び図１０を参照しながら説明する。

図８は、本発明の半導体装置の第二実施形態におけるトレンチの一例を模式的に示す斜視図である。
トレンチ２３は、側面２３ａを有する円錐形状であり、半導体基板１２の第１主面１２ａに平行な面における断面積が、第１主面１２ａから第２主面１２ｂに向かって減少している。

図９は、図８に示すトレンチを半導体基板に配置するレイアウトの一例を示す上面図である。
半導体基板１２の第１主面１２ａには、図８に示すトレンチ２３と、トレンチ２３と同じ形状を有するトレンチ２４Ａ、トレンチ２４Ｂ及びトレンチ２４Ｃとが六方充填で配置されている。
トレンチ２３に最近接のトレンチは、トレンチ２４Ａ、トレンチ２４Ｂ及びトレンチ２４Ｃである。
従って、トレンチ２３における略錐体形状の頂点２３ｄとトレンチ２４Ａにおける略錐体形状の頂点２４Ａｄとを結ぶ方向（図９中、Ｂ−Ｂ線で示す方向）は、第１の方向α_１である。また、トレンチ２３における略錐体形状の頂点２３ｄとトレンチ２４Ｂにおける略錐体形状の頂点２４Ｂｄとを結ぶ方向（図９中、Ｃ−Ｃ線で示す方向）は、第１の方向α_２である。さらに、トレンチ２３における略錐体形状の頂点２３ｄとトレンチ２４Ｃにおける略錐体形状の頂点２４Ｃｄとを結ぶ方向（図９中、Ｄ−Ｄ線で示す方向）は、第１の方向α_３である。
図９に示す半導体基板１２では、第１の方向α_１、α_２、α_３の全てが、半導体基板１２のへき開面に沿った方向［図９において、Ｓｉ（１１１）で示す方向］と一致しておらず、半導体基板１２のへき開面に沿った方向に対して、第１の方向α_１がθ_５だけ傾斜している。

図９に示すレイアウトでは、第１の方向α_１に対して第１の方向α_２が６０°傾斜している。従って、第１の方向α_１が半導体基板１２のへき開面に沿った方向に対して６０°傾斜している場合（θ_５が６０°の場合）、第１の方向α_３が半導体基板１２のへき開面に沿った方向と一致してしまう。
従って、θ_５は、５°以上５５°以下、６５°以上９０°以下であることが好ましい。

図１０は、図９に示すトレンチのＢ−Ｂ線に直交する方向における断面図である。
図１０に示すように、半導体基板１２の厚さ方向に平行な断面において、トレンチ２３の断面形状は、互いに平行でない第１線分２３ｂ及び第２線分２３ｃを有するテーパー形状である。第１線分２３ｂ及び第２線分２３ｃはいずれも、上記断面における側面２３ａの一部である。第１線分２３ｂと第２線分２３ｃのなす角θ_６は３０°以下であってもよい。第１線分２３ｂと第２線分２３ｃが接する箇所が、トレンチ２３における略錐体形状の頂点２３ｄである。
なお、トレンチ２４Ａ、トレンチ２４Ｂ及びトレンチ２４Ｃも、トレンチ２３と同様の断面形状である。

本発明の半導体装置の第二実施形態において、トレンチを構成する側面は必ずしも平滑である必要はなく、凹凸が形成されていてもよい。
トレンチを構成する側面に凹凸が形成されている場合、以下の方法で第１線分と第２線分とのなす角を求めることができる。ただし、第１線分及び第２線分は厳密な直線ではない場合がある。
まず、第１の方向に直交し、かつ、半導体基板の厚さ方向に平行な方向に半導体基板を切断した切断面においてトレンチを観察する。続いて、該切断面において、第１線分からの距離の変位量の二乗和が最小となる線分、及び、第２線分からの距離の変位量の二乗和が最小となる線分をそれぞれを求める。
２つの線分のなす角が、第１線分と第２線分とのなす角である。上記の方法は、トレンチが底面を有する場合であっても適用することができる。

本発明の半導体装置の第二実施形態においては、トレンチの形状は角錐形状であってもよい。

図１１は、本発明の半導体装置の第二実施形態におけるトレンチの別の一例を模式的に示す斜視図である。
トレンチ２５は、第１側面２５ａ、第２側面２５ｂ、第３側面２５ｃ及び第４側面２５ｄを有する四角錐形状であり、半導体基板１４の第１主面１４ａに平行な面における断面積が、第１主面１４ａから第２主面１４ｂに向かって減少している。

トレンチの形状が四角錐形状の場合、トレンチは格子状に配置されていることが好ましい。
またこの場合、２番目に近接するトレンチにおける略錐体形状の頂点同士を接続する第２の方向が、半導体基板のへき開面に沿った方向と一致しないことが好ましい。なお、半導体基板に形成されたトレンチの数は３個以上となる。なお、第２の方向は第１の方向とは一致しない方向である。
四角錐形状のトレンチを格子状に配置する場合の一例について、図１２及び図１３を参照しながら説明する。

図１２は、図１１に示すトレンチを半導体基板に配置するレイアウトの一例を示す上面図である。
トレンチ２５の形状が四角錐形状の場合、トレンチは図１２に示すような格子状に配置されていることが好ましい。
半導体基板１４の第１主面１４ａには、トレンチ２５と、トレンチ２５と同じ形状を有するトレンチ２６Ａ、トレンチ２６Ｂ、トレンチ２６Ｃ及びトレンチ２６Ｄとが、格子状に配置されている。トレンチ２６Ａ及びトレンチ２６Ｂは、それぞれトレンチ２５を挟むように隣接している。トレンチ２６Ａ及びトレンチ２６Ｂが、トレンチ２５と最近接のトレンチである。
従って、トレンチ２５における略錐体形状の頂点２５ｅとトレンチ２６Ａにおける略錐体形状の頂点２６Ａｅとを結ぶ方向（図１２中、Ｅ−Ｅ線で示す方向）が第１の方向α_４である。また、トレンチ２５における略錐体形状の頂点２５ｅとトレンチ２６Ｂにおける略錐体形状の頂点２６Ｂｅとを結ぶ方向（図１２中、Ｆ−Ｆ線で示す方向）が第１の方向α_５である。第１の方向α_５は第１の方向α_４に対して９０°傾斜している。
第１の方向α_４は、半導体基板１４のへき開面に沿った方向［図１２中、Ｓｉ（１１１）で示す方向］に対してθ_７だけ傾斜しており、一致していない。
θ_７は、５°以上、８５°以下であることが好ましい。

斜め方向にトレンチ２５を挟むように隣接しているトレンチ２６Ｃ及びトレンチ２６Ｄが、トレンチ２５と２番目に近接するトレンチである。
従って、トレンチ２５における略錐体形状の頂点２５ｅとトレンチ２６Ｃにおける略錐体形状の頂点２６Ｃｅとを結ぶ方向（図１２中、Ｇ−Ｇ線で示す方向）が第２の方向β_１である。また、トレンチ２５における略錐体形状の頂点２５ｅとトレンチ２６Ｄにおける略錐体形状の頂点２６Ｄｅとを結ぶ方向（図１２中、Ｈ−Ｈ線で示す方向）が第２の方向β_２である。第２の方向β_１は第１の方向α_４に対して４５°傾斜しており、第２の方向β_２は第２の方向β_１に対して９０°傾斜している。
第２の方向β_１は、半導体基板１４のへき開面に沿った方向［図１２中、Ｓｉ（１１１）で示す方向］に対してθ_８だけ傾斜しており、一致していない。
θ_７は、５°以上、８５°以下であることが好ましい。

図１３は、図１２に示すトレンチのＥ−Ｅ線に直交する方向における断面図である。
図１３に示すように、第１の方向α_４に直交し、かつ、半導体基板１４の厚さ方向に平行な断面において、トレンチ２５の断面形状は、互いに平行でない第１線分２５ａ及び第２線分２５ｃを有する形状である。第１線分２５ａは、上記断面における第１側面２５ａの一部であり、第２線分２５ｃは、上記断面における第３側面２５ｃの一部である。トレンチ２５は、第１線分２５ａと第２線分２５ｃとの距離が、第１主面１４ａから第２主面１４ｂに向かって短くなっているテーパー形状である。第１線分２５ａと第２線分２５ｃのなす角θ_９は３０°以下であることが好ましい。

トレンチ内には、第１の線分の表面に設けられた絶縁層と、第２の線分の表面に設けられた絶縁層とが接触する界面が存在していてもよい。
トレンチ内に、第１の線分の表面に設けられた絶縁層と第２の線分の表面に設けられた絶縁層とが接触する界面が存在していると、絶縁層同士の干渉によって半導体基板に応力がかかりクラックが生じるおそれが高まるが、本発明の半導体装置の第二実施形態においては、第１の方向が半導体基板のへき開面に沿った方向と一致していないため、絶縁層同士の干渉による応力が基板に付加されてもクラックが生じることを抑制することができる。

本発明の半導体装置の第二実施形態において、半導体基板には、形状の異なる２つ以上のトレンチが形成されていてもよい。また、トレンチの配置も最密充填に限らない。

［半導体装置の製造方法］
本発明の半導体装置は、例えば、半導体基板の表面に、エッチング等の方法によってトレンチを形成し、その後、トレンチが形成された半導体基板の表面に、第１電極層、誘電体層、第２電極層、第１引出部、第２引出部、第１外部電極及び第２外部電極をフォトリソグラフィ等によって順次形成する方法によって製造することができる。このとき、第１の方向が半導体基板のへき開面に沿った方向と一致しないように、トレンチの形状及び配置を設定する。

半導体基板のへき開面に沿った方向は、Ｘ線方位測定により測定することができる。
半導体基板として半導体ウェハを用いる場合、半導体ウェハに形成されたオリエンテーション・フラット（オリフラともいう）や切り欠き（ノッチともいう）をへき開面の基準としてもよい。ただし、オリフラ及びノッチは指定面から１〜２°程度の誤差がある。そのため、オリフラ又はノッチに基づいて決定される半導体基板のへき開面に沿った方向から、第１の方向が５°以上傾斜するように、トレンチの形状及び配置を調整することが好ましい。

１ 半導体装置
１０、１２、１４ 半導体基板
１０ａ、１２ａ、１４ａ 第１主面
１０ｂ、１２ｂ、１４ｂ 第２主面
２０、２１、２２、２３、２４Ａ、２４Ｂ、２４Ｃ、２５、２６Ａ、２６Ｂ、２６Ｃ、２６Ｄ トレンチ
２０ａ、２１ａ、２２ａ 第１側面
２０ｂ、２１ｂ、２２ｂ、２５ｂ 第２側面
２０ｃ、２１ｃ、２２ｃ 第１端面
２０ｄ、２１ｄ、２２ｄ 第２端面
２０ｅ、２２ｇ 第１側面と第２側面とが交わる線
２０ｅ’第１側面と第２側面とが交わる線の延長線
２１ｅ 第１底面
２１ｆ 第１側面を延長した面と第２側面を延長した面とが交わる線
２２ｅ 第３側面
２２ｆ、２５ｄ 第４側面
２３ａ トレンチの側面
２３ｂ 第１線分
２３ｃ 第２線分
２３ｄ、２４Ａｄ、２４Ｂｄ、２４Ｃｄ、２５ｅ、２６Ａｅ、２６Ｂｅ 略錐体形状の頂点
２５ａ 第１側面（第１線分）
２５ｃ 第３側面（第２線分）
３０ 絶縁層
３０ａ 絶縁層同士の界面
４０ 第１電極層
４５ 第１引出部
５０ 誘電体層
６０ 第２電極層
６５ 第２引出部
７０ 保護層
８０ 第１外部電極
９０ 第２外部電極
ｄ_１ 第１側面及び第２側面が半導体基板の厚さ方向に延在する長さ
ｄ_２ 第１端面及び第２端面が半導体基板の厚さ方向に延在する長さ
ｄ_２０ トレンチの深さ
ｔ_１０ 半導体基板の厚さ
Ｗ_１ トレンチの最深部における第１側面と第２側面との距離
α、α_１、α_２、α_３、α_４、α_５ 第１の方向
β_１、β_２ 第２の方向
θ_１、θ_３、θ_４ 第１側面と第２側面とのなす角
θ_２、θ_５、θ_７ 半導体基板のへき開面に沿った方向に対する第１の方向の傾斜角
θ_８ 半導体基板のへき開面に沿った方向に対する第２の方向の傾斜角
θ_６、θ_９ 第１線分と第２線分とのなす角

Claims (20)

1. 厚さ方向に相対する第１主面及び第２主面を有し、前記第１主面にトレンチが形成された半導体基板と、
   前記トレンチの表面に設けられた絶縁層と、
   前記絶縁層上に設けられた第１電極層と、
   前記第１電極層上に設けられた誘電体層と、
   前記誘電体層上に設けられた第２電極層と、を備えた半導体装置であって、
   前記トレンチは、前記半導体基板の前記厚さ方向に所定の深さを有し、互いに対向するが平行ではない第１側面及び第２側面と、互いに対向し略平行な第１端面及び第２端面とを有する略楔形状であり、
   前記第１側面及び前記第２側面が交わる線又は前記第１側面及び前記第２側面を前記厚さ方向に延長した延長面が交わる線が伸びる第１の方向が、前記半導体基板のへき開面に沿った方向と一致しない、ことを特徴とする半導体装置。
2. 前記第１側面及び前記第２側面が交わる線又は前記第１側面及び前記第２側面を前記厚さ方向に延長した延長面が交わる線の長さが、前記第１側面及び前記第２側面が交わる線又は前記第１側面及び前記第２側面を前記厚さ方向に延長した延長面が交わる線を延長した延長線上に存在する前記半導体基板の長さの５０％以上である請求項１に記載の半導体装置。
3. 前記第１側面及び前記第２側面が交わる線又は前記第１側面及び前記第２側面を前記厚さ方向に延長した延長面が交わる線の長さが、前記第１側面及び前記第２側面が交わる線又は前記第１側面及び前記第２側面を前記厚さ方向に延長した延長面が交わる線を延長した延長線上に存在する前記半導体基板の長さの９０％以下である請求項１又は２に記載の半導体装置。
4. 前記半導体基板の前記第１主面には複数のトレンチが形成されており、
   前記複数のトレンチにおいて、前記第１の方向が一致している請求項１〜３のいずれか１項に記載の半導体装置。
5. 前記第１端面及び前記第２端面に平行な方向における前記トレンチの断面形状は、テーパー形状である請求項１〜４のいずれか１項に記載の半導体装置。
6. 前記第１端面及び前記第２端面に平行な方向における前記半導体基板の切断面において、前記第１側面及び前記第２側面が前記半導体基板の前記厚さ方向に延在する長さは、前記第１端面及び前記第２端面が前記半導体基板の前記厚さ方向に延在する延在する長さよりも短く、
   前記半導体基板の前記第１主面と前記第１側面との間には、第３側面が設けられており、
   前記半導体基板の前記第１主面と前記第２側面との間には、前記第３側面と対向する第４側面が設けられている請求項１〜４のいずれか１項に記載の半導体装置。
7. 前記第１端面及び前記第２端面に平行な方向における前記半導体基板の切断面において、前記第１側面と前記第２側面とのなす角が３０°以下である請求項１〜６のいずれか１項に記載の半導体装置。
8. 前記トレンチの最深部における前記第１側面と前記第２側面との距離は、２μｍ以下である請求項１〜７のいずれか１項に記載の半導体装置。
9. 前記トレンチ内には、前記第１側面の表面に設けられた前記絶縁層と、前記第２側面の表面に設けられた前記絶縁層とが接触する界面が存在する、請求項１〜８のいずれか１項に記載の半導体装置。
10. 前記第１の方向は、前記第１主面において前記半導体基板のへき開面に沿った方向から、５°以上、８５°以下の範囲で傾斜している、請求項１〜９のいずれか１項に記載の半導体装置。
11. 厚さ方向に相対する第１主面及び第２主面を有し、前記第１主面に複数のトレンチが形成された半導体基板と、
    前記トレンチの表面に設けられた絶縁層と、
    前記絶縁層上に設けられた第１電極層と、
    前記第１電極層上に設けられた誘電体層と、
    前記誘電体層上に設けられた第２電極層と、を備えた半導体装置であって、
    前記複数のトレンチは、前記半導体基板の前記厚さ方向に所定の深さを有し、前記第１主面に平行な面における断面積が、前記第１主面から前記第２主面に向かって減少する部分を少なくとも有する略錐体形状であり、
    最近接する前記トレンチにおける前記略錐体形状の頂点同士を接続する第１の方向が、前記半導体基板のへき開面に沿った方向と一致しない、ことを特徴とする半導体装置。
12. 前記第１の方向に直交し、かつ、前記半導体基板の厚さ方向に平行な断面において、前記トレンチの断面形状は、互いに平行でない第１線分及び第２線分を有する形状であり、
    前記第１線分と前記第２線分との距離は、前記第１主面から前記第２主面に向かって短くなっており、
    前記第１線分と前記第２線分とのなす角が３０°以下である、請求項１１に記載の半導体装置。
13. 前記第１の方向に直交し、かつ、前記半導体基板の厚さ方向に平行な断面において、前記トレンチの断面形状は、互いに平行でない第１線分及び第２線分を有する形状であり、
    前記トレンチの最深部における前記第１線分と前記第２線分との距離は、２μｍ以下である、請求項１１又は１２に記載の半導体装置。
14. 前記第１の方向に直交し、かつ、前記半導体基板の厚さ方向に平行な断面において、前記トレンチの断面形状は、互いに平行でない第１線分及び第２線分を有する形状であり、
    前記トレンチ内には、前記第１線分の表面に設けられた前記絶縁層と、前記第２線分の表面に設けられた前記絶縁層とが接触する界面が存在する、請求項１１〜１３のいずれか１項に記載の半導体装置。
15. 前記半導体基板の前記第１主面には、３個以上の前記トレンチが形成されており、
    ２番目に近接する前記トレンチにおける前記略錐体形状の頂点同士を接続する第２の方向が、前記半導体基板のへき開面に沿った方向と一致しない、請求項１１〜１４のいずれか１項に記載の半導体装置。
16. 前記第２の方向は、前記第１主面において前記半導体基板のへき開面に沿った方向から、５°以上、８５°以下の範囲で傾斜している、請求項１５に記載の半導体装置。
17. 前記絶縁層の厚さは、１μｍ以上である、請求項１〜１６のいずれか１項に記載の半導体装置。
18. 前記絶縁層は、前記半導体基板を構成する材料の酸化物で構成されている請求項１〜１７のいずれか１項に記載の半導体装置。
19. 前記半導体基板はシリコン基板であり、
    前記第１主面は、Ｓｉ｛１００｝面であり、
    前記へき開面は、Ｓｉ｛１１１｝面である、請求項１〜１８のいずれか１項に記載の半導体装置。
20. 前記絶縁層は、シリコン酸化物である、請求項１９に記載の半導体装置。

Images