CN109727771B - 电容器组件及制造该电容器组件的方法 - Google Patents
电容器组件及制造该电容器组件的方法 Download PDFInfo
- Publication number
- CN109727771B CN109727771B CN201810751754.9A CN201810751754A CN109727771B CN 109727771 B CN109727771 B CN 109727771B CN 201810751754 A CN201810751754 A CN 201810751754A CN 109727771 B CN109727771 B CN 109727771B
- Authority
- CN
- China
- Prior art keywords
- dielectric
- electrode
- capacitor assembly
- dielectric layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910002938 (Ba,Sr)TiO3 Inorganic materials 0.000 description 1
- 229910002971 CaTiO3 Inorganic materials 0.000 description 1
- 229910007675 Sn3N4 Inorganic materials 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/10—Metal-oxide dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明提供一种电容器组件及制造该电容器组件的方法，所述电容器组件包括：电介质，包括彼此面对的第一主表面和第二主表面以及将所述第一主表面和所述第二主表面连接的至少一个端表面，所述电介质通过将所述至少一个端表面定位在所述电容器组件的下表面上而竖直地设置；及第一电极和第二电极，分别设置在所述电介质的所述第一主表面和所述第二主表面上，其中，所述第一电极和所述第二电极中的每者的尺寸大于所述电介质的尺寸。
Description
本申请基于并要求于2017年10月31日在韩国知识产权局提交的第10-2017-0143591号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容通过引用包含于此。
技术领域
本公开涉及一种电容器组件及制造该电容器组件的方法。
背景技术
近来，诸如虚拟现实(VR)的需要高数据传输容量的应用已经变成可商用。对于高数据传输容量，需要第五代(5G)移动通信，并且相应地，近来，对于5G移动通信的需求不断增加。迄今，5G移动通信的频带尚未清楚地标准化，但预计将使用几十GHz范围内的高频。通常，电容器在这样的高频率下具有电感器的特性，因此，可通过诸如微波传输带的金属图案来实现。然而，当微波传输带被设计为安装在基板中时，由于缺陷图案，可能会导致良率显著降低。因此，当用于高频的电容器被单独地制造并安装在基板中时，电容器可用微波传输带代替，从而产生高良率。
在通过粉末烧结制造的典型的多层陶瓷电容器(MLCC)的情况下，由于片设计方面的限制导致，基于输入端子与输出端子之间的距离，难以实现低容量电容。
发明内容
本公开的一方面可提供一种用于使输入端子和输出端子之间的间距最小化以提供低容量电容的电容器组件及制造该电容器组件的方法。
根据本公开的一方面，一种电容器组件可包括：电介质，包括彼此面对的第一主表面和第二主表面以及将所述第一主表面和所述第二主表面连接的至少一个端表面，所述电介质通过将所述至少一个端表面定位在所述电容器组件的下表面上而竖直地设置；及第一电极和第二电极，分别设置在所述电介质的所述第一主表面和所述第二主表面上，其中，所述第一电极和所述第二电极中的每者的尺寸大于所述电介质的尺寸。
根据本公开的另一方面，一种制造电容器组件的方法可包括：在第一基板的一个表面上形成介电层；通过去除所述介电层的一部分而将所述介电层划分成多个区域；将第二基板的一个表面结合到被分成所述多个区域的所述介电层的上部；在所述第一基板和所述第二基板中的每者的另一表面中形成多个凹槽和多个孔中的一者，在所述多个凹槽和所述多个孔中的一者上形成焊盘层；及相对于所述焊盘层进行切割，切割表面位于所述介电层的外侧。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更加清楚地理解，在附图中：
图1是根据本公开的示例性实施例的电容器组件的透视图；
图2是根据本公开的另一示例性实施例的电容器组件的透视图；
图3A至图3F是示出制造根据图1中示出的示例性实施例的电容器组件的工艺的示图；及
图4A至图4F是示出制造根据图2中示出的示例性实施例的电容器组件的工艺的示图。
具体实施方式
现将参照附图详细描述本公开的示例性实施例。
图1是根据本公开的示例性实施例的电容器组件的透视图。
参照图1，电容器组件可包括电介质110、第一电极120和第二电极130。
电介质110可设置在第一电极120与第二电极130之间，并且可利用诸如氧化铝(Al2O3)、SiO2、Sn3N4、ZrO2、CaTiO3、SrTiO3、(Ba,Sr)TiO3和BaTiO3的材料形成，在一些实施例中，电介质110可利用多种材料形成，以增强介电特性。
电介质110可包括彼此面对的第一主表面和第二主表面以及将第一主表面和第二主表面彼此连接的至少一个端表面。电介质110的第一主表面与第二主表面之间的距离(即，电介质110的厚度)可为10μm至100μm，更优选地，为10μm至50μm。根据本公开的示例性实施例，电介质110可以以10μm至100μm的厚度或更优选地以10μm至50μm的厚度来制备，以实现低容量电容。在图1和图2中，电介质110的第一主表面和第二主表面可对应于通过与X轴正交的Y轴和Z轴形成的表面。
电介质110的第一主表面的尺寸和第二主表面的尺寸可大于电介质110的至少一个端表面的尺寸。例如，电介质110的第一主表面和第二主表面可成形为如矩形，至少一个端表面可包括连接第一主表面和第二主表面的第一端表面、第二端表面、第三端表面和第四端表面，因此，电介质110可形成为如六面体。然而，在一些实施例中，电介质110的第一主表面和第二主表面可形成为诸如圆形、三角形等的各种形状。
电介质110可通过将至少一个端表面定位在电容器组件的下部(例如，电容器组件的安装表面)且将第一主表面和第二主表面定位在侧部而竖直地设置。相应地，根据本公开的示例性实施例，下面将描述的第一电极120和第二电极130可分别设置在竖直地设置的电介质110的第一主表面和第二主表面上，从而使输入端子和输出端子之间的距离最小化。
第一电极120可包括彼此面对的第一主表面和第二主表面以及连接第一电极120的第一主表面和第二主表面的至少一个端表面。第一电极120的第一主表面可设置为面对电介质110的第一主表面。
电介质110的第一主表面可设置在第一电极120的第一主表面的区域之内。因此，第一电极120的第一主表面的尺寸(例如，面积)可大于电介质110的第一主表面的尺寸。电介质110的第一主表面的边缘可与第一电极120的第一主表面的边缘分开第一参考距离，因此，电介质110可设置在第一电极120的第一主表面的区域之内。
第一电极120可包括自电介质110的第一主表面顺序设置的第一沟道层121和第一焊盘122。
第一沟道层121可通过使利用包括多晶硅和单晶硅中的至少一者的硅形成的基板掺杂P型杂质和N型杂质中的一者来形成。第一焊盘122可包括镍(Ni)，并且可电连接到设置在电容器组件的在Z轴方向上的下部的外部基板。
第二电极130可相对于电介质110与第一电极120对称地设置。
详细地，第二电极130可包括彼此面对的第一主表面和第二主表面以及连接第二电极130的第一主表面和第二主表面的至少一个端表面。在这种情况下，第二电极130的第一主表面可设置为面对电介质110的第二主表面。
电介质110的第二主表面可设置在第二电极130的第一主表面的区域之内。因此，第二电极130的第一主表面的尺寸(例如，面积)可大于电介质110的第二主表面的尺寸。电介质110的第二主表面的边缘可与第二电极130的第一主表面的边缘分开第二参考距离，因此，电介质110可设置在第二电极130的第一主表面的区域之内。
第二电极130可包括自电介质110的第二主表面顺序设置的第二沟道层131和第二焊盘132。
第二沟道层131可通过使利用包括多晶硅和单晶硅中的至少一者的硅形成的基板掺杂P型杂质和N型杂质中的一者来形成。第二焊盘132可包括镍(Ni)，并且可电连接到设置在电容器组件的在Z轴方向上的下部的外部基板。
图2是根据本公开的另一示例性实施例的电容器组件的透视图。根据图2中示出的示例性实施例的电容器组件与根据图1中示出的示例性实施例的电容器组件类似。因此，将省略其重复的描述，将就与图1中所示的电容器组件的不同之处描述图2中所示的电容器组件。
第一电极120可包括彼此面对的第一主表面和第二主表面以及连接第一电极120的第一主表面和第二主表面的至少一个端表面。第一电极120的第一主表面可设置为面对电介质110的第一主表面。
电介质110的第一主表面可设置在第一电极120的第一主表面的区域之内。因此，第一电极120的第一主表面的尺寸可大于电介质110的第一主表面的尺寸。
第一焊盘122可设置在第一沟道层121上，例如，第一焊盘122可嵌在第一沟道层121中，并使第一沟道层121中的第一焊盘122的至少一个表面暴露。
例如，第一焊盘122的至少一个表面可暴露在第一沟道层121的下部区域(即，在距第一沟道层121的下表面的阈值距离内的区域)中。第一焊盘122可通过第一电极120的第二主表面的下部区域和从第一电极120的第二主表面的下部区域延伸的至少一个端表面暴露，所述第二主表面相比第一主表面位于距电介质110较远侧。
第二电极130可相对于电介质110与第一电极120对称地设置。
第二电极130可包括彼此面对的第一主表面和第二主表面以及连接第二电极130的第一主表面和第二主表面的至少一个端表面。在这种情况下，第二电极130的第一主表面可设置为面对电介质110的第二主表面。
电介质110的第二主表面可设置在第二电极130的第一主表面的区域中。因此，第二电极130的第一主表面的尺寸可大于电介质110的第二主表面的尺寸。
第二焊盘132可设置在第二沟道层131上，例如，第二焊盘132可以以第二焊盘132的至少一个表面在第二沟道层131中暴露这样的方式嵌在第二沟道层131中。
例如，第二焊盘132的至少一个表面可暴露在第二沟道层131的下部区域中。第二焊盘132可通过第二电极130的第二主表面的下部区域和从所述第二主表面的下部区域延伸的至少一个端表面暴露，所述第二主表面相比第一主表面位于距电介质110较远侧。
图3A至图3F是示出制造根据图1中示出的示例性实施例的电容器组件的工艺的示图。
参照图3A至图3F，可以以制备第一基板121a(图3A)开始制造根据图1中示出的示例性实施例的电容器组件的工艺。第一基板121a可利用包括多晶硅和单晶硅中的至少一者的硅形成，所述硅可掺杂P型杂质和N型杂质中的一者。
可在第一基板121a的一个表面上形成介电层110a(图3B)。介电层110a可通过热氧化形成在第一基板121a上，并且例如，介电层110a可包括SiO2。
可选择性地去除介电层110a的部分区域，以将介电层110a分成多个区域(图3C)。根据本公开的示例性实施例，介电层110a可通过机械切割而分成多个区域，因此，可使多个介电层110a的偏差最小化，以精确地控制介电层110a的尺寸。
可将第二基板131a的一个表面结合到被分成多个区域的介电层110a的上部(图3D)。第二基板131a的一个表面可面对介电层110a。类似于第一基板121a，第二基板131a可利用诸如多晶硅或单晶硅的半导体材料形成，所述半导体材料还可包括P型杂质和N型杂质中的一者。
可在第一基板121a和第二基板131a中的每者的另一表面中形成在堆叠方向(即，X轴方向)上凹入预定深度的凹槽，凹槽可与被分成多个区域的介电层110a对应地形成。这里，凹槽的整个区域的一部分可在堆叠方向(即，X轴方向)上与介电层110a的对应于该凹槽的整个区域的一部分的区域叠置，并且介电层110a可设置在凹槽的整个区域之内。然后，可通过镀覆在凹槽中形成第一焊盘层122a和第二焊盘层132a(图3E)。
在形成第一焊盘层122a和第二焊盘层132a之后，可通过切割(dice)来相对于第一焊盘层122a和第二焊盘层132a切割第一基板121a和第二基板131a的外侧，以使第一焊盘层122a和第二焊盘层132a的端表面暴露到外部，以制造图1中所示的多个电容器组件(图3F)，其中，切割表面可位于介电层110a的外侧。
图4A至图4F是示出制造根据图2中示出的示例性实施例的电容器组件的工艺的示图。
参照图4A至图4F，可以以制备第一基板121a(图4A)开始制造根据图2中示出的示例性实施例的电容器组件的工艺。第一基板121a可利用诸如多晶硅或单晶硅的半导体材料形成，所述半导体材料还可包括P型杂质和N型杂质中的一者。
可在第一基板121a的一个表面上形成介电层110a(图4B)。介电层110a可通过热氧化形成在第一基板121a上，并且例如，介电层110a可包括SiO2。
可选择性地去除介电层110a的部分区域，以将介电层110a分成多个区域(图4C)。根据本公开的示例性实施例，介电层110a可通过机械切割而分成多个区域，因此，可使多个介电层110a的偏差最小化，以精确地控制介电层110a的尺寸。
可将第二基板131a的一个表面设置在被分成多个区域的介电层110a的上部上(图4D)。第二基板131a的一个表面可面对介电层110a。类似于第一基板121a，第二基板131a可利用诸如多晶硅或单晶硅的半导体材料形成，所述半导体材料还可包括P型杂质和N型杂质中的一者。
可在第一基板121a和第二基板131a中的每者的另一表面中形成在堆叠方向上延伸的孔，并且孔对应于被分成多个区域的介电层110a。这里，孔的整个区域的一部分可在堆叠方向上与介电层110a对应于孔的整个区域的一部分的区域叠置。然后，可通过镀覆在孔中形成第一焊盘层122a和第二焊盘层132a(图4E)。
在形成第一焊盘层122a和第二焊盘层132a之后，可通过切割来相对于第一焊盘层122a和第二焊盘层132a切割第一基板121a和第二基板131a的外侧，以使第一焊盘层122a和第二焊盘层132a的端表面暴露到外部，以制造图2中所示的多个电容器组件(图4F)，其中，切割表面可位于介电层110a的外侧。
根据本公开的示例性实施例，输入端子与输出端子之间的间距可被最小化，以实现低容量电容。
根据本公开的示例性实施例，电介质的尺寸可小于电极的尺寸，以防止电容由于随后执行的切割或结合而被改变，并且防止电介质被损坏。
虽然以上已示出并描述了示例性实施例，但对本领域的技术人员将显而易见的是，在不脱离本公开的由所附的权利要求限定的范围的情况下，可做出修改和变型。
Claims (15)
1.一种电容器组件，包括：
电介质，包括彼此面对的第一主表面和第二主表面以及将所述第一主表面和所述第二主表面彼此连接的至少一个端表面，所述电介质的所述第一主表面和所述第二主表面垂直于所述电容器组件的安装表面；及
第一电极和第二电极，所述第一电极的第一主表面和所述第二电极的第一主表面分别设置为覆盖所述电介质的所述第一主表面和所述第二主表面，
其中，所述第一电极的第一主表面的尺寸大于所述电介质的第一主表面的尺寸，并且所述第二电极的第一主表面的尺寸大于所述电介质的第二主表面的尺寸，并且
所述电介质在所述第一电极、所述电介质和所述第二电极堆叠的方向上的尺寸小于所述电介质在与堆叠方向垂直的方向上的尺寸。
2.根据权利要求1所述的电容器组件，其中，所述电介质的所述第一主表面和所述第二主表面之间的距离为10μm至100μm。
3.根据权利要求1所述的电容器组件，其中，所述电介质的所述第一主表面的边缘与所述第一电极的边缘分开第一参考距离，所述电介质的所述第二主表面的边缘与所述第二电极的边缘分开第二参考距离。
4.根据权利要求1所述的电容器组件，其中，所述第一电极和所述第二电极中的每者包括自所述电介质顺序设置的沟道层和焊盘，且所述沟道层将所述电介质与所述焊盘分开。
5.根据权利要求4所述的电容器组件，其中，所述沟道层通过使利用包括多晶硅和单晶硅中的至少一者的硅形成的基板掺杂P型杂质和N型杂质中的一者来形成。
6.根据权利要求4所述的电容器组件，其中，所述焊盘包括镍。
7.根据权利要求4所述的电容器组件，其中，所述焊盘与所述沟道层平行设置或者嵌在所述沟道层中，以暴露所述焊盘的至少一个表面。
8.根据权利要求7所述的电容器组件，其中，所述焊盘的所述至少一个表面在所述沟道层的下部区域中暴露，所述下部区域为距所述沟道层的下表面的阈值距离内的区域。
9.一种制造电容器组件的方法，包括：
在第一基板的一个表面上形成介电层；
通过去除所述介电层的一部分而将所述介电层划分成多个区域；
将第二基板的一个表面结合到被分成所述多个区域的所述介电层的上部；
在所述第一基板和所述第二基板中的每者的另一表面中形成多个凹槽和多个孔中的一者，在所述多个凹槽和所述多个孔中的一者上形成焊盘层；及
沿着所述介电层的所述多个区域之间的间隙切割所述第一基板和所述第二基板使得所述焊盘层的一部分表面暴露，切割表面位于所述介电层的所述区域的外侧，
其中，所述介电层在所述第一基板、所述介电层和所述第二基板堆叠的方向上的尺寸小于所述介电层在与堆叠方向垂直的方向上的尺寸。
10.根据权利要求9所述的方法，其中，所述第一基板和所述第二基板通过使硅基板掺杂P型杂质和N型杂质中的一者来形成。
11.根据权利要求9所述的方法，其中，所述介电层通过热氧化形成在所述第一基板上。
12.根据权利要求9所述的方法，其中，所述多个凹槽和所述多个孔中的一者形成为对应于被分成所述多个区域的所述介电层。
13.根据权利要求12所述的方法，其中，所述多个凹槽和所述多个孔中的一者的区域的一部分在堆叠方向上与所述介电层的与所述多个凹槽和所述多个孔中的一者的区域的一部分对应的区域叠置。
14.根据权利要求9所述的方法，其中，所述焊盘层通过镀覆形成在所述多个凹槽和所述多个孔中的一者中。
15.根据权利要求9所述的方法，其中，划分所述介电层的步骤包括通过机械切割来选择性地去除形成在所述第一基板的一个表面上的所述介电层的一部分。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2017-0143591 | 2017-10-31 | ||
| KR1020170143591A KR102018309B1 (ko) | 2017-10-31 | 2017-10-31 | 커패시터 부품 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109727771A CN109727771A (zh) | 2019-05-07 |
| CN109727771B true CN109727771B (zh) | 2021-09-21 |
Family
ID=66244254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810751754.9A Active CN109727771B (zh) | 2017-10-31 | 2018-07-10 | 电容器组件及制造该电容器组件的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10699845B2 (zh) |
| KR (1) | KR102018309B1 (zh) |
| CN (1) | CN109727771B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100002694A (ko) * | 2008-06-30 | 2010-01-07 | 주식회사 동부하이텍 | 커패시터 및 그 제조 방법 |
| CN103094275A (zh) * | 2011-11-04 | 2013-05-08 | 台湾积体电路制造股份有限公司 | 具有mom电容器的集成电路及其制造方法 |
| CN103210457A (zh) * | 2010-09-10 | 2013-07-17 | 小利兰·斯坦福大学托管委员会 | 压电传感装置和方法 |
| CN103456497A (zh) * | 2012-06-04 | 2013-12-18 | 旺宏电子股份有限公司 | 集成电路电容器及其制造方法 |
| CN104137193A (zh) * | 2012-02-29 | 2014-11-05 | 株式会社村田制作所 | 导电性膏以及电子部件、和电子部件的制造方法 |
| CN104217863A (zh) * | 2014-09-10 | 2014-12-17 | 武汉理工大学 | 场效应调控超级电容器的制备方法 |
| CN104813421A (zh) * | 2012-12-28 | 2015-07-29 | 英特尔公司 | 纳米结构电解能量储存设备 |
| JP2015216091A (ja) * | 2014-05-09 | 2015-12-03 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | ガラス組成物、それを含有する外部電極用ペースト、及び積層セラミック電子部品 |
| CN105531775A (zh) * | 2013-09-27 | 2016-04-27 | 株式会社村田制作所 | 层叠陶瓷电子部件 |
| CN106997878A (zh) * | 2017-03-31 | 2017-08-01 | 无锡中微晶园电子有限公司 | 双层结构的硅电容器及其制造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06302464A (ja) * | 1993-04-15 | 1994-10-28 | Mitsubishi Materials Corp | チップ形シリコンコンデンサ |
| JPH06302463A (ja) * | 1993-04-15 | 1994-10-28 | Mitsubishi Materials Corp | チップ形シリコンコンデンサ |
| US7151036B1 (en) | 2002-07-29 | 2006-12-19 | Vishay-Siliconix | Precision high-frequency capacitor formed on semiconductor substrate |
| KR100634241B1 (ko) | 2005-05-30 | 2006-10-13 | 삼성전자주식회사 | 반도체 커패시터 및 그 제조 방법 |
| US7670920B2 (en) * | 2007-04-09 | 2010-03-02 | Texas Instruments Incorporated | Methods and apparatus for forming a polysilicon capacitor |
| KR20110077162A (ko) | 2009-12-30 | 2011-07-07 | 주식회사 동부하이텍 | 반도체 소자의 커패시터 및 그의 제조 방법 |
| JP2013125955A (ja) | 2011-12-16 | 2013-06-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR101462769B1 (ko) * | 2013-03-28 | 2014-11-20 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판 |
| US20150028449A1 (en) * | 2013-07-25 | 2015-01-29 | International Business Machines Corporation | Nanoparticles for making supercapacitor and diode structures |
| US9460855B2 (en) * | 2013-10-01 | 2016-10-04 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board having the same |
| KR102029494B1 (ko) * | 2014-10-10 | 2019-10-07 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| JP6429027B2 (ja) * | 2015-09-15 | 2018-11-28 | Tdk株式会社 | 積層電子部品 |
| US9891450B2 (en) * | 2015-09-16 | 2018-02-13 | Stmicroelectronics (Crolles 2) Sas | Integrated electro-optic modulator |
| KR102068808B1 (ko) * | 2018-01-31 | 2020-01-22 | 삼성전기주식회사 | 커패시터 부품 |
-
2017
- 2017-10-31 KR KR1020170143591A patent/KR102018309B1/ko active IP Right Grant
-
2018
- 2018-04-27 US US15/965,528 patent/US10699845B2/en active Active
- 2018-07-10 CN CN201810751754.9A patent/CN109727771B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100002694A (ko) * | 2008-06-30 | 2010-01-07 | 주식회사 동부하이텍 | 커패시터 및 그 제조 방법 |
| CN103210457A (zh) * | 2010-09-10 | 2013-07-17 | 小利兰·斯坦福大学托管委员会 | 压电传感装置和方法 |
| CN103094275A (zh) * | 2011-11-04 | 2013-05-08 | 台湾积体电路制造股份有限公司 | 具有mom电容器的集成电路及其制造方法 |
| CN104137193A (zh) * | 2012-02-29 | 2014-11-05 | 株式会社村田制作所 | 导电性膏以及电子部件、和电子部件的制造方法 |
| CN103456497A (zh) * | 2012-06-04 | 2013-12-18 | 旺宏电子股份有限公司 | 集成电路电容器及其制造方法 |
| CN104813421A (zh) * | 2012-12-28 | 2015-07-29 | 英特尔公司 | 纳米结构电解能量储存设备 |
| CN105531775A (zh) * | 2013-09-27 | 2016-04-27 | 株式会社村田制作所 | 层叠陶瓷电子部件 |
| JP2015216091A (ja) * | 2014-05-09 | 2015-12-03 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | ガラス組成物、それを含有する外部電極用ペースト、及び積層セラミック電子部品 |
| CN104217863A (zh) * | 2014-09-10 | 2014-12-17 | 武汉理工大学 | 场效应调控超级电容器的制备方法 |
| CN106997878A (zh) * | 2017-03-31 | 2017-08-01 | 无锡中微晶园电子有限公司 | 双层结构的硅电容器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190048539A (ko) | 2019-05-09 |
| CN109727771A (zh) | 2019-05-07 |
| US10699845B2 (en) | 2020-06-30 |
| KR102018309B1 (ko) | 2019-09-04 |
| US20190131069A1 (en) | 2019-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5420619B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| US20220277899A1 (en) | Multi-layer ceramic electronic component | |
| KR100451949B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
| KR20170098560A (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
| JP2015146454A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| TWI754016B (zh) | 積層陶瓷電容器 | |
| US9978514B2 (en) | Multilayer ceramic electronic component and board for mounting the same | |
| JP2018098346A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP2012119681A (ja) | 積層セラミックキャパシタ | |
| US20150068792A1 (en) | Multilayer ceramic capacitor and board having multilayer ceramic capacitor embedded therein | |
| US10117333B2 (en) | Multilayer ceramic capacitor, mounting structure of multilayer ceramic capacitor, and taped electronic component array | |
| JP2014187216A (ja) | 積層セラミックコンデンサの製造方法 | |
| US11756989B2 (en) | Capacitor integrated structure | |
| US20230162925A1 (en) | Multi-layer ceramic electronic component, multi-layer ceramic electronic component mounting substrate, and multi-layer ceramic electronic component package | |
| CN108807669A (zh) | 电容器和具有该电容器的板 | |
| CN112242245A (zh) | 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法 | |
| JP2007109977A (ja) | セラミック基板の製造方法 | |
| CN109727771B (zh) | 电容器组件及制造该电容器组件的方法 | |
| US10199166B2 (en) | Capacitor | |
| US10755855B2 (en) | Capacitor and method of manufacturing the same | |
| CN113097194B (zh) | 射频模组及其制备方法 | |
| JP7307827B2 (ja) | 積層セラミック電子部品 | |
| WO2020170825A1 (ja) | トレンチキャパシタ及びトレンチキャパシタの製造方法 | |
| JP2012221990A (ja) | 半導体装置及びその製造方法 | |
| CN116844858A (zh) | 多层电容器和其中嵌有多层电容器的板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |