JP2007109977A - セラミック基板の製造方法 - Google Patents

セラミック基板の製造方法 Download PDF

Info

Publication number
JP2007109977A
JP2007109977A JP2005300755A JP2005300755A JP2007109977A JP 2007109977 A JP2007109977 A JP 2007109977A JP 2005300755 A JP2005300755 A JP 2005300755A JP 2005300755 A JP2005300755 A JP 2005300755A JP 2007109977 A JP2007109977 A JP 2007109977A
Authority
JP
Japan
Prior art keywords
layer
ceramic base
ceramic
base layer
shrinkage suppression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005300755A
Other languages
English (en)
Other versions
JP4867276B2 (ja
Inventor
Yuuki Ito
優輝 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005300755A priority Critical patent/JP4867276B2/ja
Publication of JP2007109977A publication Critical patent/JP2007109977A/ja
Application granted granted Critical
Publication of JP4867276B2 publication Critical patent/JP4867276B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】積層体を形成する際の圧着時の応力の偏りを低減することが可能で、形状精度の高いキャビティを備えたセラミック基板を効率よく製造することが可能なセラミック基板の製造方法を提供する。
【解決手段】第１セラミック基材層１１ａと、未焼成の第２セラミック基材層１１ｂとを連結する第１柱状連結体４ａを有する第１収縮抑制層１２ａを介して、第１セラミック基材層と、未焼成の第２セラミック基材層を積層して複合積層体Ａを形成した後、第２セラミック基材層１１ｂを、第１柱状連結体４ａに接続された第１領域Ｒ１と第１柱状連結体４ａに接続されていない第２領域Ｒ２とに分割できるように、第２セラミック基材層に、第２セラミック基材層１１ｂ側から第１収縮抑制層１２ａに達する第１切り込み溝６ａを形成し、焼成した後、第２セラミック基材層１１ｂの不要部分と第１収縮抑制層１２ａとを取り除き、キャビティを備えたセラミック基板を得る。
【選択図】図３

Description

本願発明は、セラミック基板の製造方法に関し、詳しくは、キャビティを備えたセラミック基板を効率よく製造するためのセラミック基板の製造方法に関する。
セラミック基板には、その表面に、搭載される表面実装部品を収容したりするためのキャビティを有する構造のものがある。
そして、その製造方法としては、キャビティを形成すべき部分に、セラミック基板を構成するセラミックの焼結温度では焼結しない材料からなる、非焼結層であるキャビティ形成層を配設して焼成を行い、焼成後に焼結されていないキャビティ形成層を除去してキャビティを備えたセラミック基板を得る方法が知られている（特許文献１参照）。
また、セラミック構造体にも、例えば、図３４に示すように、接続部材５１を介して接続された、キャビティ５２を有するセラミック焼結体５３と、キャビティを備えていないセラミック焼結体５４を備え、セラミック焼結体５３，５４の表面導体５５どうしが、接続部材５１を介して電気的に接続されているとともに、キャビティ５２内に電子部品５６が搭載された構造を有するものが知られている（特許文献２参照）。
そして、このセラミック構造体は、以下に説明する方法により製造されている。
(１)まず、表面に導体が形成され、かつ、キャビティとなる貫通孔を備えた未焼成のセラミック成形体と、貫通孔を備えていない、表面に導体が形成された未焼成のセラミック成形体とを用意する。
(２)また、セラミック成形体の焼結温度では焼結せず、厚み方向にビア導体が形成された接続部材形成用セラミックグリーンシートを用意する。
(３)そして、セラミック成形体と接続部材形成用セラミックグリーンシートとを、セラミック成形体により接続部材形成用セラミックグリーンシートを挟むようにして積層、圧着することにより、複合積層体を作製する。
(４)それから、複合積層体を、セラミック成形体が焼結し、接続部材形成用セラミックグリーンシートが焼結しない温度で、かつビア導体を構成する金属の融点以下の温度で焼成した後、焼成後の複合積層体から、接続部材形成用セラミックグリーンシートを除去して、キャビティを備えたセラミック構造体を得る。
(５)その後、キャビティ内に電子部品を実装する。これにより、図３４に示すようなセラミック構造体が得られる。
しかしながら、上記特許文献１のセラミック基板の製造方法のように、キャビティを形成すべき部分に、非焼結層であるキャビティ形成層を配設して焼成を行い、焼成後に非焼結層であるキャビティ形成層を除去してキャビティを備えたセラミック基板を得る方法の場合、キャビティが形成される部分の、基板厚みが異なり、かつ、非焼結層であるキャビティ形成層と接する面と、キャビティ形成層と接していない部分において収縮差が発生し、界面で亀裂が発生しやすいという問題点がある。
また、上記特許文献２の方法の場合、未焼成のセラミック成形体を接続部材形成用セラミックグリーンシートを介して積み重ね、圧着する工程で、圧着時の応力に偏りが生じ、キャビティとなる貫通孔が変形しやすく、形状精度の高いキャビティを備えたセラミック構造体を得ることが困難であるという問題点がある。
特許第３５１１９８２号公報 特開２００４−２０７４９５号公報
本願発明は、上記課題を解決するものであり、積層体を形成する際の圧着時の応力の偏りを低減することが可能で、形状精度の高いキャビティを備えたセラミック基板を効率よく製造することが可能なセラミック基板の製造方法を提供することを目的とする。
上記課題を解決するために、本願発明は、以下の構成を採用している。
すなわち、請求項１のセラミック基板の製造方法は、
未焼結または焼結済みの第１セラミック基材層と、未焼結の第２セラミック基材層と、前記第１セラミック基材層と前記第２セラミック基材層とを連結するための第１柱状連結体を有し、前記各セラミック基材層の焼結する温度では実質的に焼結しない第１収縮抑制層とを介して積層してなる、複合積層体を形成する複合積層体形成工程と、
前記第２セラミック基材層を、前記第１柱状連結体に接続された第１領域および前記第１柱状連結体に接続されていない第２領域に分割するように、前記複合積層体の前記第２セラミック基材層側から前記第１収縮抑制層に達する第１切り込み溝を形成する切り込み溝形成工程と、
前記複合積層体を、前記第１セラミック基材層が未焼結の場合には、前記第１および第２セラミック基材層が焼結し、かつ、前記第１収縮抑制層が実質的に焼結しない温度で焼成し、前記第１セラミック基材層が焼結済みの場合には、第２セラミック基材層が焼結し、かつ、前記第１収縮抑制層が実質的に焼結しない温度で焼成する焼成工程と、
前記第２セラミック基材層の前記第２領域と前記第１収縮抑制層とを取り除き、前記第２セラミック基材層の前記第１領域と前記第１セラミック基材層とが前記第１柱状連結体を介して連結されたセラミック基板を取り出す収縮抑制層除去工程と
を具備することを特徴としている。
また、請求項２のセラミック基板の製造方法は、請求項１の発明の構成において、前記第２領域が前記第１領域に取り囲まれるように形成されており、前記第２領域を取り除くことによって、前記第２セラミック基材層の前記第１領域および前記第１柱状連結体を土手部としたキャビティが形成されるように構成されていることを特徴としている。
また、請求項３のセラミック基板の製造方法は、請求項１または２の発明の構成において、前記第１切り込み溝を格子状の切り込み溝とすることを特徴としている。
また、請求項４のセラミック基板の製造方法は、請求項１〜３のいずれかの発明の構成において、前記第１セラミック基材層が、その表面および／または内部に第１導体パターンを有し、前記第２セラミック基材層が、その表面および／または内部に第２導体パターンを有しており、前記第１柱状連結体が、前記第１導体パターンと前記第２導体パターンとを電気的に接続する、導電性材料からなる柱状連結体を含むことを特徴としている。
また、請求項５のセラミック基板の製造方法は、請求項１〜４のいずれかの発明の構成において、前記第１柱状連結体が、前記第１導体パターンと前記第２導体パターンとを電気的には接続していない補強用柱状連結体を含むことを特徴としている。
また、請求項６のセラミック基板の製造方法は、請求項１〜５のいずれかの発明の構成において、前記第２セラミック基材層の前記第２領域に、特性評価用導体パターンを形成することを特徴としている。
また、請求項７のセラミック基板の製造方法は、請求項２〜６のいずれかの発明の構成において、前記第１セラミック基材層と、前記第２セラミック基材層と、前記第１柱状連結体とにより規定される空間を埋めるように樹脂層を設ける工程を備えることを特徴としている。
また、請求項８のセラミック基板の製造方法は、請求項７の発明の構成において、前記キャビティ内に表面実装部品を搭載する工程を備え、前記表面実装部品の少なくとも一部を覆うように前記樹脂層を設けることを特徴としている。
また、請求項９のセラミック基板の製造方法は、請求項１〜８のいずれかの発明の構成において、前記複合積層体形成工程において、前記第１セラミック基材層の、前記第２セラミック基材層側とは反対側に、前記各セラミック基材層の焼結する温度では実質的に焼結しない第２収縮抑制層を介して積層された未焼結の第３セラミック基材層を有しており、かつ、前記第２収縮抑制層には、前記第１セラミック基材層と前記第３セラミック基材層とを連結するための第２柱状連結体が形成された複合積層体を形成し、
前記切り込み溝形成工程において、前記第３セラミック基材層を前記第２柱状連結体に接続された第１領域、前記第２柱状連結体に接続されていない第２領域に分割するように、前記第３セラミック基材層側から前記第２収縮抑制層に達する第２切り込み溝を形成し、
前記焼成工程において、前記第１セラミック基材層が未焼結の場合には、前記第１、第２および第３セラミック基材層が焼結し、かつ、前記第１および第２収縮抑制層が実質的に焼結しない温度で焼成し、前記第１セラミック基材層が焼結済みの場合には、前記第２および第３セラミック基材層が焼結し、かつ、前記第１および第２収縮抑制層が実質的に焼結しない温度で焼成した後、
前記収縮抑制層除去工程において、前記第３セラミック基材層の前記第２領域ならびに前記第２収縮抑制層を取り除くことによって、前記第１セラミック基材層の、前記第２セラミック基材層側である第１主面側に、前記第２セラミック基材層の前記第１領域および前記第１柱状連結体を土手部とした第１キャビテイを、前記第１セラミック基材層の、前記第３セラミック基材層側である第２主面側に、前記第３セラミック基材層の前記第１領域および前記第２柱状連結体を土手部とした第２キャビティを形成することを特徴としている。
また、請求項１０のセラミック基板の製造方法は、請求項１〜８のいずれかの発明の構成において、前記複合積層体形成工程において、前記第２セラミック基材層の、前記第１セラミック基材層とは反対側に、前記各セラミック基材層の焼結する温度では実質的に焼結しない第２収縮抑制層を介して積層された未焼結の第３セラミック基材層を有しており、かつ、前記第２収縮抑制層には、前記第２セラミック基材層と前記第３セラミック基材層とを連結するための第２柱状連結体が形成された複合積層体を形成し、
前記切り込み溝形成工程において、前記第３セラミック基材層を前記第２柱状連結体に接続された第１領域、前記第２柱状連結体に接続されていない第２領域に分割するように、前記第３セラミック基材層側から前記第１収縮抑制層に達する第３切り込み溝を形成し、
前記焼成工程において、前記第１セラミック基材層が未焼結の場合には、前記第１、第２および第３セラミック基材層が焼結し、かつ、前記第１および第２収縮抑制層が実質的に焼結しない温度で焼成し、前記第１セラミック基材層が焼結済みの場合には、前記第２および第３セラミック基材層が焼結し、かつ、前記第１および第２収縮抑制層が実質的に焼結しない温度で焼成した後、
前記収縮抑制層除去工程において、前記第３セラミック基材層の前記第２領域ならびに前記第２収縮抑制層を取り除くことによって、側壁に段差部を有する段差付きキャビティを形成すること
を特徴としている。
また、請求項１１のセラミック基板の製造方法は、請求項１〜８のいずれかの発明の構成において、前記切り込み溝形成工程において、前記第１セラミック基材層を、前記第１柱状連結体に接続された第１領域、前記第１柱状連結体に接続されていない第２領域に分割するように、前記第１セラミック基材層側から前記第１収縮抑制層に達する第４切り込み溝を形成し、
前記焼成工程において、前記第１セラミック基材層が未焼結の場合には、前記第１および第２セラミック基材層が焼結し、かつ、前記第１収縮抑制層が実質的に焼結しない温度で焼成し、前記第１セラミック基材層が焼結済みの場合には、第２セラミック基材層が焼結し、かつ、前記第１収縮抑制層が実質的に焼結しない温度で焼成した後、
前記収縮抑制層除去工程において、前記第１セラミック基材層の前記第２領域を取り除くことにより、両面にキャビティを形成することを特徴としている。
また、請求項１２のセラミック基板の製造方法は、請求項１〜１１のいずれかの発明の構成において、前記各セラミック基材層のうち、切り込み溝が形成されることになる最も外側のセラミック基材層の外側に、収縮抑制層を配設し、前記収縮抑制層を介して、前記切り込み溝が形成されるべきセラミック基材層に切り込み溝を形成することを特徴としている。
また、請求項１３のセラミック基板の製造方法は、請求項１〜１２のいずれかの発明の構成において、前記セラミック基材層のうち、最も外側のセラミック基材層の外側に、収縮抑制層を配設し、両主面に前記収縮抑制層が配設された状態で前記複合積層体を焼成することを特徴としている。
また、請求項１４のセラミック基板の製造方法は、請求項１３の発明の構成において、両主面に切り込み溝のない収縮抑制層が配設された状態で前記複合積層体を焼成することができるように、最も外側の収縮抑制層に切り込み溝が形成されている場合に、さらにその外側に切り込み溝の形成されていない収縮抑制層を配設することを特徴としている。
また、請求項１５のセラミック基板の製造方法は、請求項１３の発明の構成において、前記最外層の収縮抑制層の少なくとも一方に、金属を導電成分として含有する導電材料からなる突起部形成用柱状体を設けておき、前記複合積層体の焼成後、前記最外層の収縮抑制層を取り除くことにより、突起電極を備えたセラミック基板を得ることを特徴としている。
また、請求項１６のセラミック基板の製造方法は、請求項１〜１５のいずれかの発明の構成において、前記各工程を、複数のセラミック基板を集合してなる集合基板の状態で実施し、焼成後、前記集合基板を子基板に分割する工程を有することを特徴としている。
また、請求項１７のセラミック基板の製造方法は、請求項１６の発明の構成において、前記集合基板を前記子基板に分割するための分割溝を、各切込み溝を形成する面側から前記第１セラミック基材層に達するように形成することを特徴としている。
本願請求項１のセラミック基板の製造方法は、未焼結または焼結済みの第１セラミック基材層と、未焼結の第２セラミック基材層と、第１セラミック基材層と第２セラミック基材層とを連結するための第１柱状連結体を有し、各セラミック基材層の焼結する温度では実質的に焼結しない第１収縮抑制層とを介して積層してなる、複合積層体を形成するようにしているので、従来のように、キャビティとなる貫通孔のない状態で、複合積層体を形成することが可能になるため、複合積層体の全面に均一な圧力をかけることが容易になり、複合積層体を形成する際の圧着工程でキャビティとなる貫通孔に変形を生じたりすることがない。
また、複合積層体を形成した後、第２セラミック基材層を、第１柱状連結体に接続された第１領域および第１柱状連結体に接続されていない第２領域に分割するように、複合積層体の第２セラミック基材層側から第１収縮抑制層に達する第１切り込み溝を形成し、その後、未焼結のセラミック基材層が焼結し、収縮抑制層が実質的に焼結しない温度で焼成した後、第２セラミック基材層の第２領域と収縮抑制層とを取り除くようにしており、焼成後にセラミック基材層の不要部分を容易に除去することが可能で、かつ、収縮抑制層が配設された状態で焼成が行われるため、焼成工程において、焼成後にキャビティとなる部分やその周辺部分の変形を防止することが可能になるとともに、セラミック基材層の不要部分すなわち、キャビティとなる部分と、収縮抑制層とを容易に取り除くことが可能になり、キャビテイ部分の形状精度やその周辺部分をはじめ、全体としての形状精度の高いセラミック基板を効率よく製造することが可能になる。
すなわち、複合積層体の段階では、貫通孔が形成されていない平坦な構造を有しているため、圧着時などに生じる応力のばらつきを軽減することが可能になるとともに、切り込み溝の形成された複合積層体の焼成工程では、収縮抑制層を備えた状態で焼成が行われるため、焼成工程での無用の変形を防止することが可能になり、形状精度の高いセラミック基板を効率よく製造することが可能になる。
また、基材層を貫通する切り込み溝は基材層間の収縮抑制層に達する深さにまで形成することが可能で、かつ、収縮抑制層は厚く形成することができるため、切り込み溝の深さに、ある程度のばらつきが許容されるため、安定して形状精度の高いキャビティを備えたセラミック基板を形成することが可能になる。
また、セラミック基材層と、柱状連結体を備えた収縮抑制層を積層して、複合積層体を形成するが、同一セラミック基材層内に厚みが異なる部分が存在しないため、焼成時にセラミック基材層の厚み方向に応力がばらつくことを抑制、防止しつつ、収縮させることが可能になる。すなわち、キャビティ部分の周辺部の土手部を構成するセラミック基材層と、キャビティの底部を構成するセラミック基材層が収縮抑制層によって分断されているため、各セラミック基材層の収縮は互いに影響せず、それぞれ平坦なセラミック基材層を形成することが可能になり、土手部を構成するセラミック基材層とキャビティ底部を構成するセラミック基材層が、柱状連結体を介して連結された、形状精度の高いセラミック基板を得ることが可能になる。
また、請求項２のセラミック基板の製造方法は、請求項１の発明の構成において、第２領域が第１領域に取り囲まれるように形成されており、第２領域を取り除くことによって、第２セラミック基材層の第１領域および第１柱状連結体を土手部としたキャビティが形成されるように構成されているので、凹部の周囲が土手により囲まれた構造を有するキャビティを備えたセラミック基板を効率よく製造することが可能になる。
また、請求項３のセラミック基板の製造方法のように、請求項１または２の発明の構成において、第１切り込み溝を格子状の切り込み溝とすることにより、格子状に仕切られた領域の内の所定の領域を除去して、所望の平面形状を有するキャビティを備えたセラミック基板を効率よく製造することが可能になる。
また、請求項４のセラミック基板の製造方法は、請求項１〜３のいずれかの発明の構成において、第１セラミック基材層が、その表面および／または内部に第１導体パターンを有し、第２セラミック基材層が、その表面および／または内部に第２導体パターンを有しており、第１柱状連結体が、第１導体パターンと第２導体パターンとを電気的に接続する、導電性材料からなる柱状連結体を含んでいるので、特に電気的接続用部材を設けることなく、第１導体パターンと第２導体パターンとが電気的に接続された構造を有するセラミック基板を効率よく製造することが可能になる。
また、請求項５のセラミック基板の製造方法のように、請求項１〜４のいずれかの発明の構成において、第１柱状連結体が、第１導体パターンと第２導体パターンとを電気的には接続していない補強用柱状連結体を含んだ構成とすることにより、土手部のキャビティ底部への連結強度の大きいセラミック基板を効率よく製造することが可能になる。
また、請求項６のセラミック基板の製造方法のように、請求項１〜５のいずれかの発明の構成において、第２セラミック基材層の第２領域に、特性評価用導体パターンを形成するようにした場合、例えば、インダクタンスＬ、容量Ｃ、抵抗Ｒなどを備えた特性評価用導体パターンを配設することにより、複合積層体の特性を把握できるプロセスコントロールモニター基板を得ることができる。このプロセスコントロールモニター基板に積層ずれなどに関する位置情報を持たせておくことにより、導体パターンの面内ばらつきなどを把握することが可能になり、製品をキープして、破壊検査などを行うことなく、ロットや面内ばらつきを把握して、安定した生産性を確保することが可能になる。
また、請求項７のセラミック基板の製造方法のように、請求項２〜６のいずれかの発明の構成において、第１セラミック基材層と、第２セラミック基材層と、第１柱状連結体とにより規定される空間を埋めるように樹脂層を設ける工程を備えるようにした場合、上記空間が樹脂層で封止された、さらに信頼性の高い電子部品を効率よく製造することが可能になる。
また、請求項８のセラミック基板の製造方法のように、請求項７の発明の構成において、キャビティ内に表面実装部品を搭載する工程を備え、表面実装部品の少なくとも一部を覆うように樹脂層を設けるようにした場合、キャビティ部およびキャビティに搭載された表面実装部品が樹脂層で封止された、さらに信頼性の高い電子部品を効率よく製造することが可能になる。
また、請求項９のセラミック基板の製造方法は、請求項１〜８のいずれかの発明にかかるものであって、複合積層体形成工程において、第１セラミック基材層の、第２セラミック基材層側とは反対側に、各セラミック基材層の焼結する温度では実質的に焼結しない第２収縮抑制層を介して積層された未焼結の第３セラミック基材層を有し、かつ、第２収縮抑制層には、第１セラミック基材層と第３セラミック基材層とを連結するための第２柱状連結体が形成された複合積層体を形成し、切り込み溝形成工程において、第３セラミック基材層を第２柱状連結体に接続された第１領域、第２柱状連結体に接続されていない第２領域に分割するように、第３セラミック基材層側から第２収縮抑制層に達する第２切り込み溝を形成し、焼成工程において、未焼結のセラミック基材層が焼結し、収縮抑制層が実質的に焼結しない温度で焼成した後、収縮抑制層除去工程において、第３セラミック基材層の第２領域ならびに第２収縮抑制層を取り除くようにしているので、第１セラミック基材層の、第２セラミック基材層側である第１主面側に、第２セラミック基材層の第１領域および第１柱状連結体を土手部とした第１キャビテイを、第１セラミック基材層の、第３セラミック基材層側である第２主面側に、第３セラミック基材層の第１領域および第２柱状連結体を土手部とした第２キャビティを備えた構造を有するセラミック基板を効率よくしかも確実に製造することが可能になる。
また、請求項１０のセラミック基板の製造方法は、請求項１〜８のいずれかの発明にかかるものであって、複合積層体形成工程において、第２セラミック基材層に関して第１セラミック基材層とは反対側に、各セラミック基材層の焼結する温度では実質的に焼結しない第２収縮抑制層を介して積層された未焼結の第３セラミック基材層を有しており、かつ、第２収縮抑制層には、第２セラミック基材層と第３セラミック基材層とを連結するための第２柱状連結体が形成された複合積層体を形成し、切り込み溝形成工程において、第３セラミック基材層を第２柱状連結体に接続された第１領域、第２柱状連結体に接続されていない第２領域に分割するように、第３セラミック基材層側から第１収縮抑制層に達する第３切り込み溝を形成し、焼成工程において、未焼結のセラミック基材層が焼結し、収縮抑制層が実質的に焼結しない温度で焼成した後、収縮抑制層除去工程において、第３セラミック基材層の第２領域ならびに第２収縮抑制層を取り除くようにしているので、側壁部に段差部を有する段差付きキャビティを備えたセラミック基板を効率よくしかも確実に製造することが可能になる。
また、キャビティの内壁の形状が、キャビティ形成用の貫通孔を備えた複合積層体を直接圧着する工法に比べて、シャープで形状精度の高い段差付きキャビティを備えたセラミック基板を得ることが可能になる。
また、請求項１１のセラミック基板の製造方法は、請求項１〜８のいずれかの発明にかかるものであって、切り込み溝形成工程において、第１セラミック基材層を、第１柱状連結体に接続された第１領域、第１柱状連結体に接続されていない第２領域に分割するように、第１セラミック基材層側から第１収縮抑制層に達する第４切り込み溝を形成し、焼成工程において、未焼結のセラミック基材層が焼結し、収縮抑制層が実質的に焼結しない温度で焼成した後、収縮抑制層除去工程において、第１セラミック基材層の第２領域を取り除くようにしているので、両面にキャビティを形成することができる。したがって、表裏両面にキャビティを備えた構造を有するセラミック基板を効率よくしかも確実に製造することが可能になる。
すなわち、厚みのある表面実装部品、特にワイヤボンディングが必要なＩＣを両面に配置しなくてはならないような場合に、厚みのある部品をキャビティ内部に配置することによって全体的な低背化を実現することが可能なセラミック基板を提供することが可能になる。
また、請求項１２のセラミック基板の製造方法は、請求項１〜１１のいずれかの発明の構成において、各セラミック基材層のうち、切り込み溝が形成されることになる最も外側のセラミック基材層の外側に、収縮抑制層を配設し、収縮抑制層を介して、切り込み溝が形成されるべきセラミック基材層に切り込み溝を形成するようにしているので、切り込み溝の形成工程で複合積層体が変形して、形状精度の低下を招くことを阻止することが可能になるとともに、焼成工程で、最も外側のセラミック基材層の外側に収縮抑制層を備えた状態で焼成することにより、焼成工程における変形を抑制、防止することが可能になる。
また、請求項１３のセラミック基板の製造方法は、請求項１〜１２のいずれかの発明の構成において、セラミック基材層のうち、最も外側のセラミック基材層の外側に、収縮抑制層を配設し、両主面に収縮抑制層が配設された状態で複合積層体を焼成するようにしているので、焼成工程で複合積層体が主面に平行な方向に収縮することを抑制、防止して、形状精度の高いセラミック基板を確実に製造することが可能になる。
また、請求項１４のセラミック基板の製造方法のように、請求項１３の発明の構成において、両主面に切り込み溝のない収縮抑制層が配設された状態で複合積層体を焼成することができるように、最も外側の収縮抑制層に切り込み溝が形成されている場合に、さらにその外側に切り込み溝の形成されていない収縮抑制層を配設するようにした場合、焼成工程での変形をより確実に防止して、さらに形状精度、寸法精度の高いセラミック基板を確実に製造することが可能になる。
また、請求項１５のセラミック基板の製造方法のように、請求項１３の発明の構成において、最外層の収縮抑制層の少なくとも一方に、金属を導電成分として含有する導電材料からなる突起部形成用柱状体を設けておき、複合積層体の焼成後、最外層の収縮抑制層を取り除くことにより、表面に突起電極を備えたセラミック基板を効率よく製造することが可能になる。
また、請求項１６のセラミック基板の製造方法は、請求項１〜１５のいずれかの発明の構成において、各工程を、複数のセラミック基板を集合してなる集合基板の状態で実施し、焼成後、集合基板を子基板に分割する工程を有しているので、集合基板を分割して多数の子基板を効率よく得ることが可能になり、コストの低減を図ることが可能になる。
また、請求項１７のセラミック基板の製造方法は、請求項１６の発明の構成において、集合基板を子基板に分割するための分割溝を、各切り込み溝を形成する面側から第１セラミック基材層に達するように形成するようにしているので、キャビティ形成のためのセラミック基材層の不要部分を除去した状態においても、集合基板を確実に一体に保持することが可能になり、その後に分割溝に沿って集合基板を分割することにより、集合基板を分割して多数の子基板を効率よく得ることが可能になり、さらに確実にコストの低減を図ることが可能になる。
以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。
図１〜８は本願発明の実施例１にかかるセラミック基板の製造方法を示す図である。
また、図９〜１９は、本願発明の実施例１にかかるセラミック基板の製造方法および該製造方法により製造されるセラミック基板の変形例などを示す図である。
以下、図１〜１９を参照しつつ、本願発明の実施例１にかかるセラミック基板の製造方法について説明する。
(１)まず、セラミック材料を含む複数のセラミック基板用のセラミックグリーンシート（以下「基板用グリーンシート」という）を作製する。手順は以下の通りである。
ＣａＯ：１０〜５５重量％、ＳｉＯ2：４５〜７０重量％、Ａｌ2Ｏ3：０〜３０重量％、不純物０〜１０重量％、およびＢ2Ｏ3：外掛けで５〜２０重量％を含む混合物を１４５０℃で溶融してガラス化した後、水中で急冷し、これを粉砕して平均粒径が３．０〜３．５μmのＣａＯ−ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3系ガラス粉末を作製する。
なお、この実施例１では、ＣａＯ−ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3系ガラスを用いたが、８００〜１０００℃で焼結する他のガラスを用いてもよい。
それから、このガラス粉末：５０〜６５重量％（好ましくは６０重量％）と不純物が０〜１０重量％のアルミナ粉末：５０〜３５重量％（好ましくは４０重量％）とを混合してセラミック粉末を作製する。そして、このセラミック粉末に、例えばトルエン、キシレン、水系などの溶剤、例えばアクリル、ブチラール系の樹脂などのバインダ、および例えばジオクチルフタレート（ＤＯＰ）、ジブチルフタレート（ＤＢＰ）などの可塑剤を加え、十分に混練・分散させて粘度２０００〜４００００ｃｐｓのスラリーを作製し、通常のキャスティング法（例えばドクターブレード法）を用いて、例えば厚み０．０１〜０．４mmのグリーンシート、すなわち製品であるセラミック基板の主要部を構成する基板用グリーンシートを作製する。
なお、この基板用グリーンシートを製造する際に、組成比や添加剤を調整し、下記の収縮抑制層用グリーンシート２よりも、適度に柔らかい性状としておくことにより、後工程の成形加工時に、型への追随性を向上させ、加工精度を高めることが可能になるとともに、基板用グリーンシートに亀裂、欠けなどが発生することを抑制、防止することが可能になる。
(２)それから、上記(１)の工程で作製した基板用グリーンシート１（図１）を打ち抜き型やパンチングマシンなどを用いて所定の寸法にカットし、層間接続用のビアホール３３（図１）を形成する。
(３)上記(２)の工程で加工した複数枚の基板用グリーンシートのビアホール３３に導体ペーストを充填することによりビアホール導体３４を形成する。さらに、基板用グリーンシート１に導体ペーストを印刷することにより表面導体３１，内層導体３２などとなる所定の配線パターンを形成する。
このときに用いる導体ペーストとしては、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ、Ｃｕ粉末などを導電成分とする導体ペーストを使用する。必要に応じて、導体ペーストとともに、あるいは、導体ペーストの代わりに、抵抗ペーストやガラスペーストを印刷することも可能である。
この基板用グリーンシート１を複数積層することにより、セラミック基材層１１（図１，図２）が形成される。
(４)また、基板用グリーンシート１の焼成温度では焼結しないセラミックを含む、複数の収縮抑制層用グリーンシート２（図１）を作製する。
収縮抑制層用グリーンシート２は、たとえば、有機ビヒクル中にアルミナ粉末を分散させてスラリーを調製し、これをキャスティング法によってシート状に成形することにより得ることができる。このようにして得られた収縮抑制層用グリーンシート２の焼結温度は、１５００〜１６００℃であるため、基板用グリーンシート１が焼結する温度（例えば、８００〜１０００℃）では焼結せず、この収縮抑制層用グリーンシート２を接合させた状態で基板用グリーンシート１を焼成することにより、基板用グリーンシート１の平面方向に関する収縮を抑制しつつ焼結させることが可能になる。
なお、この収縮抑制層用グリーンシート２は、プレス時に未焼成セラミック体を傷めることなく加工することができるように、基板用グリーンシート１よりも、硬くなるように物性を調整したものを用いる。
そして、この収縮抑制層用グリーンシート２を複数積層することにより、第１収縮抑制層１２ａ（図１，図２）が形成される。
(５)収縮抑制層用グリーンシート２のうち、複数の基板用グリーンシート１を積層した積層体である第１および第２セラミック基材層１１ａ、１１ｂの間に挟み込まれるように配設される第１収縮抑制層１２ａを形成するための収縮抑制層用グリーンシートについては、打ち抜き型やパンチングマシンなどを用いて接続用ビアホール３を形成する。
そして、この接続用ビアホール３に第１柱状連結体４ａとなるペーストを充填した収縮抑制層グリーンシート２を積層することにより、第１および第２セラミック基材層１１ａ、１１ｂ間を接続・固定する第１柱状連結体４ａを備えた第１収縮抑制層１２ａが形成される。
なお、第１柱状連結体４ａ用の材料としては、基板用グリーンシート１の層間接続用のビアホール３３に充填されるビアホール導体３４と同じ材料、基板用グリーンシート１の層間接続用のビアホール３３にガラスペーストを充填する場合にあっては、それと同種材料のガラスペースト、さらには異種材料のペーストなどの種々の材料を用いることが可能である。
(６)次に、基板用グリーンシート１ならびに収縮抑制層用グリーンシート２を積層して、図１および２に示すような、キャビティ形成用の貫通孔などがなく、表裏面が平坦な直方体形状の複合積層体Ａを形成する。
この複合積層体Ａは、キャビティの底板となる、基板用グリーンシート１を複数枚積層した第１セラミック基材層１１ａと、キャビティの土手部となる、基板用グリーンシート１を複数枚積層した第２セラミック基材層１１ｂを備えているとともに、両者の間には、第１柱状連結体４ａを備えた第１収縮抑制層１２ａが挟み込まれるように配設されており、さらに、第１および第２セラミック基材層１１ａ、１１ｂの表裏両主面側には収縮抑制層用グリーンシート２を複数枚積層した外側収縮抑制層１２ｃが配設されている。
また、この実施例１では、第２セラミック基材層１１ｂの内部に、インダクタンスＬ、容量Ｃ、抵抗Ｒなどを備えた特性評価用導体パターン２５が配設されており、特性評価用導体パターン２５に位置情報などを記載させておくことにより、複合積層体の特性を把握できるプロセスコントロールモニター基板を得ることができる。
そして、このプロセスコントロールモニター基板に積層ずれなどに関する位置情報を持たせておくことにより、導体パターンの面内ばらつきなどを把握することが可能になり、製品をキープして、破壊検査などを行うことなく、ロットごとの特性のばらつきや集合基板ごとの特性のばらつきなどを把握して、安定した生産性を確保することができるように構成されている。
(７)さらにキャビティを形成するために、第２セラミック基材層１１ｂを、第１柱状連結体４ａに接続された第１領域Ｒ１および第１柱状連結体４ａに接続されていない第２領域Ｒ２に分割するように、複合積層体Ａの第２セラミック基材層１１ｂ側から、第２セラミック基材層１１ｂを貫通し、２つのセラミック基材層間の第１収縮抑制層１２ａに達する第１切り込み溝６ａを、複合積層体Ａ（子基板）に対し縦横各々２本ずつ格子状に形成する（図３、４参照）。これにより、複合積層体Ａは、平面的に見た場合、中央部２０とその周辺部２０ａの合計９つの領域に区分されることになる。
また、複合積層体Ａ（子基板）への切り込み溝６ａの形成態様は、上述のように９つの領域に分割される態様に限定されるものではない。また、カットラインを直線でなく、曲線とすることも可能である。
(８)それから、第１切り込み溝６ａが形成された状態においても、貫通孔や凹凸などのない、直方体形状を維持した複合積層体Ａを静水圧プレス、あるいは金型を用いた一軸プレスを用いて圧着し、圧着された複合積層体Ａを得る（図５）。
なお、プレスは、１００〜２０００ｋｇ／cm2、好ましくは１０００〜２０００ｋｇ／cm2のプレス圧力で、３０〜１００℃、好ましくは５０〜８０℃の温度で実施する。
また、この実施例１では第１切り込み溝６ａを形成した後で、圧着を行っているが、圧着した後、第１切り込み溝６ａを形成するようにしてもよい。
(９)それから、圧着された複合積層体Ａを、第１および第２セラミック基材層１１ａ、１１ｂが焼結する温度、例えば１０００℃以下、好ましくは８００〜１０００℃の温度で焼成することにより、複合積層体Ａの内部に、焼結した第１セラミック基材層１１ａと第２セラミック基材層１１ｂとが、焼結した第１柱状連結体４ａにより連結された焼結基板１４（図６参照）を形成する。
なお、第１柱状連結体４ａの形成材料として、Ｃｕ粉末などの卑金属粉末を導電成分とする導体ペーストを用いた場合には、酸化防止のため還元雰囲気で焼成することが必要になるが、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔなどの貴金属粉末を導電成分とする導電ペーストを用いた場合には大気中で焼成することも可能である。
(10)次に、切り込み溝６ａにより第２セラミック基材層１１ｂの第１領域Ｒ１とは切り離されている第２セラミック基材層１１ｂの第２領域Ｒ２、すなわち、図４の中央部２０に対応する部分、焼結されていない第１収縮抑制層１２ａ、および表裏両主面側の外側収縮抑制層１２ｃを取り除き、図６、図７、および図８に示すように、キャビティＣを備えた焼結基板（セラミック基板）１４を得る。この焼結基板（セラミック基板）１４は、第２セラミック基材層１１ｂの第１領域Ｒ１と第１セラミック基材層１１ａとが第１柱状連結体４ａを介して連結され、第１のセラミック基材層１１ａの周囲に、第１柱状連結体４ａと、第１柱状連結体４ａにより保持された第２セラミック基材層１１ｂの第１領域Ｒ１からなる、四角形環状の土手部Ｂを備え、土手部Ｂに囲まれた部分にキャビティＣを備えた構造を有している。
なお、第１収縮抑制層１２ａ、外側収縮抑制層１２ｃを除去する方法としては、超音波洗浄やアルミナ砥粒を吹き付ける方法などの物理的処理方法や、エッチングなどの化学的処理方法のどちらの方法を用いてもよく、また、物理的処理方法と化学的処理方法を組み合わせて用いることも可能である。
(11)それから、焼結基板（セラミック基板）１４に各種電子部品を、高い信頼性を備えた態様で実装するために、表面に露出した表面導体３１やビアホール導体３４には、めっき膜を形成する。
このとき、めっき膜の材質としては、例えば、Ｎｉ−Ａｕ、Ｎｉ−Ｐｄ−Ａｕ、Ｎｉ−Ｓｎなどを使用することが望ましい。なお、めっき膜の形成方法としては、電解めっき、無電解めっきのいずれを使用することも可能である。
(12)図９に示すように、セラミック基板１４の、キャビティＣに、例えば、半導体素子１７などの表面実装部品を実装し、図１０に示すように、樹脂８で封止することにより、片面にキャビティＣを具備し、内部に半導体素子１７などの表面実装部品が搭載された高度なモジュール基板１１４が得られる。
また、図１１に示すように、セラミック基板１４に半導体素子１７などの表面実装部品を搭載した後、樹脂８で封止し、樹脂８で封止された半導体素子１７が下面側になるようにして、マザーボード９などに搭載することにより、上面側にも電子部品１６などの表面実装部品を搭載することが可能になり、両主面に電子部品１６や半導体素子１７の表面実装部品が効率よく配設された高度なモジュール基板１１４ａを効率よく製造することが可能になる。
なお、上記実施例１では、一つのセラミック基板１４を製造する場合について説明しているが、複数のセラミック基板を集合してなる集合基板３５の状態で本願発明を実施し、焼成後、集合基板３５を個々のセラミック基板１４に分割することにより、個々のセラミック基板１４を得ることも可能である。
その場合、例えば、図１２に示すように、キャビティＣの土手部Ｂとなる第２セラミック基材層１１ｂ側の面から、複合積層体Ａである個々のセラミック基板１４に分割するための分割溝５を、ダイシングブレードなどを用いて第１セラミック基材層１１ａの厚みの２０％程度の深さまで形成しておき、焼成後に、集合基板３５を分割するように構成することができる。
なお、複数のセラミック基板１４を集合してなる集合基板３５の状態で本願発明を実施した場合、集合基板３５を分割して多数のセラミック基板１４を効率よく得ることが可能になり、コストの低減を図ることが可能になる。
また、集合基板３５を複合積層体Ａに分割する工程と、キャビティＣの形成用に第１切り込み溝６ａを形成する工程を同じ工程でほぼ同時に形成することが可能であるため、形状精度、寸法精度の高いセラミック基板を効率よく製造することが可能になる。
すなわち、この実施例１の構成からは、以下に説明するような特有の作用効果が得られる。
(１)従来のように、キャビティＣとなる貫通孔のない状態で、複合積層体Ａを形成することが可能になるため、複合積層体Ａを形成する際の圧着工程でキャビティＣとなる貫通孔に変形を生じたりすることがなく、形状精度の高いセラミック基板１４を効率よく製造することが可能になる。
(２)また、第２セラミック基材層１１ｂを貫通する第１切り込み溝６ａは各セラミック基材層間の第１収縮抑制層１２ａに達する深さにまで形成することが可能で、かつ、第１収縮抑制層１２ａは厚く形成することができるため、第１切り込み溝６ａの深さに、ある程度のばらつきが許容されるため、安定して形状精度の高いキャビティＣを備えたセラミック基板１４を形成することが可能になる。
(３)また、セラミック基材層と、第１柱状連結体４ａを備えた第１収縮抑制層１２ａを積層して、複合積層体Ａを形成するが、同一セラミック基材層内に厚みが異なる部分が存在しないため、焼成時にセラミック基材層の厚み方向に応力がばらつくことを抑制、防止しつつ、収縮させることが可能になる。言い換えると、キャビティＣ部分の周辺部の土手部Ｂを構成するセラミック基材層と、キャビティの底部を構成するセラミック基材層が第１収縮抑制層１２ａによって分断されているため、各セラミック基材層の収縮は互いに影響せず、それぞれ平坦なセラミック基材層を形成することが可能になり、土手部Ｂを構成するセラミック基材層とキャビティ底部を構成するセラミック基材層が、第１柱状連結体４ａを介して連結された、形状精度の高いセラミック基板１４を得ることが可能になる。
(４)また、セラミック基材層のキャビティＣとなる部分は、従来の製造方法では、貫通孔とされ、廃棄されてしまうことになるが、本願発明においては、焼成工程が終了するまで、複合積層体Ａの一部として存在していることを利用して、特性評価用導体パターン２５を配設するようにしているので、効率よく、特性を把握したり、安定した生産性を確保したりすることが可能になる。
(５)複合積層体Ａに、直交するように第１切り込み溝６ａを形成するようにしており、中央部２０などを除去することにより形成される土手部Ｂの、亀裂の起点となりやすい隅部（コーナ部）が、図７に示すように、第１切り込み溝６ａにより、他の領域から分断されている（縁が切られている）ので、隅部から土手部Ｂに亀裂が発生しにくいセラミック基板を得ることができる。
また、図１３は本願発明の変形例にかかるセラミック基板を示す斜視図、図１４は平面図である。このセラミック基板１４ａは、土手部Ｂの四隅が切り欠かれている点を除いては、図７に示したセラミック基板１４と同様の構成を有している。
このセラミック基板１４ａのように、土手部Ｂの四隅を切り欠いた構造とすることにより、欠けやすい土手部Ｂの四隅で欠けが発生することを防止することができるとともに、辺Ｌ１、辺Ｌ２、辺Ｌ３、辺Ｌ４の、４辺が結合している場合に土手部Ｂの隅部に加わる応力を逃がして、土手部Ｂが応力により割れたりすることのない信頼性の高いセラミック基板を得ることが可能になる。
また、図１５，図１６，図１７，図１８は、本願発明のさらに他の変形例にかかるセラミック基板の構成を示す平面図である。
図１５に示すような土手部Ｂを備えたセラミック基板１４ｂは、第２セラミック基材層１１ｂが平面的に見て、２５個の領域に区画されるように第１切り込み溝６ａを形成し、第２セラミック基材層１１ｂの中央部、および、辺Ｌ１、辺Ｌ２の対向する２辺の中央部を除去することにより作製することができる。
この構成の場合、残った辺Ｌ３，Ｌ４の間に金属キャップを挟み込むような構成とすることも可能である。
なお、このセラミック基板１４ｂを作製する場合、第２セラミック基材層１１ｂのうち、土手部Ｂとして残る部分のみを第１柱状連結体４ａにより連結し、除去される部分は第１柱状連結体４ａにより連結されることがないようにすることが必要である。
また、図１６に示すような土手部Ｂを備えたセラミック基板１４ｃは、第２セラミック基材層１１ｂが平面的に見て、２５個の領域に区画されるように第１切り込み溝６ａを形成し、第２セラミック基材層１１ｂの中央部、および、辺Ｌ１、辺Ｌ２、辺Ｌ３、辺Ｌ４の４辺すべての中央部を除去することにより作製することができる。
このセラミック基板１４ｃの場合、例えば、キャビティＣの中央部に半導体素子（図示せず）を搭載し、その基板端近傍にワイヤボンディングパッドを形成することが可能になり、キャビティの壁部によってワイヤーボンダーのキャピラリが入らなかったため形成することができなかった領域にも、安定したワイヤボンディングを行うことが可能になる。
なお、このセラミック基板１４ｃを作製する場合、第２セラミック基材層１１ｂのうち、土手部Ｂとして残る部分のみを第１柱状連結体４ａにより連結し、除去される部分は第１柱状連結体４ａにより連結されることがないようにすることが必要である。
また、図１７に示すように、四隅の土手部Ｂおよび周辺部より内側の土手部Ｂａを備えたセラミック基板１４ｄは、第２セラミック基材層１１ｂが平面的に見て、２５個の領域に区画されるように第１切り込み溝６ａを形成し、第２セラミック基材層１１ｂの中央部、および、辺Ｌ１、辺Ｌ２、辺Ｌ３、辺Ｌ４の４辺すべての中央部を除去することにより作製することができる。
この場合にも、上記実施例１の作用効果と同様の効果が得られ、さらに、例えば、キャビティＣに半導体素子を搭載し、その近傍の土手部Ｂａにワイヤボンディングパッドを形成することが可能になり、安定したワイヤボンディングを行うことが可能になる。
また、図１７のセラミック基板１４ｄにおいては、第１柱状連結体４ａが、第１導体パターンと第２導体パターンとを電気的には接続していない補強用柱状連結体４ｃを含む構成としている。なお、補強用柱状連結体４ｃの構成材料としては例えば、セラミック柱状体などを用いることが可能である。
なお、図１８は補強用柱状連結体４ｃを備えたセラミック基板の製造方法の一例を説明するための、複合積層体の要部の構造を模式的に示す図である。
図１８に示すように、補強用柱状連結体４ｃとして、セラミック基材層１１ａ，１１ｂに配設されたビアホール導体３４と異なる材料（例えば、セラミック基材層１１ａ，１１ｂを構成するセラミック材料と同一のセラミック系材料など）からなるものを用いる場合、第１収縮抑制層１２ａに、補強用柱状連結体４ｃを配設しておくことにより（すなわち、第１セラミック基材層１１ａと第２セラミック基材層１１ｂの間にのみ補強用柱状連結体４ｃを配設しておくことにより）、上記実施例１の場合と同様の方法によって、第１セラミック基材層１１ａと第２セラミック基材層１１ｂとが、第１柱状連結体４ａおよび補強用柱状連結体４ｃにより連結された信頼性の高いセラミック基板を効率よく製造することができる。
また、図１９は他の変形例にかかるセラミック基板１４ｅを示す図である。このセラミック基板１４ｅにおいては、土手部Ｂが一つの辺側にのみ、略直方体状に形成されており、他の辺側には配設されていない構造を有している。
すなわち、本願発明のセラミック基板は、土手部Ｂの形状に制約はなく、図１９に示すように、土手部Ｂが一方の辺側にのみ形成されていてもよい。さらに、特に図示しないが、２つの辺に略Ｌ字状に土手部Ｂが形成されていてもよく、また、３つの辺に土手部Ｂが形成され、一つの辺にのみ土手部のない構成とすることも可能である。
図２０は本願発明のさらに他の実施例（実施例２）にかかるセラミック基板の製造方法の一工程を示す図、図２１は実施例２にかかるセラミック基板の製造方法により製造されたセラミック基板の構造を示す図である。
なお、図２０、図２１において、図１〜図９と同一符号を付した部分は同一または相当する部分を示している。
また、この実施例２において、以下に説明する構成以外の構成は、上記実施例１の場合と同様である。
なお、この実施例２のセラミック基板の製造方法は、セラミック基材層を３層以上形成し、両主面側からキャビティ形成用の切り込み溝を形成し、両面キャビティ構造のセラミック基板を製造する方法にかかるものである。
図２０は複合積層体Ａに切り込み溝を形成した状態を示している。この実施例２の複合積層体Ａは、第１セラミック基材層１１ａと、第１収縮抑制層１２ａを介してその上に積層された第２セラミック基材層１１ｂを備えているとともに、第１セラミック基材層１１ａの、第２セラミック基材層１１ｂ側が配設された側とは反対側に、各セラミック基材層の焼結する温度では実質的に焼結しない第２収縮抑制層１２ｂを介して積層された未焼結の第３セラミック基材層１１ｃを備えており、かつ、第２収縮抑制層１２ｂは、第１セラミック基材層１１ａと第３セラミック基材層１１ｃとを連結するための第２柱状連結体４ｂを備えている。
さらに、第２セラミック基材層１１ｂと、第３セラミック基材層１１ｃの外側には、外側収縮抑制層１２ｃが配設されている
そして、この実施例２では、第２セラミック基材層１１ｂを、第１柱状連結体４ａに接続された第１領域Ｒ１、および、第１柱状連結体４ａに接続されていない第２領域Ｒ２に分割するための第１切り込み溝６ａを形成するとともに、第３セラミック基材層１１ｃを、第２柱状連結体４ｂに接続された第１領域Ｒ１、および、第２柱状連結体４ｂに接続されていない第２領域Ｒ２に分割するための第２切り込み溝６ｂを形成するようにしている。
なお、切り込み溝６ａ，６ｂを形成するにあたっては、第２セラミック基材層１１ｂ側から第１収縮抑制層１２ａに達するように第１切り込み溝６ａを形成するとともに、第３セラミック基材層１１ｃ側から第２収縮抑制層１２ｂに達するように第２切り込み溝６ｂを形成するようにして、焼成後に、第２および第３セラミック基材層１１ｂ，１１ｃの不要部分である第２領域Ｒ２と、各収縮抑制層１２ａ、１２ｂ、１２ｃとを確実に除去することができるようにしている。
そして、上述のように切り込み溝６ａ，６ｂが形成された複合積層体Ａを焼成した後、第２および第３セラミック基材層１１ｂ，１１ｃの第２領域Ｒ２と、各収縮抑制層１２ａ、１２ｂ、１２ｃとを除去することによって、図２１に示すように、第１セラミック基材層１１ａの、第２セラミック基材層１１ｂ側である第１主面Ｆ１側に、第２セラミック基材層１１ｂの第１領域Ｒ１および第１柱状連結体４ａを土手部Ｂとした第１キャビテイＣ１、第１セラミック基材層１１ａの、第３セラミック基材層１１ｃ側である第２主面Ｆ２側に、第３セラミック基材層１１ｃの第１領域Ｒ１および第２柱状連結体４ｂを土手部とした第２キャビティＣ２を備えたセラミック基板１４ｆが得られる。
この実施例２のセラミック基板の製造方法により得られたセラミック基板１４ｆにおいては、上述のように、第１セラミック基材層の表裏両面に形成された第２および第３セラミック基材層に、表裏両面側から切り込み溝６ａ，６ｂを形成して、キャビティを形成するようにしているので、位置精度・形状精度が高いキャビティを両面に備えたセラミック基板を効率よく製造することができる。
図２２は本願発明のさらに他の実施例（実施例３）にかかるセラミック基板の製造方法の一工程を示す図、図２３は実施例３にかかるセラミック基板の製造方法により製造されたセラミック基板の構造を示す図である。
なお、図２２、図２３において、図１〜図９と同一符号を付した部分は同一または相当する部分を示している。
また、この実施例３において、以下に説明する構成以外の構成は、上記実施例１の場合と同様である。
なお、この実施例３のセラミック基板の製造方法は、図２３に示すように、側壁部に段差部を有する段差付きキャビティＣ３を備えたセラミック基板１４ｇを製造する方法にかかるものである。
図２２は、この実施例３のセラミック基板の製造工程において、複合積層体Ａに切り込み溝を形成した状態を示している。この実施例３の複合積層体Ａは、第１セラミック基材層１１ａと、第１収縮抑制層１２ａと、第２セラミック基材層１１ｂとを備えているとともに、さらに、第２セラミック基材層１１ｂの上面側に、各セラミック基材層の焼結する温度では実質的に焼結しない第２収縮抑制層１２ｂを介して積層された未焼結の第３セラミック基材層１１ｃを備えており、かつ、第２収縮抑制層１２ｂは、第２セラミック基材層１１ｂと第３セラミック基材層１１ｃとを連結するための第２柱状連結体４ｂを備えている。さらに、第１セラミック基材層１１ａと、第３セラミック基材層１１ｃの外側には、外側収縮抑制層１２ｃが配設されている
そして、第３セラミック基材層１１ｃを第２柱状連結体４ｂに接続された第１領域Ｒ１、第２柱状連結体４ｂに接続されていない第２領域Ｒ２に分割するように、第３セラミック基材層１１ｃ側から第２収縮抑制層１２ｂに達するように第１切り込み溝６ａを形成するとともに、第２セラミック基材層１１ｂを第１柱状連結体４ａに接続された第１領域Ｒ１、第１柱状連結体４ａに接続されていない第２領域Ｒ２に分割するように、第３セラミック基材層１１ｃ側から第１収縮抑制層１２ａに達する第３切り込み溝６ｃを形成する。
そして、上述のように切り込み溝６ａ，６ｃが形成された複合積層体Ａを焼成した後、第２および第３セラミック基材層１１ｂ，１１ｃの第２領域Ｒ２と、各収縮抑制層１２ａ、１２ｂ、１２ｃとを除去することにより、図２３に示すように、第２セラミック基材層１１ｂおよび第３セラミック基材層１１ｃの第１領域Ｒ１と、第１および第２柱状連結体４ａ，４ｂを土手部Ｂとした、側壁部に段差部を有する段差付きキャビティＣ３を備えたセラミック基板１４ｇを効率よくしかも確実に製造することができる。
なお、この実施例３の方法によれば、キャビティ形成用の貫通孔を備えた複合積層体を直接圧着する従来の工法に比べて、キャビティＣ３の中間層となる土手部Ｂ、すなわち、第２セラミック基材層１１ｂの第２領域Ｒ２の側壁の形状がシャープで、形状精度の高い段差付きキャビティを備えたセラミック基板を効率よく製造することができる。
図２４は本願発明のさらに他の実施例（実施例４）にかかるセラミック基板の製造方法の一工程を示す図、図２５は実施例４にかかるセラミック基板の製造方法により製造されたセラミック基板の構造を示す図、図２６は図２５に示すセラミック基板に表面実装部品を実装したモジュール基板を示す図である。
なお、図２４、図２５、図２６において、図１〜図９と同一符号を付した部分は同一または相当する部分を示している。
また、この実施例４において、以下に説明する構成以外の構成は、上記実施例１の場合と同様である。
なお、この実施例４のセラミック基板の製造方法は、図２５に示すように、表面側および裏面側のそれぞれにキャビティＣを備え、かつ、表裏面に形成されたキャビティの形状が互いに異なるセラミック基板１４ｈを製造する方法にかかるものである。
図２４は、この実施例４のセラミック基板の製造工程において、複合積層体Ａに切り込み溝を形成した状態を示している。この実施例４の複合積層体Ａは、第１セラミック基材層１１ａと、第１収縮抑制層１２ａを介してその下側に積層された第２セラミック基材層１１ｂを備えており、第１セラミック基材層１１ａ側と、第２セラミック基材層１１ｂ側のそれぞれにキャビティＣ（図２５参照）が形成されるべき領域が設けられている。また、第１セラミック基材層１１ａと、第２セラミック基材層１１ｂの外側には、外側収縮抑制層１２ｃが配設されている
そして、この実施例４では、第１セラミック基材層１１ａと、第２セラミック基材層１１ｂを、第１柱状連結体４ａに接続された第１領域Ｒ１、および、第１柱状連結体４ａに接続されていない第２領域Ｒ２に分割するための切り込み溝として、第１セラミック基材層１１ａ側から第４切り込み溝６ｄを形成するとともに、第２セラミック基材層１１ｂ側から第１切り込み溝６ａを形成し、表裏両主面に互いに形状が異なるキャビティが形成されるように、第１切り込み溝６ａと、第４切り込み溝６ｄとを非対称となる位置に形成するようにしている。
そして、上述のように切り込み溝６ａ，６ｄが形成された複合積層体Ａを焼成した後、第１および第２セラミック基材層１１ａ，１１ｂの第２領域Ｒ２と、各収縮抑制層１２ａ、１２ｃとを除去することにより、図２５に示すように、表裏両主面側のそれぞれにキャビティＣを備え、かつ、キャビティの形状が異なるセラミック基板１４ｈを得ることができる。
また、図２６に示すように、セラミック基板１４ｈの両面側の各キャビティＣに半導体素子１７を搭載し、セラミック基材層１１ａ，１１ｂに電子部品１６を搭載することにより、両主面に表面実装部品が効率よく配設することが可能で、かつ、部品高さが低く、高度なモジュール基板１１４を効率よく製造することができる。
図２７は本願発明のさらに他の実施例（実施例５）にかかるセラミック基板の製造方法の一工程を示す図、図２８は実施例５にかかるセラミック基板の製造方法により製造されたセラミック基板の構造を示す図である。
なお、図２７，図２８において、図１〜図９と同一符号を付した部分は同一または相当する部分を示している。
また、この実施例５において、以下に説明する構成以外の構成は、上記実施例１の場合と同様である。
なお、この実施例５のセラミック基板の製造方法は、図２８に示すように、キャビティを備え、かつ、表面側および裏面側に、柱状連結体の一部が突起電極として突出した構造を有するセラミック基板１４ｉを製造する方法にかかるものである。
図２７は、この実施例５のセラミック基板の製造工程において、複合積層体Ａに切り込み溝を形成した状態を示している。この実施例５の複合積層体Ａは、第１セラミック基材層１１ａと、第１収縮抑制層１２ａを介して積層された第２セラミック基材層１１ｂと、第１セラミック基材層１１ａの下面側、および第２セラミック基材層１１ｂの上面側に配設された外側収縮抑制層１２ｃを備えている。
また、上下の外側収縮抑制層１２ｃには、それぞれ、突起部すなわちこの実施例５では突起電極となる部分を形成するための突起部形成用柱状体４ｄが配設されている。なお、突起部形成用柱状体４ｄは、金属を導電成分として含有する導電材料から形成されており、焼成することにより突起部である突起電極２４が形成されるような組成のものが用いられている。
そして、第２セラミック基材層１１ｂが、第１柱状連結体４ａに接続された第１領域Ｒ１と、第１柱状連結体４ａに接続されていない第２領域Ｒ２とに分割されるように、上側の外側収縮抑制層１２ｃ側から、第１収縮抑制層１２ａに達するように第１切り込み溝６ａを形成する。
その後、上述のように第１切り込み溝６ａが形成された複合積層体Ａを焼成した後、第２セラミック基材層１１ｂの第２領域Ｒ２と、各収縮抑制層１２ａ，１２ｃとを除去することにより、図２８に示すように、キャビティＣを備え、かつ、表面側および裏面側に、突起部である突起電極２４が形成された構造を有するセラミック基板１４ｉを効率よくしかも確実に製造することができる。
［変形例］
また、図２９はこの実施例５の、変形例にかかるセラミック基板の製造方法の一工程を示す図、図３０は該変形例にかかるセラミック基板の製造方法により製造されたセラミック基板の構造を示す図、図３１は該セラミック基板に表面実装部品を実装した状態を示す図である。
なお、図２９，図３０、図３１において、図１〜図９と同一符号を付した部分は同一または相当する部分を示している。
図２９に示すように、下側の外側収縮抑制層１２ｃに、上述の突起部形成用柱状体４ｄの他にさらに他の突起部形成用柱状体４ｆを形成しておき、第１切り込み溝６ａを形成して、焼成した後、第２セラミック基材層１１ｂの第２領域Ｒ２と、各収縮抑制層１２ａ，１２ｃとを除去することにより、図３０に示すように、キャビティＣを備え、かつ、表面側および裏面側に、突起部である突起電極２４が形成され、さらに、第１セラミック基材層１１ａの上下両主面に突起部である突起電極２４ａが形成された構造を有するセラミック基板１４ｊを効率よくしかも確実に製造することができる。
そして、図３１に示すように、セラミック基板１４ｊを構成する第１セラミック基材層１１ａの上面側に半導体素子１７などの表面実装部品を搭載することにより、表面実装部品が効率よく配設された高度なモジュール基板１１４を効率よく製造することができる。
なお、図３１に示すような構成とすることにより、表面実装部品がキャビティＣに載置され、短いワイヤを用いた低ループワイヤボンディングで実装された構造を有する、小型、低背で、高密度のモジュール基板を得ることが可能になる。
図３２は本願発明のさらに他の実施例（実施例６）にかかるセラミック基板の製造方法の一工程を示す図、図３３は実施例６にかかるセラミック基板の製造方法により製造されたセラミック基板の構造を示す図である。
なお、図３２，図３３において、図１〜図９と同一符号を付した部分は同一または相当する部分を示している。
また、この実施例６において、以下に説明する構成以外の構成は、上記実施例１の場合と同様である。
この実施例６では、実施例１の複合積層体Ａと同じ構成を有する複合積層体Ａに、第１切り込み溝６ａを形成するにあたって、図３２に示すように、第１切り込み溝６ａが複合積層体Ａの端部にまで達しないような態様で、すなわち、ロ字状となるような態様で第１切り込み溝６ａを形成し、焼成後に、第２セラミック基材層１１ｂの不要部分である第２領域Ｒ２と、各収縮抑制層１２ａ，１２ｃとを除去することにより、図３３に示すように、土手部Ｂの四隅に切り込み溝のない構造を有するセラミック基板１４ｋを得るようにしている。
上述のような、ロ字状に第１切り込み溝６ａを形成するにあたっては、ピンや、部分的にスリットの入ったカット刃を用いることにより、キャビティの外周部となる部分にのみ第１切り込み溝６ａを形成することができる。
なお、本願発明は、上記実施例に限定されるものではなく、複合積層体の具体的な構成、キャビティの具体的な形状、複合積層体の形成方法、セラミック基材層を柱状連結体に接続された第１領域および柱状連結体に接続されていない第２領域に分割する際の各領域の形状、切り込み溝の形成方法や具体的な配設態様、複合積層体の焼成条件、焼成方法などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
本願発明のセラミック基板の製造方法は、第１セラミック基材層と、未焼結の第２セラミック基材層と、両者を連結するための第１柱状連結体を有し、各セラミック基材層の焼結する温度では実質的に焼結しない第１収縮抑制層とを介して積層することにより複合積層体を形成するようにしているので、従来のように、キャビティとなる貫通孔のない状態で、複合積層体を形成することが可能になるため、複合積層体を形成する際の圧着工程でキャビティとなる貫通孔に変形を生じたりすることを防止することが可能になるとともに、第２セラミック基材層に、複合積層体の第２セラミック基材層側から第１収縮抑制層に達する第１切り込み溝を形成し、焼成した後、セラミック基材層の不要部分と収縮抑制層とを取り除くことにより、キャビティ備えたセラミック基板を製造するようにしているので、複雑な製造工程や製造設備を必要とせずに、形状精度の高いキャビティ構造を有するセラミック基板を効率よく製造することができる。
したがって、本願発明は、種々の用途に用いられるセラミック基板、該セラミック基板に各種の電子部品を搭載したモジュール基板などの分野に広く利用することができる。
本願発明の実施例１にかかるセラミック基板の製造方法の一工程を示す図であって、複合積層体の構成を示す分解図である。 本願発明の実施例１にかかるセラミック基板の製造方法の一工程を示す図であって、形成された複合積層体の構成を示す図である。 本願発明の実施例１にかかるセラミック基板の製造方法の一工程を示す図であって、複合積層体に第１切り込み溝を形成した状態を示す断面図である。 本願発明の実施例１にかかるセラミック基板の製造方法の一工程を示す図であって、複合積層体に第１切り込み溝を形成した状態を示す斜視図である。 本願発明の実施例１にかかるセラミック基板の製造方法の一工程を示す図であって、焼成後の複合積層体を示す図である。 本願発明の実施例１にかかるセラミック基板の製造方法の一工程を示す図であって、焼成後の複合積層体から、セラミック基材層の不要部分と収縮抑制層を除去した後の状態を示す図である。 本願発明の実施例１のセラミック基板の製造方法により製造したセラミック基板を示す斜視図である。 本願発明の実施例１のセラミック基板の製造方法により製造したセラミック基板を示す平面図である。 図８のセラミック基板に表面実装部品を搭載した状態を示す図である。 図８のセラミック基板に表面実装部品を搭載した後、キャビティを樹脂で封止した状態を示す図である。 図１０のセラミック基板をマザーボードに搭載した状態を示す図である。 集合基板から子基板を分割する方法でセラミック基板を製造する方法を説明する図である。 本願発明の実施例１のセラミック基板の製造方法により製造されるセラミック基板の変形例を示す斜視図である。 図１３のセラミック基板の平面図である。 本願発明の実施例１のセラミック基板の製造方法により製造されるセラミック基板の他の変形例を示す平面図である。 本願発明の実施例１のセラミック基板の製造方法により製造されるセラミック基板のさらに他の変形例を示す平面図である。 本願発明の実施例１のセラミック基板の製造方法により製造されるセラミック基板のさらに他の変形例を示す平面図である。 本願発明の実施例１のセラミック基板の製造方法の変形例を示す図であって、補強用柱状連結体を備えたセラミック基板の製造方法の一例を説明するための、複合積層体の要部の構造を模式的に示す断面図である。 本願発明の実施例１のセラミック基板の製造方法により製造されるセラミック基板のさらに他の変形例を示す斜視図である。 本願発明の実施例２にかかるセラミック基板の製造方法の一工程を示す図であって、複合積層体の構成を示す図である。 本願発明の実施例２にかかるセラミック基板の製造方法により製造されたセラミック基板を示す図である。 本願発明の実施例３にかかるセラミック基板の製造方法の一工程を示す図であって、複合積層体の構成を示す図である。 本願発明の実施例３にかかるセラミック基板の製造方法により製造されたセラミック基板を示す図である。 本願発明の実施例４にかかるセラミック基板の製造方法の一工程を示す図であって、複合積層体の構成を示す図である。 本願発明の実施例４にかかるセラミック基板の製造方法により製造されたセラミック基板を示す図である。 図２５のセラミック基板に表面実装部品を搭載したモジュール基板を示す図である。 本願発明の実施例５にかかるセラミック基板の製造方法の一工程を示す図であって、複合積層体の構成を示す図である。 本願発明の実施例５にかかるセラミック基板の製造方法により製造されたセラミック基板を示す図である。 本願発明の実施例５にかかるセラミック基板の製造方法の変形例を示す図であって、製造工程で形成された複合積層体の構成を示す図である。 本願発明の実施例５にかかるセラミック基板の製造方法の変形例にかかる方法で製造されたセラミック基板を示す図である。 図３０のセラミック基板に表面実装部品を搭載したモジュール基板を示す図である。 本願発明の実施例６にかかるセラミック基板の製造方法の一工程を示す図であって、複合積層体に第１切り込み溝を形成した状態を示す図である。 本願発明の実施例６にかかるセラミック基板の製造方法により製造されたセラミック基板を示す斜視図である。 従来のセラミック構造体を示す図である。
符号の説明
１ 基板用グリーンシート
２ 収縮抑制層用グリーンシート
３ 収縮抑制層用グリーンシート接続用ビアホール
４ａ 第１柱状連結体
４ｂ 第２柱状連結体
４ｃ 補強用柱状連結体
４ｄ、４ｆ 突起部形成用柱状体
５ 子基板分割溝
６ａ 第１切り込み溝
６ｂ 第２切り込み溝
６ｃ 第３切り込み溝
６ｄ 第４切り込み溝
８ 樹脂
９ マザーボード
１１ セラミック基材層
１１ａ 第１セラミック基材層
１１ｂ 第２セラミック基材層
１１ｃ 第３セラミック基材層
１２ａ 第１収縮抑制層
１２ｂ 第２収縮抑制層
１２ｃ 外側収縮抑制層
１４ 焼結基板
１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆ、１４ｇ、１４ｈ、１４ｉ、１４ｊ、１４ｋ セラミック基板
１６ 電子部品
１７ 半導体素子
２０ 中央部
２０ａ 中央部の周辺部
２４，２４ａ 突起電極
２５ 特性評価用導体パターン
３１ 表面導体
３２ 内層導体
３３ 層間接続用のビアホール
３４ ビアホール導体
３５ 集合基板
１１４，１１４ａ モジュール基板
Ａ 複合積層体
Ｂ 土手部
Ｂａ 周辺部より内側の土手部
Ｃ キャビティ
Ｃ１ 第１キャビテイ
Ｃ２ 第２キャビティ
Ｃ３ 段差付きキャビティ
Ｆ１ 第１主面
Ｆ２ 第２主面
Ｌ１、Ｌ２、Ｌ３、Ｌ４ 辺
Ｒ１ 第１領域
Ｒ２ 第２領域

Claims (17)

  1. 未焼結または焼結済みの第１セラミック基材層と、未焼結の第２セラミック基材層と、前記第１セラミック基材層と前記第２セラミック基材層とを連結するための第１柱状連結体を有し、前記各セラミック基材層の焼結する温度では実質的に焼結しない第１収縮抑制層とを介して積層してなる、複合積層体を形成する複合積層体形成工程と、
    前記第２セラミック基材層を、前記第１柱状連結体に接続された第１領域および前記第１柱状連結体に接続されていない第２領域に分割するように、前記複合積層体の前記第２セラミック基材層側から前記第１収縮抑制層に達する第１切り込み溝を形成する切り込み溝形成工程と、
    前記複合積層体を、前記第１セラミック基材層が未焼結の場合には、前記第１および第２セラミック基材層が焼結し、かつ、前記第１収縮抑制層が実質的に焼結しない温度で焼成し、前記第１セラミック基材層が焼結済みの場合には、第２セラミック基材層が焼結し、かつ、前記第１収縮抑制層が実質的に焼結しない温度で焼成する焼成工程と、
    前記第２セラミック基材層の前記第２領域と前記第１収縮抑制層とを取り除き、前記第２セラミック基材層の前記第１領域と前記第１セラミック基材層とが前記第１柱状連結体を介して連結されたセラミック基板を取り出す収縮抑制層除去工程と
    を具備することを特徴とする、セラミック基板の製造方法。
  2. 前記第２領域が前記第１領域に取り囲まれるように形成されており、前記第２領域を取り除くことによって、前記第２セラミック基材層の前記第１領域および前記第１柱状連結体を土手部としたキャビティが形成されるように構成されていることを特徴とする、請求項１記載のセラミック基板の製造方法。
  3. 前記第１切り込み溝を格子状の切り込み溝とすることを特徴とする、請求項１または２記載のセラミック基板の製造方法。
  4. 前記第１セラミック基材層が、その表面および／または内部に第１導体パターンを有し、前記第２セラミック基材層が、その表面および／または内部に第２導体パターンを有しており、前記第１柱状連結体が、前記第１導体パターンと前記第２導体パターンとを電気的に接続する、導電性材料からなる柱状連結体を含むことを特徴とする、請求項１〜３のいずれかに記載のセラミック基板の製造方法。
  5. 前記第１柱状連結体が、前記第１導体パターンと前記第２導体パターンとを電気的には接続していない補強用柱状連結体を含むことを特徴とする、請求項１〜４のいずれかに記載のセラミック基板の製造方法。
  6. 前記第２セラミック基材層の前記第２領域に、特性評価用導体パターンを形成することを特徴とする、請求項１〜５のいずれかに記載のセラミック基板の製造方法。
  7. 前記第１セラミック基材層と、前記第２セラミック基材層と、前記第１柱状連結体とにより規定される空間を埋めるように樹脂層を設ける工程を備えることを特徴とする、請求項２〜６のいずれかに記載のセラミック基板の製造方法。
  8. 前記キャビティ内に表面実装部品を搭載する工程を備え、前記表面実装部品の少なくとも一部を覆うように前記樹脂層を設けることを特徴とする、請求項７記載のセラミック基板の製造方法。
  9. 前記複合積層体形成工程において、前記第１セラミック基材層の、前記第２セラミック基材層側とは反対側に、前記各セラミック基材層の焼結する温度では実質的に焼結しない第２収縮抑制層を介して積層された未焼結の第３セラミック基材層を有しており、かつ、前記第２収縮抑制層には、前記第１セラミック基材層と前記第３セラミック基材層とを連結するための第２柱状連結体が形成された複合積層体を形成し、
    前記切り込み溝形成工程において、前記第３セラミック基材層を前記第２柱状連結体に接続された第１領域、前記第２柱状連結体に接続されていない第２領域に分割するように、前記第３セラミック基材層側から前記第２収縮抑制層に達する第２切り込み溝を形成し、
    前記焼成工程において、前記第１セラミック基材層が未焼結の場合には、前記第１、第２および第３セラミック基材層が焼結し、かつ、前記第１および第２収縮抑制層が実質的に焼結しない温度で焼成し、前記第１セラミック基材層が焼結済みの場合には、前記第２および第３セラミック基材層が焼結し、かつ、前記第１および第２収縮抑制層が実質的に焼結しない温度で焼成した後、
    前記収縮抑制層除去工程において、前記第３セラミック基材層の前記第２領域ならびに前記第２収縮抑制層を取り除くことによって、前記第１セラミック基材層の、前記第２セラミック基材層側である第１主面側に、前記第２セラミック基材層の前記第１領域および前記第１柱状連結体を土手部とした第１キャビテイを、前記第１セラミック基材層の、前記第３セラミック基材層側である第２主面側に、前記第３セラミック基材層の前記第１領域および前記第２柱状連結体を土手部とした第２キャビティを形成することを特徴とする、請求項１〜８のいずれかに記載のセラミック基板の製造方法。
  10. 前記複合積層体形成工程において、前記第２セラミック基材層の、前記第１セラミック基材層とは反対側に、前記各セラミック基材層の焼結する温度では実質的に焼結しない第２収縮抑制層を介して積層された未焼結の第３セラミック基材層を有しており、かつ、前記第２収縮抑制層には、前記第２セラミック基材層と前記第３セラミック基材層とを連結するための第２柱状連結体が形成された複合積層体を形成し、
    前記切り込み溝形成工程において、前記第３セラミック基材層を前記第２柱状連結体に接続された第１領域、前記第２柱状連結体に接続されていない第２領域に分割するように、前記第３セラミック基材層側から前記第１収縮抑制層に達する第３切り込み溝を形成し、
    前記焼成工程において、前記第１セラミック基材層が未焼結の場合には、前記第１、第２および第３セラミック基材層が焼結し、かつ、前記第１および第２収縮抑制層が実質的に焼結しない温度で焼成し、前記第１セラミック基材層が焼結済みの場合には、前記第２および第３セラミック基材層が焼結し、かつ、前記第１および第２収縮抑制層が実質的に焼結しない温度で焼成した後、
    前記収縮抑制層除去工程において、前記第３セラミック基材層の前記第２領域ならびに前記第２収縮抑制層を取り除くことによって、側壁に段差部を有する段差付きキャビティを形成すること
    を特徴とする、請求項１〜８のいずれかに記載のセラミック基板の製造方法。
  11. 前記切り込み溝形成工程において、前記第１セラミック基材層を、前記第１柱状連結体に接続された第１領域、前記第１柱状連結体に接続されていない第２領域に分割するように、前記第１セラミック基材層側から前記第１収縮抑制層に達する第４切り込み溝を形成し、
    前記焼成工程において、前記第１セラミック基材層が未焼結の場合には、前記第１および第２セラミック基材層が焼結し、かつ、前記第１収縮抑制層が実質的に焼結しない温度で焼成し、前記第１セラミック基材層が焼結済みの場合には、第２セラミック基材層が焼結し、かつ、前記第１収縮抑制層が実質的に焼結しない温度で焼成した後、
    前記収縮抑制層除去工程において、前記第１セラミック基材層の前記第２領域を取り除くことにより、両面にキャビティを形成することを特徴とする、請求項１〜８のいずれかに記載のセラミック基板の製造方法。
  12. 前記各セラミック基材層のうち、切り込み溝が形成されることになる最も外側のセラミック基材層の外側に、収縮抑制層を配設し、前記収縮抑制層を介して、前記切り込み溝が形成されるべきセラミック基材層に切り込み溝を形成することを特徴とする、請求項１〜１１のいずれかに記載のセラミック基板の製造方法。
  13. 前記セラミック基材層のうち、最も外側のセラミック基材層の外側に、収縮抑制層を配設し、両主面に前記収縮抑制層が配設された状態で前記複合積層体を焼成することを特徴とする、請求項１〜１２のいずれかに記載のセラミック基板の製造方法。
  14. 両主面に切り込み溝のない収縮抑制層が配設された状態で前記複合積層体を焼成することができるように、最も外側の収縮抑制層に切り込み溝が形成されている場合に、さらにその外側に切り込み溝の形成されていない収縮抑制層を配設することを特徴とする、請求項１３記載のセラミック基板の製造方法。
  15. 前記最外層の収縮抑制層の少なくとも一方に、金属を導電成分として含有する導電材料からなる突起部形成用柱状体を設けておき、前記複合積層体の焼成後、前記最外層の収縮抑制層を取り除くことにより、突起電極を備えたセラミック基板を得ることを特徴とする、請求項１３記載のセラミック基板の製造方法。
  16. 前記各工程を、複数のセラミック基板を集合してなる集合基板の状態で実施し、焼成後、前記集合基板を子基板に分割する工程を有することを特徴とする、請求項１〜１５のいずれかに記載のセラミック基板の製造方法。
  17. 前記集合基板を前記子基板に分割するための分割溝を、各切り込み溝を形成する面側から前記第１セラミック基材層に達するように形成することを特徴とする、請求項１６記載のセラミック基板の製造方法。
JP2005300755A 2005-10-14 2005-10-14 セラミック基板の製造方法 Expired - Fee Related JP4867276B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005300755A JP4867276B2 (ja) 2005-10-14 2005-10-14 セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005300755A JP4867276B2 (ja) 2005-10-14 2005-10-14 セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JP2007109977A true JP2007109977A (ja) 2007-04-26
JP4867276B2 JP4867276B2 (ja) 2012-02-01

Family

ID=38035587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005300755A Expired - Fee Related JP4867276B2 (ja) 2005-10-14 2005-10-14 セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP4867276B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317711A (ja) * 2006-05-23 2007-12-06 Tdk Corp 積層基板及びその製造方法
JP2009188096A (ja) * 2008-02-05 2009-08-20 Alps Electric Co Ltd セラミック積層配線板の製造方法
JPWO2008108172A1 (ja) * 2007-03-01 2010-06-10 株式会社村田製作所 多層配線基板
JP2014049548A (ja) * 2012-08-30 2014-03-17 Taiheiyo Cement Corp 圧電素子の製造方法
WO2018003262A1 (ja) * 2016-06-30 2018-01-04 株式会社村田製作所 複合基板及び複合基板の製造方法
JP2020017620A (ja) * 2018-07-25 2020-01-30 株式会社村田製作所 コイルアレイ部品
US11009574B2 (en) 2018-07-25 2021-05-18 Murata Manufacturing Co., Ltd. Coil array component
TWI817388B (zh) * 2022-03-14 2023-10-01 巨擘科技股份有限公司 陶瓷基板複合結構

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156486A (ja) * 1984-08-28 1986-03-22 沖電気工業株式会社 厚膜基板
JPH10135634A (ja) * 1990-03-19 1998-05-22 Hitachi Ltd 多層配線基板及びその製造方法
JPH11186448A (ja) * 1997-12-25 1999-07-09 Kyocera Corp 積層セラミック回路基板の製造方法
JP2000138455A (ja) * 1998-11-02 2000-05-16 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
JP2001358247A (ja) * 2000-06-14 2001-12-26 Murata Mfg Co Ltd 多層配線基板の製造方法
WO2002043455A1 (en) * 2000-11-27 2002-05-30 Murata Manufacturing Co.,Ltd. Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body
JP2003246680A (ja) * 2002-02-26 2003-09-02 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2003258438A (ja) * 2002-03-07 2003-09-12 Mitsubishi Electric Corp 多層セラミック基板及びその製造方法
JP2003304064A (ja) * 2002-04-08 2003-10-24 Sumitomo Metal Ind Ltd 空気層を内蔵したセラミック多層回路基板及びその製造方法
JP2004207495A (ja) * 2002-12-25 2004-07-22 Murata Mfg Co Ltd セラミック構造体、セラミック構造体の製造方法および非可逆回路素子

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156486A (ja) * 1984-08-28 1986-03-22 沖電気工業株式会社 厚膜基板
JPH10135634A (ja) * 1990-03-19 1998-05-22 Hitachi Ltd 多層配線基板及びその製造方法
JPH11186448A (ja) * 1997-12-25 1999-07-09 Kyocera Corp 積層セラミック回路基板の製造方法
JP2000138455A (ja) * 1998-11-02 2000-05-16 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
JP2001358247A (ja) * 2000-06-14 2001-12-26 Murata Mfg Co Ltd 多層配線基板の製造方法
WO2002043455A1 (en) * 2000-11-27 2002-05-30 Murata Manufacturing Co.,Ltd. Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body
JP2003246680A (ja) * 2002-02-26 2003-09-02 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2003258438A (ja) * 2002-03-07 2003-09-12 Mitsubishi Electric Corp 多層セラミック基板及びその製造方法
JP2003304064A (ja) * 2002-04-08 2003-10-24 Sumitomo Metal Ind Ltd 空気層を内蔵したセラミック多層回路基板及びその製造方法
JP2004207495A (ja) * 2002-12-25 2004-07-22 Murata Mfg Co Ltd セラミック構造体、セラミック構造体の製造方法および非可逆回路素子

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317711A (ja) * 2006-05-23 2007-12-06 Tdk Corp 積層基板及びその製造方法
JP4613878B2 (ja) * 2006-05-23 2011-01-19 Ｔｄｋ株式会社 積層基板及びその製造方法
JPWO2008108172A1 (ja) * 2007-03-01 2010-06-10 株式会社村田製作所 多層配線基板
JP2009188096A (ja) * 2008-02-05 2009-08-20 Alps Electric Co Ltd セラミック積層配線板の製造方法
JP2014049548A (ja) * 2012-08-30 2014-03-17 Taiheiyo Cement Corp 圧電素子の製造方法
WO2018003262A1 (ja) * 2016-06-30 2018-01-04 株式会社村田製作所 複合基板及び複合基板の製造方法
JP2020017620A (ja) * 2018-07-25 2020-01-30 株式会社村田製作所 コイルアレイ部品
US11009574B2 (en) 2018-07-25 2021-05-18 Murata Manufacturing Co., Ltd. Coil array component
JP7052615B2 (ja) 2018-07-25 2022-04-12 株式会社村田製作所 コイルアレイ部品
US11694834B2 (en) 2018-07-25 2023-07-04 Murata Manufacturing Co., Ltd. Coil array component
TWI817388B (zh) * 2022-03-14 2023-10-01 巨擘科技股份有限公司 陶瓷基板複合結構

Also Published As

Publication number Publication date
JP4867276B2 (ja) 2012-02-01

Similar Documents

Publication Publication Date Title
KR100451949B1 (ko) 다층 세라믹 기판의 제조 방법
JP4867276B2 (ja) セラミック基板の製造方法
JP3969458B2 (ja) セラミック基板の製造方法およびセラミック基板
US8864925B2 (en) Method for producing laminated electronic component, and laminated electronic component
JPWO2007049458A1 (ja) 積層型電子部品、電子装置および積層型電子部品の製造方法
JP4765468B2 (ja) セラミック基板の製造方法およびセラミック基板
KR101175412B1 (ko) 적층형 세라믹 전자부품의 제조방법
JP3969438B2 (ja) セラミック基板およびセラミック基板の製造方法
JP4581903B2 (ja) セラミック電子部品の製造方法
JP4565383B2 (ja) キャビティを備えた多層セラミック基板およびその製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP4595199B2 (ja) 多層セラミック基板の製造方法
JP4089356B2 (ja) 多層セラミック基板の製造方法
JP4822921B2 (ja) セラミック基板、電子部品収納用パッケージ、電子装置、およびこれらの製造方法
JP4645962B2 (ja) 多層セラミック基板
JP2013182907A (ja) セラミックス連結基板
JP2013143506A (ja) 集合基板及び集合基板の製造方法
WO2014046133A1 (ja) 電子部品収納用パッケージおよび電子装置
JP6403092B2 (ja) セラミック基板およびそれを用いた電子部品の製造方法
JP5051513B2 (ja) 多層セラミック集合基板の製造方法
JP2004207495A (ja) セラミック構造体、セラミック構造体の製造方法および非可逆回路素子
JP5733039B2 (ja) 回路基板の製造方法
JP2004342683A (ja) 多層セラミック基板の製造方法
JP2009087965A (ja) 多層配線基板
JP2012015172A (ja) 電子部品封止用基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4867276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees