JPS6156486A - 厚膜基板 - Google Patents

厚膜基板

Info

Publication number
JPS6156486A
JPS6156486A JP17748384A JP17748384A JPS6156486A JP S6156486 A JPS6156486 A JP S6156486A JP 17748384 A JP17748384 A JP 17748384A JP 17748384 A JP17748384 A JP 17748384A JP S6156486 A JPS6156486 A JP S6156486A
Authority
JP
Japan
Prior art keywords
layer
substrate
thick film
test
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17748384A
Other languages
English (en)
Inventor
草場 和典
仁 渋谷
昌弘 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP17748384A priority Critical patent/JPS6156486A/ja
Publication of JPS6156486A publication Critical patent/JPS6156486A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、製造条件設定用のテスト・母ターンを形成
した厚膜基板に関する。
(従来の技術) 従来、厚膜基板は一板の大型基板に小さな寸法の使用基
板(2)路を形成するのに使用する基板)を第2図のよ
うに多数分割可能にして、使用基板に同一のパターンを
形成している。
第2図において、1は使用基板、4は第1の導体層、4
−2は第2の導体層、5は抵抗層、6は絶縁層であ)、
第1の導体層4と第2の導体層4−2との間に形成して
両者間を絶縁している。使用基板1上に厚膜導電イース
トをスクリーンなどの版を通して配線i4ターン形状に
印刷し、乾燥後、焼成して第1導体層4を形成する。
次に同じように、絶縁層6としてガラス質の厚膜ペース
トを印刷、焼成する。それから、第2の導体層4−2を
、絶縁層6にクロスオーバーさせて、印刷、焼成する。
さらに、厚膜抵抗ペーストを所定の第1又は第2の導体
層4又は4−2間に位置するように印刷、焼成して抵抗
層5を形成する。
そして、厚膜基板の製造に際し、量産する前の条件設定
即ち厚膜印刷、乾燥、焼成条件の設定を得るために、実
際の製品を製造してその状態で特性確認を行なっていた
。そして、特性確認は、製品のパターン上で、パターン
形状に適合した治工具で行なりていた。例えば、電気的
特性の測定として機械的接触探針をもつ装置にょシ試験
することは、「混成集積回路」、1970年7月20日
4版発行、発行所株式会社工業調査会、第407−第4
0,8頁に記述されている。
(発明が解決する問題点) 特性確認を行うため、個々の基板上の回路・ぐターン形
状に適合した治工具がコード(厚膜基板の製品の種類を
表す番号)ごとに必要である。すなわち、新規厚膜基板
を製造する場合、新治工具の設計、製作が必要であシ、
経済的に問題があった。
また、新治工具を製造しない場合、マニアル測定に頼ら
ざるを得す自動測定ができない欠点があった0 (問題点を解決するための手段) この発明は、前記問題点を解決するために、製品完成後
に取シ除かれる製品領域外の余剰部の一定位置に、一定
形状のテストパターンを設け、このテスト・ソターンは
、基板本体上に形成する1又1  は複数の導体層、抵
抗層及び絶縁層の印刷、焼成する同一条件で、印刷、焼
成しである。
(作用) 製品領域外の余剰部3、すなわち大型基板のうち使用基
板1として用いられない余剰部3には、従来回路・ぐタ
ーンを形成すべき必然性はないが、本解決手段ではこの
余剰部3を積極的に使用している。テストパターンは、
使用基板1のパターンの形成状態に応じて、数種類ある
。すなわち、第1のものは導体層4の導体幅、導体間隙
のチェック用、平行導体間の絶縁抵抗チェック用として
(第1図の10)、第2のものは第1.第2の導体層4
.4−2の膜厚、及び絶縁層6の膜厚チェック用さらに
第1.第2の導体層4.4−2間の絶縁層6の絶縁抵抗
チェック用とする(第1図の9)。また第3のものは、
抵抗層5の膜厚および抵抗値チェック用とする(第1図
のlO)。
これらテストパターン8*9elOは、使用基   ・
板1の各層の形成の「ひな型」として役立つものであシ
、各層及び各層相互の特性の代表となシ得イ る。テストパターン8,9.10は、チェック項目を保
証するようにパターン形状を形成しておパ使用基板1の
各パターン層の形成と同じ条件で印刷、焼成して形成さ
れているから、テス) ノ4ターフB 、 9 、 l
 Oにより特性確認を行うことにょυ、各層及び各層相
互の特性が推定可能となる。また、これらのテストパタ
ーン8,9.10は大型基板内の所定の同一位置に形成
され、同一の形状であるから、チェックす蔦位置が常に
同一の位置とな(実施例) 第1図は本発明の実施例の平面図である。使用基板1相
互及び余剰部3とは境界線として設けた溝2によシ、各
個片に分割できるようになっている。使用基板1には従
来例の第2図と同じパターンが形成されている。余剰部
3は使用基板1の上下両辺に設けられておシ、それぞれ
の部分にテストツクターン7,8,9.10が形成され
ている。
上下のテストパターン7.8,9.10に同一の・ぐタ
ーンが点対称に配置してあシ、下の部分のA’ターンに
はそれぞれを構成する層の材料に応じて、使用基板1上
のパターン層と同一の符号を付しである。
第1のテス) ノZターン10は2つの第1の導体層4
が使用基板1上の導体層4の導体幅、導体間隔に応じて
3種類の間隔を形成するように階段状のものが対称的に
対向して形成しである。
第2のテストツクターン9は1つの第1の導体層4の上
に絶縁層6が形成され、さらにその上に1の第2の導体
層4−2が第1の導体層4と十字形を形成するように配
置されている。
第3のテストパターン8は2つの平行に配置された第1
の導体層4を接続するように抵抗層5が形成されている
第4のテストパターン7は、マスクの位置合せ用パター
ンであシ、第1の導体層4、抵抗層5、絶縁層6の位置
ずれのチェック用とするとともに、導体層4の密着強度
チェック用とする。第1の導体層4は略十字形を形成し
、当該十字形の二辺が形成する直角部分の一つに抵抗層
5の片を、また他の一つに絶縁層6の片を形成している
。このテストツクターン2は従来は使用基板1内に配置
していたが、余剰部に移すことによシ高密度実装を計れ
る。
これらのテストパターン7.8,9.10を形成するに
は、使用基板1上のiJ?ターン層を形成する際に同一
条件で、同じ材料のパターン層毎に形成すると同時に、
同じ順序で形成していく。すなわち、使用基板1上に回
路ツクターンを構成するための第1の導体層4を印刷す
ると同時にテストパターン7.8,9.10の第1の導
体層4を印刷し、その後、乾燥、焼成する。次に、使用
基板l上の絶縁層6を印刷すると同時にテストパターン
7.9の絶縁層6を印刷し、乾燥、焼成する。さらに、
使用基板1上の抵抗層5を印刷すると同時にテスト・ク
ターン7,8の抵抗層5を印刷し、乾燥、焼成する。次
いで、使用基板1上の第2の導体層4−2を印刷すると
同時にテスト・ヤターン9の第2の導体層4−2を印刷
し、乾燥、焼成する。
これらのテストパターン7.8,9.10は、使用基板
l上の・母ターン形状が変わっても、一定形状のテスト
パターンを一定位置になるように印刷する。例えば、パ
ターン原版作成の際、テスト・母ターンについては予じ
め同一のパターンを余剰部3の同一位置に描くように自
動製図機にプログラムさせておけばよい。
このように、テストパターン7.8,9.10は使用基
板1上の・ぐターンの形成と全く同一条件で形成するの
で、テストノやターン7.8,9゜10は使用基板1上
の・母ターン層の特性を表わすものとなる。
そして、余剰部3の一定位置に一定形状の・ぐターンを
形成するのであるから、チェック位置が一定となる。
(発明の効果) この発明は、使用基板以外の余剰部にテスト・ぐターン
を設け、さらにそのパターン形状、配置位置を一定にし
たので、使用基板上の・ぐターンが異なったとしても、
自動測定が可能になる利点があ ′る。
更に下記列挙するものに+U用でき6・      1
(1)従来は品質保証試験のため、使用基板上で試験を
実施していたが、製品と同時に製造された余剰部のデス
トノ4ターンによシ実施でき、製品に悪影響を及ぼすこ
とが少ない利点がある。
(2)従来は、製品出荷後試験データのみが残っておシ
、障害が発生した場合そのデータと障害品の調査で対処
していたが余剰部のテストパターンを保管しておくこと
によシ、障害4時の原因究明が迅速化出来る利点がある
【図面の簡単な説明】 第1図は本発明を説明する実施例の平面図、第2図は従
来製品の平面図である。 1・・・使用基板、3・・・余剰部、4・・・第1の導
体層、4−2・・・第2の導体層、5・・・抵抗層、6
・・・絶縁層、7.8,9.10・・・テストパターン
。 特許出願人  沖電気工業株式会社 第1図 ■ 昭和  年  月  日

Claims (1)

    【特許請求の範囲】
  1.  基板上に1又は複数の導体層、抵抗層及び絶縁層を印
    刷、焼成した厚膜基板において、完成後取り除かれる余
    剰部の一定位置に、前記各層の形成と同一条件で印刷、
    焼成した一定形状のテストパターンを有することを特徴
    とする厚膜基板。
JP17748384A 1984-08-28 1984-08-28 厚膜基板 Pending JPS6156486A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17748384A JPS6156486A (ja) 1984-08-28 1984-08-28 厚膜基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17748384A JPS6156486A (ja) 1984-08-28 1984-08-28 厚膜基板

Publications (1)

Publication Number Publication Date
JPS6156486A true JPS6156486A (ja) 1986-03-22

Family

ID=16031693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17748384A Pending JPS6156486A (ja) 1984-08-28 1984-08-28 厚膜基板

Country Status (1)

Country Link
JP (1) JPS6156486A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6141117A (ja) * 1984-07-31 1986-02-27 Tokihiro Kuranaga テンプル杆を上下回動自在となした眼鏡フレ−ム
JPS6398658U (ja) * 1986-12-17 1988-06-25
JPH02219293A (ja) * 1989-02-20 1990-08-31 Cmk Corp 絶縁層の検査部を有するプリント配線板
JPH04116408U (ja) * 1991-03-29 1992-10-19 日本電気株式会社 プリント配線基板
JPH05283822A (ja) * 1992-03-30 1993-10-29 Toppan Printing Co Ltd 電磁波シールド層を備えるプリント配線板
JP2007109977A (ja) * 2005-10-14 2007-04-26 Murata Mfg Co Ltd セラミック基板の製造方法
JP2007273130A (ja) * 2006-03-30 2007-10-18 Matsushita Electric Ind Co Ltd 面状発熱体
EP2830400A1 (de) * 2013-07-24 2015-01-28 Automotive Lighting Reutlingen GmbH Nutzen mit mehreren Leiterplatten und Verfahren zu seiner Herstellung

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6141117A (ja) * 1984-07-31 1986-02-27 Tokihiro Kuranaga テンプル杆を上下回動自在となした眼鏡フレ−ム
JPS6398658U (ja) * 1986-12-17 1988-06-25
JPH02219293A (ja) * 1989-02-20 1990-08-31 Cmk Corp 絶縁層の検査部を有するプリント配線板
JPH04116408U (ja) * 1991-03-29 1992-10-19 日本電気株式会社 プリント配線基板
JPH05283822A (ja) * 1992-03-30 1993-10-29 Toppan Printing Co Ltd 電磁波シールド層を備えるプリント配線板
JP2007109977A (ja) * 2005-10-14 2007-04-26 Murata Mfg Co Ltd セラミック基板の製造方法
JP2007273130A (ja) * 2006-03-30 2007-10-18 Matsushita Electric Ind Co Ltd 面状発熱体
EP2830400A1 (de) * 2013-07-24 2015-01-28 Automotive Lighting Reutlingen GmbH Nutzen mit mehreren Leiterplatten und Verfahren zu seiner Herstellung

Similar Documents

Publication Publication Date Title
US6160412A (en) Impedance-matched interconnection device for connecting a vertical-pin integrated circuit probing device to integrated circuit test equipment
JPS6099542A (ja) ジグ
JPS6156486A (ja) 厚膜基板
KR930001266B1 (ko) 집적회로의 다량 제조방법
US4522449A (en) Matrix board
EP0909117B1 (en) Method of making thick film circuits
JPS59501566A (ja) 電子要素製造方法
JP4031185B2 (ja) プリント回路基板検査器
US4455749A (en) Matrix board
JPS6314307B2 (ja)
JPH01152701A (ja) チップ型電子部品
JPS625339B2 (ja)
JPH07335411A (ja) チップ型抵抗ネットワーク
JPH02198186A (ja) プリント配線板シールド層検査方法と検査手段
JPS6155280B2 (ja)
JPH0529179U (ja) 多層プリント配線板
JPS59220991A (ja) Ic基板の表裏パタ−ンの位置合わせ方法
JPS634960B2 (ja)
JPS6170403A (ja) 多層配線基板の層間絶縁体層の膜厚測定方法
JPS58204502A (ja) 小型抵抗器の製造法
JP2006066632A (ja) 回路基板とその検査方法
JPS5832429A (ja) 集積回路装置
JPS6341003A (ja) チツプ形電子部品の製造方法
JPH03196698A (ja) 絶縁層等の検査部を有するプリント配線板
JPH08330689A (ja) プリント配線基板