JPS5832429A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPS5832429A
JPS5832429A JP13118381A JP13118381A JPS5832429A JP S5832429 A JPS5832429 A JP S5832429A JP 13118381 A JP13118381 A JP 13118381A JP 13118381 A JP13118381 A JP 13118381A JP S5832429 A JPS5832429 A JP S5832429A
Authority
JP
Japan
Prior art keywords
substrate
corners
lands
electrodes
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13118381A
Other languages
English (en)
Inventor
Kiyoshi Sawairi
澤入 精
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13118381A priority Critical patent/JPS5832429A/ja
Publication of JPS5832429A publication Critical patent/JPS5832429A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は基板上に多数の回路部品を平面的に設けた集積
回路装置に関し、特に狭い基板の中に有効にチェック用
ランド部を設け、電気的チェックを標準化するとともに
位置あわせのだめの基準としても用いることの可能な構
成を提供することを目的とする。
集積回路装置では、基板上に設けられた回路素子の値を
チェックし修正する必要かある。例えば印刷抵抗のよう
な素子は製造上のばらつきが大きいだめ必ず値を測定し
必要なときにはこねを修正しなければならない。このチ
ェックはビンを立てた治具を用いてこのビンを基板に設
けたチェック用ランドに接触させて行なっている。この
場合、従来の集積回路装置では、基板の端面に捷で回路
中の抵抗の両端からリード部を引き出しチェック用ラン
ド部を形成したものがあるが、しかしながら、基板の周
囲には外部接続用の電極部が多数形成されており、した
がって上記のようにチェック用ランド部を基板の端面部
に形成することはよほど回路素子の少ない場合でなけれ
ば実際には不可能であった。したがって一般的には回路
素子の両端にチェック用治具のビンを直接接触させるよ
うにしているが、これは基板内の回路構成が異なるごと
に専用の治具が必要となり、むだが多く能率の悪いもの
であった。
一方、基板の予め設定された位置に抵抗を印刷したりチ
ップ部品を装着するだめに、この基板に基準位置を示す
マークを設けているものがあり、ところが基板が小さく
なるとこのマークを設けることができないものであった
本発明は上記従来の問題点を解決すべくなされたもので
、チェック用治具を標準化できるほどチェック用ランド
部を標準的な位置に配し、かつ面積の限られた基板の主
面を有効に利用し、さらにこのチェック用ランド部を用
いて部品装着用の基準点を形成することのできる集積回
路装置を提供するものである。以下本発明の一実施例を
図面にもとづいて説明する。
第1図は本発明の一実施例の集積回路装置の上面図であ
る。1は基板、2,3・・・・・・14は基板1の端面
に設けられた電極である。A、B、Cで示す面は基板1
03つの隅を46°に力、トシた端面であり、基板の表
裏判定や治具に装着する時の係止面等に利用される。し
たがって面A、B、Cには高い寸法精度が要求されると
ともにこの端面に゛は電極を形成することはできない。
16,16゜17は面A、B、Cの近傍で基板の主面内
に設けたチェック用ランド部であり、回路の・要部から
導出されたリードに接続されていえ。なお図中R+。
R2・・・・・・R6等は回路内の抵抗、C1,C2等
はコン、デンサを示す。
上記の構成では、例えば抵抗R1の値をチェックするに
はチェック用ランド部16と電極14とにビンを当てて
測定すればよい。抵抗R2の場合にはチェック用ランド
部16と電極7間により測定可能である。
このようにチェック用ランド部16,16.17と電極
2〜14のいずれかを用いて各素子の値を測定すること
ができる。この時、チェック用ランド部15,16.1
7は、面A、B、Cの近傍の所定位置に設けられている
ので、電極と同様に位置の標準化を行なうことができ、
チェック用治具を標準化して能率のよい測定を行なうこ
とができる。また面A、B、Cの近傍の基板主面には従
来電極等が設けられていなかったので、基板の主面の有
効利用ともなる。
次に上記のチェック用ランド部を用いて位置の基準点を
形成した構成について述べる。第2図はチェック用ラン
ド部16の近傍の拡大図である。
チェック用ランド部16は頂点2と直線Zx。
ZY、XYからなる三角形XYzの形状を有している。
一方ランド部18は頂点Zに対して対称な位置に小三角
形X’Y’Z  の形状を有したものである。上記の頂
点Zは頂角同士の突き合わせであるから、理論的に面積
のない点であシ、この点を基板への電子部品の装着のだ
めの基準位置として用いれば電子部品の装着位置の精度
を高くすることが可能である。なお線と線を交わらせて
十文字を作るものでは実際には交点に面積ができ、精度
の低下をまねくおそれがあるが、上記の構成では面積の
端部(頂角)同士の突き合せであるため、精度の高い基
準位置となる。そしてこのような基準点を少なくとも基
板の対角線上の2個所、例えば面A、Cの近傍に設け、
その2つの基準点を抵抗の印刷やチップ部品の装着のた
めに用いれば、より精度が向上し、大きな効果を発揮す
るものである。またこの構成では基準点を作るために大
きな面積を必要とせず、小さな基板の場合、にも十分に
実用性の高いものである。
上記の実施例からも明らかなように本発明によれば、基
板の主面の隅部にチェック用ランド部を設けたことによ
り、このチェック用ランド部を電極とを用いて回路の電
気的チェックを行なうことができるとともに、チェック
用ランド部によってチェック点の位置を標準化する゛こ
とができる。したがってチェック用の治具を標準化して
共用化できるので、むだがなく測定の能率を向上させる
ことが可能となる。さらにこのチェック用ランド部を用
いて正確な電子部品の装着のだめの基準点を容易に形成
することが可能で、かつ限られた基板主面上において従
来使用されていなかった部分を用いることによって小さ
な面積の基板でも実施することができるという大きな効
果を有するものである。
【図面の簡単な説明】
第1図は本発明の一実施例における集積回路装置の上面
図、第2図はその要部拡大図である。 1・・・・・・基板、2,3・・・・・・14・・・・
・・電極、16゜16.17・・・・・・チェック用ラ
ンド部、18・・・・・・ランド部。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名菓 
IJ!1 鵜 2 @

Claims (1)

    【特許請求の範囲】
  1. (1)基板の主面に電子部品等の装着によって電気回路
    を構成し、その主面から基板の端面にかけて電極端子を
    設けるとともに、前記基板の主面内の隅部に電気回路の
    一部から導出したチェック用ランド部を設けたことを特
    徴とする集積回路装置。 学)チェック用ランド部は少なくともひとつの頂角を有
    し、この頂角に対向する頂角を有する他のランド部を設
    けたことを特徴とする特許請求の範囲第1項記載の集積
    回路装置。
JP13118381A 1981-08-20 1981-08-20 集積回路装置 Pending JPS5832429A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13118381A JPS5832429A (ja) 1981-08-20 1981-08-20 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13118381A JPS5832429A (ja) 1981-08-20 1981-08-20 集積回路装置

Publications (1)

Publication Number Publication Date
JPS5832429A true JPS5832429A (ja) 1983-02-25

Family

ID=15051952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13118381A Pending JPS5832429A (ja) 1981-08-20 1981-08-20 集積回路装置

Country Status (1)

Country Link
JP (1) JPS5832429A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5481077A (en) * 1977-12-12 1979-06-28 Fujitsu Ltd Semiconductor wafer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5481077A (en) * 1977-12-12 1979-06-28 Fujitsu Ltd Semiconductor wafer

Similar Documents

Publication Publication Date Title
JPS6099542A (ja) ジグ
JPS5832429A (ja) 集積回路装置
JPS6156486A (ja) 厚膜基板
JPS5955087A (ja) 回路基板
JPH065729A (ja) プリント配線板および半導体素子の位置合わせ方法
JPH08330689A (ja) プリント配線基板
JPH0744043Y2 (ja) プリント配線板
JPH085522Y2 (ja) チツプ抵抗器
JPH02199856A (ja) Ic用パッケージ
JPH0650990Y2 (ja) リード端子部品
JPH0548133Y2 (ja)
JPH06783Y2 (ja) 回路基板検査装置のピンボ−ド
JPH0514541Y2 (ja)
JPH0488693A (ja) 混成集積回路用基板の製造方法
JPS60224257A (ja) 厚膜icに於ける抵抗体トリミング方法
JPS5927061Y2 (ja) 混成集積回路装置
JP2588461Y2 (ja) 回路基板
JPS6341003A (ja) チツプ形電子部品の製造方法
JPS60171755A (ja) ハイブリツドicの製造方法
JPH0587964U (ja) 混成集積回路装置と母回路基板
JPS59189607A (ja) 抵抗体の製造方法
JPH0864917A (ja) 基 板
JPS6376343A (ja) プロ−ブカ−ド
JPH01264203A (ja) 機能修正用チップ抵抗器
JPH04109505U (ja) リード端子付電子部品