JPH065729A - プリント配線板および半導体素子の位置合わせ方法 - Google Patents
プリント配線板および半導体素子の位置合わせ方法Info
- Publication number
- JPH065729A JPH065729A JP18444992A JP18444992A JPH065729A JP H065729 A JPH065729 A JP H065729A JP 18444992 A JP18444992 A JP 18444992A JP 18444992 A JP18444992 A JP 18444992A JP H065729 A JPH065729 A JP H065729A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor element
- center
- wiring board
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 ダイパッド上に半導体素子を正確に位置合わ
せできるプリント配線板と半導体素子の位置合わせ方法
を提供すること。 【構成】 略四角形のダイパッド４の略中央部と半導体
素子１０の略中央部との位置合わせをするためのマーク
５をダイパッド４に設けたプリント配線板１で、マーク
５として十文字状のもの、ダイパッド４の対向する辺か
ら中心部に向けてパターンを設けたもの、ダイパッド４
の各隅角部から中心部に向けてパターンを設けたものを
用いる。また、半導体素子１０外形から外側にはみ出し
たパターンの長さがほぼ等しくなるように半導体素子１
０を位置合わせする方法である。
せできるプリント配線板と半導体素子の位置合わせ方法
を提供すること。 【構成】 略四角形のダイパッド４の略中央部と半導体
素子１０の略中央部との位置合わせをするためのマーク
５をダイパッド４に設けたプリント配線板１で、マーク
５として十文字状のもの、ダイパッド４の対向する辺か
ら中心部に向けてパターンを設けたもの、ダイパッド４
の各隅角部から中心部に向けてパターンを設けたものを
用いる。また、半導体素子１０外形から外側にはみ出し
たパターンの長さがほぼ等しくなるように半導体素子１
０を位置合わせする方法である。
Description
【０００１】
【産業上の利用分野】本発明は、ダイパッドに半導体素
子の位置合わせを行うマークが設けられたプリント配線
板とこれを用いた半導体素子の位置合わせ方法に関する
ものである。
子の位置合わせを行うマークが設けられたプリント配線
板とこれを用いた半導体素子の位置合わせ方法に関する
ものである。
【０００２】
【従来の技術】ウエハからチップ状に切り出された半導
体素子は、リードフレーム等の接続部材に搭載されて樹
脂等のパッケージで封止されるものと、プリント配線板
上に他の電子部品とともに接続されて成る、いわゆるハ
イブリッドＩＣを構成するものとがある。このような半
導体素子を用いてハイブリッドＩＣを構成するためのプ
リント配線板を図８に基づいて説明する。図８は、従来
のプリント配線板を説明する斜視図である。このプリン
ト配線板１は、エポキシやセラミックス等の基板２から
成り、この基板２上に半導体素子１０を接着するための
ダイパッド４と、抵抗器やコンデンサ等の他の電子部品
を接続するための配線パターン３とが形成されたもので
ある。
体素子は、リードフレーム等の接続部材に搭載されて樹
脂等のパッケージで封止されるものと、プリント配線板
上に他の電子部品とともに接続されて成る、いわゆるハ
イブリッドＩＣを構成するものとがある。このような半
導体素子を用いてハイブリッドＩＣを構成するためのプ
リント配線板を図８に基づいて説明する。図８は、従来
のプリント配線板を説明する斜視図である。このプリン
ト配線板１は、エポキシやセラミックス等の基板２から
成り、この基板２上に半導体素子１０を接着するための
ダイパッド４と、抵抗器やコンデンサ等の他の電子部品
を接続するための配線パターン３とが形成されたもので
ある。
【０００３】プリント配線板１のダイパッド４は、接続
する半導体素子１０の形状に対応した略四角形であり、
このダイパッド４の略中央部に半導体素子１０の略中央
部が合う状態に位置合わせされる。通常、半導体素子１
０をダイパッド４上に搭載するには、ダイボンダー（図
示せず）を用い行われる。すなわち、半導体素子１０を
ダイボンダーの吸着ヘッド等に保持し、この吸着ヘッド
の下方に銀ペースト等の接着剤が塗布されたダイパッド
４が配置されるようプリント配線板２を位置合わせす
る。そして、この吸着ヘッドを下降することで半導体素
子１０をダイパッド４上に接着する。半導体素子１０の
位置合わせの方法は、ダイパッド４の外形線を基準にし
たり、特徴のある配線パターン３等を基準にしてダイパ
ッド４の中心位置を求め、これに基づいて半導体素子１
０とダイパッド４との位置合わせを行っている。
する半導体素子１０の形状に対応した略四角形であり、
このダイパッド４の略中央部に半導体素子１０の略中央
部が合う状態に位置合わせされる。通常、半導体素子１
０をダイパッド４上に搭載するには、ダイボンダー（図
示せず）を用い行われる。すなわち、半導体素子１０を
ダイボンダーの吸着ヘッド等に保持し、この吸着ヘッド
の下方に銀ペースト等の接着剤が塗布されたダイパッド
４が配置されるようプリント配線板２を位置合わせす
る。そして、この吸着ヘッドを下降することで半導体素
子１０をダイパッド４上に接着する。半導体素子１０の
位置合わせの方法は、ダイパッド４の外形線を基準にし
たり、特徴のある配線パターン３等を基準にしてダイパ
ッド４の中心位置を求め、これに基づいて半導体素子１
０とダイパッド４との位置合わせを行っている。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うなプリント配線板および半導体素子の位置合わせ方法
には、次のような問題がある。すなわち、ダイパッドの
周囲には配線パターンが接続されているため、ダイパッ
ドの形状と半導体素子の形状との対応がつきにくくなっ
ている。このため、半導体素子をダイパッド上に接続す
る場合、ダイパッドと半導体素子との位置合わせを正確
に行うのが困難である。特に、半導体素子とダイパッド
との回転方向のずれにおいて、ダイパッドに対する基準
の位置が定めにくいため、回転ずれの補正や修正を行い
難いのが現状である。また、この半導体素子の位置合わ
せ方法では、接着を行う場合には、ダイパッドの形状が
複雑になると、その認識が困難となり、プリント配線板
の位置決め精度の低下につながる。このため、ダイボン
ダーによる半導体素子の位置合わせにおいては、プリン
ト配線板が連続して搬送されるため、位置合わせの低下
がハイブリッドＩＣ等の生産性の低下を招くことにな
る。よって、本発明はダイパッド上に半導体素子を正確
に位置合わせできるプリント配線板と半導体素子の位置
合わせ方法を提供することを目的とする。
うなプリント配線板および半導体素子の位置合わせ方法
には、次のような問題がある。すなわち、ダイパッドの
周囲には配線パターンが接続されているため、ダイパッ
ドの形状と半導体素子の形状との対応がつきにくくなっ
ている。このため、半導体素子をダイパッド上に接続す
る場合、ダイパッドと半導体素子との位置合わせを正確
に行うのが困難である。特に、半導体素子とダイパッド
との回転方向のずれにおいて、ダイパッドに対する基準
の位置が定めにくいため、回転ずれの補正や修正を行い
難いのが現状である。また、この半導体素子の位置合わ
せ方法では、接着を行う場合には、ダイパッドの形状が
複雑になると、その認識が困難となり、プリント配線板
の位置決め精度の低下につながる。このため、ダイボン
ダーによる半導体素子の位置合わせにおいては、プリン
ト配線板が連続して搬送されるため、位置合わせの低下
がハイブリッドＩＣ等の生産性の低下を招くことにな
る。よって、本発明はダイパッド上に半導体素子を正確
に位置合わせできるプリント配線板と半導体素子の位置
合わせ方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、このような課
題を解決するために成されたプリント配線板および半導
体素子の位置合わせ方法である。すなわち、このプリン
ト配線板は、所定の電子部品を搭載するための基板上に
配線パターンと、半導体素子の外形と対応した略四角形
のダイパッドとを設けたもので、ダイパッドの略中央部
と半導体素子の略中央部とを位置合わせするためのマー
クをダイパッドに設けたものである。
題を解決するために成されたプリント配線板および半導
体素子の位置合わせ方法である。すなわち、このプリン
ト配線板は、所定の電子部品を搭載するための基板上に
配線パターンと、半導体素子の外形と対応した略四角形
のダイパッドとを設けたもので、ダイパッドの略中央部
と半導体素子の略中央部とを位置合わせするためのマー
クをダイパッドに設けたものである。
【０００６】このマークとして十文字状のパターンを形
成し、その交差部がダイパッドの略中央部とほぼ一致す
るように設けたものや、ダイパッドの対向する辺からダ
イパッドの中心部を指標するパターンを形成したもので
ある。さらに、ダイパッドの各隅角部からダイパッドの
中心部に向けてパターンを設けたものでもある。
成し、その交差部がダイパッドの略中央部とほぼ一致す
るように設けたものや、ダイパッドの対向する辺からダ
イパッドの中心部を指標するパターンを形成したもので
ある。さらに、ダイパッドの各隅角部からダイパッドの
中心部に向けてパターンを設けたものでもある。
【０００７】また、このプリント配線板を用いた半導体
素子の位置合わせ方法は、略四角形のダイパッドに半導
体素子を位置合わせするもので、予め、ダイパッドの各
辺からダイパッドの中央部に向けて幅のほぼ等しいパタ
ーンをそれぞれ設け、次いで、半導体素子をこのダイパ
ッドの外形よりも内側に搭載し、半導体素子の外形から
外側にはみ出したパターンの長さがほぼ等しくなるよう
に半導体素子を位置合わせするものである。
素子の位置合わせ方法は、略四角形のダイパッドに半導
体素子を位置合わせするもので、予め、ダイパッドの各
辺からダイパッドの中央部に向けて幅のほぼ等しいパタ
ーンをそれぞれ設け、次いで、半導体素子をこのダイパ
ッドの外形よりも内側に搭載し、半導体素子の外形から
外側にはみ出したパターンの長さがほぼ等しくなるよう
に半導体素子を位置合わせするものである。
【０００８】
【作用】ダイパッドに設けたマークがそのダイパッドの
略中央部を指標することになるため、半導体素子をダイ
パッドに搭載する際の位置合わせの基準とするとができ
る。例えば、十文字状のパターンから成るマークでは、
その交差部がダイパッドの略中央部と一致するように設
けられているため、半導体素子の略中央部とこの交差部
とを合わせることで、正確な位置合わせが行える。ま
た、ダイパッドの対向する辺からダイパッドの中心部を
指標する状態に設けられたパターンより成るマーク、お
よび、ダイパッドの各隅角部からダイパッドの中心部に
向けて設けられたパターンから成るマークでは、相対向
する各パターンをそれぞれ延長した仮想線が、互いに交
わる位置をダイパッドの略中央部としているため、これ
に基づいて半導体素子を位置合わせする。
略中央部を指標することになるため、半導体素子をダイ
パッドに搭載する際の位置合わせの基準とするとができ
る。例えば、十文字状のパターンから成るマークでは、
その交差部がダイパッドの略中央部と一致するように設
けられているため、半導体素子の略中央部とこの交差部
とを合わせることで、正確な位置合わせが行える。ま
た、ダイパッドの対向する辺からダイパッドの中心部を
指標する状態に設けられたパターンより成るマーク、お
よび、ダイパッドの各隅角部からダイパッドの中心部に
向けて設けられたパターンから成るマークでは、相対向
する各パターンをそれぞれ延長した仮想線が、互いに交
わる位置をダイパッドの略中央部としているため、これ
に基づいて半導体素子を位置合わせする。
【０００９】また、このプリント配線板を用いた半導体
素子の位置合わせ方法において、ダイパッドの各辺から
ダイパッドの中央部に向けて幅のほぼ等しいパターンを
設け、半導体素子をダイパッドに搭載した状態でこの半
導体素子の外形から外側にはみ出た各パターンの長さを
ほぼ等しくするように位置合わせすれば、ダイパッドの
略中央部と半導体素子の略中央部とが一致することにな
る。
素子の位置合わせ方法において、ダイパッドの各辺から
ダイパッドの中央部に向けて幅のほぼ等しいパターンを
設け、半導体素子をダイパッドに搭載した状態でこの半
導体素子の外形から外側にはみ出た各パターンの長さを
ほぼ等しくするように位置合わせすれば、ダイパッドの
略中央部と半導体素子の略中央部とが一致することにな
る。
【００１０】
【実施例】以下に、本発明のプリント配線板および半導
体素子の位置合わせ方法についての実施例を図に基づい
て説明する。図１は、本発明のプリント配線板を説明す
る斜視図である。このプリント配線板１は、エポキシや
セラミックス等から成る基板２と、この基板２上に抵抗
器やコンデンサ等を接続するための配線パターン３と、
基板２上に半導体素子１０を搭載するためのダイパッド
４とから成り、ダイパッド４として、半導体素子１０の
外形と対応した略四角形をしたものが用いられている。
体素子の位置合わせ方法についての実施例を図に基づい
て説明する。図１は、本発明のプリント配線板を説明す
る斜視図である。このプリント配線板１は、エポキシや
セラミックス等から成る基板２と、この基板２上に抵抗
器やコンデンサ等を接続するための配線パターン３と、
基板２上に半導体素子１０を搭載するためのダイパッド
４とから成り、ダイパッド４として、半導体素子１０の
外形と対応した略四角形をしたものが用いられている。
【００１１】さらに、このダイパッド４には、半導体素
子１０の略中央部とダイパッド４の略中央部との位置合
わせを行うマーク５が設けられている。マーク５とし
て、十文字状のパターンが設けられたもので、その交差
部がダイパッド４の略中央とほぼ一致した状態となって
いる。このマーク５は、金属等から成るダイパッド４を
このような十文字状にエッチング処理して設けたり、反
対に他の金属等を被着して形成する。
子１０の略中央部とダイパッド４の略中央部との位置合
わせを行うマーク５が設けられている。マーク５とし
て、十文字状のパターンが設けられたもので、その交差
部がダイパッド４の略中央とほぼ一致した状態となって
いる。このマーク５は、金属等から成るダイパッド４を
このような十文字状にエッチング処理して設けたり、反
対に他の金属等を被着して形成する。
【００１２】このようなプリント配線板１に半導体素子
１０を搭載するには、ダイパッド４のマーク５、すなわ
ち十文字状のパターンの交差部を基準として、これに半
導体素子１０の略中央部を合わせるようにする。これに
より、ダイパッド４の略中央部に半導体素子１０の略中
央部を位置合わせすることができる。このような十文字
状のパターンから成るマーク５は、画像処理を用いた半
導体素子１０の位置決めを行う場合に有効である。
１０を搭載するには、ダイパッド４のマーク５、すなわ
ち十文字状のパターンの交差部を基準として、これに半
導体素子１０の略中央部を合わせるようにする。これに
より、ダイパッド４の略中央部に半導体素子１０の略中
央部を位置合わせすることができる。このような十文字
状のパターンから成るマーク５は、画像処理を用いた半
導体素子１０の位置決めを行う場合に有効である。
【００１３】すなわち、図２の斜視図に示すように、プ
リント配線板１が連続して搬送される、例えばダイボン
ダーを用いて半導体素子１０をダイパッド４上に搭載す
る場合には、予めダイパッド４に設けられたマーク５の
位置を画像認識等により記憶しておき、これを基準にし
て半導体素子１０をダイパッド４上に搭載する。さら
に、このマーク５の位置を基準にして、次のプリント配
線板１を搬送し、そのダイパッド４に設けられたマーク
５を認識する。これを連続することで、半導体素子１０
をマーク５上に確実に搭載することができる。
リント配線板１が連続して搬送される、例えばダイボン
ダーを用いて半導体素子１０をダイパッド４上に搭載す
る場合には、予めダイパッド４に設けられたマーク５の
位置を画像認識等により記憶しておき、これを基準にし
て半導体素子１０をダイパッド４上に搭載する。さら
に、このマーク５の位置を基準にして、次のプリント配
線板１を搬送し、そのダイパッド４に設けられたマーク
５を認識する。これを連続することで、半導体素子１０
をマーク５上に確実に搭載することができる。
【００１４】次に、他のマーク５の例を図３に基づいて
説明する。図３は、他のマークを説明する平面図（その
１）で、略四角形のダイパッド４の各対向する辺４ａか
らダイパッド４の中央部を指標する状態にパターン５１
を設けてマーク５を形成したものである。これらの相対
向するパターン５１をそれぞれ仮想線でつなぎ、その交
点がダイパッド４の中央部となるように配置されてい
る。この仮想線の交点を基準にして、半導体素子１０を
ダイパッド４上に位置合わせすれば、半導体素子１０の
略中央部とダイパッド４の略中央部とを合わせることが
できる。
説明する。図３は、他のマークを説明する平面図（その
１）で、略四角形のダイパッド４の各対向する辺４ａか
らダイパッド４の中央部を指標する状態にパターン５１
を設けてマーク５を形成したものである。これらの相対
向するパターン５１をそれぞれ仮想線でつなぎ、その交
点がダイパッド４の中央部となるように配置されてい
る。この仮想線の交点を基準にして、半導体素子１０を
ダイパッド４上に位置合わせすれば、半導体素子１０の
略中央部とダイパッド４の略中央部とを合わせることが
できる。
【００１５】次に、このようなマーク５を用いた本発明
の半導体素子１０の位置合わせ方法を説明する。図４
は、半導体素子１０の位置合わせを説明する平面図（そ
の１）である。先ず、略四角形のダイパッド４の各辺４
ａからダイパッド４の中央部に向けてそれぞれ幅のほぼ
等しいパターン５１を設けておく。次に、半導体素子１
０をダイパッド４の外形よりも内側に収めるように搭載
する。これにより、各素子側辺１０ａの外側にパターン
５１がはみ出た状態となり、所定の大きさのすき間が形
成される。そして、半導体素子１０を移動してこの各す
き間の長さがほぼ一致するような位置に合わせる。これ
により、半導体素子１０の略中央部とダイパッド４の略
中央部とが一致する状態に位置合わせすることができ
る。
の半導体素子１０の位置合わせ方法を説明する。図４
は、半導体素子１０の位置合わせを説明する平面図（そ
の１）である。先ず、略四角形のダイパッド４の各辺４
ａからダイパッド４の中央部に向けてそれぞれ幅のほぼ
等しいパターン５１を設けておく。次に、半導体素子１
０をダイパッド４の外形よりも内側に収めるように搭載
する。これにより、各素子側辺１０ａの外側にパターン
５１がはみ出た状態となり、所定の大きさのすき間が形
成される。そして、半導体素子１０を移動してこの各す
き間の長さがほぼ一致するような位置に合わせる。これ
により、半導体素子１０の略中央部とダイパッド４の略
中央部とが一致する状態に位置合わせすることができ
る。
【００１６】この位置合わせ方法は、目視により半導体
素子１０をダイパッド４上に位置合わせする場合や、半
導体素子１０を搭載した後のダイパッド４と半導体素子
１０との位置関係を検査する場合に、半導体素子１０の
位置ズレを簡単に判断することができる。
素子１０をダイパッド４上に位置合わせする場合や、半
導体素子１０を搭載した後のダイパッド４と半導体素子
１０との位置関係を検査する場合に、半導体素子１０の
位置ズレを簡単に判断することができる。
【００１７】次に、図５に他のマークを説明する平面図
（その２）を示す。このマーク５は、ダイパッド４の各
隅角部４ｂからダイパッド４の中央部に向けてパターン
５１がそれぞれ設けられたもので、相対向するパターン
５１をつなぐ各仮想線の交点がダイパッド４の略中央部
を指標するものである。この交点を基準にして、半導体
素子１０をダイパッド４上に位置合わせすれば、半導体
素子１０の略中央部とダイパッド４の略中央部とが一致
する状態となる。
（その２）を示す。このマーク５は、ダイパッド４の各
隅角部４ｂからダイパッド４の中央部に向けてパターン
５１がそれぞれ設けられたもので、相対向するパターン
５１をつなぐ各仮想線の交点がダイパッド４の略中央部
を指標するものである。この交点を基準にして、半導体
素子１０をダイパッド４上に位置合わせすれば、半導体
素子１０の略中央部とダイパッド４の略中央部とが一致
する状態となる。
【００１８】また、図６の平面図に示すように、各パタ
ーン５１の幅をほぼ等しくしておき、半導体素子１０を
ダイパッド４上に搭載した状態で、４つの素子隅部１０
ｂをそれぞれパターン５１の幅の略中央部に位置合わせ
することで、ダイパッド４に対する回転方向のズレ角度
θをなくした状態に半導体素子１０を配置できる。
ーン５１の幅をほぼ等しくしておき、半導体素子１０を
ダイパッド４上に搭載した状態で、４つの素子隅部１０
ｂをそれぞれパターン５１の幅の略中央部に位置合わせ
することで、ダイパッド４に対する回転方向のズレ角度
θをなくした状態に半導体素子１０を配置できる。
【００１９】また、本発明のプリント配線板の他の実施
例を図７の平面図に示す。これは、ダイパッド４の略中
央部に十文字状のマーク５が設けられ、さらに、ダイパ
ッド４の各隅角部からダイパッド４の中央部に向けてパ
ターン５１がそれぞれ設けられたものである。これを用
いて半導体素子１０を位置合わせするには、先ず、半導
体素子１０の略中心部をダイパッド４の略中央部に設け
られたマーク５に合わせて配置する。そして、４つの素
子隅角部１０ｂを各パターン５１の幅の略中央に合わせ
る。これにより、ダイパッド４の略中央部と半導体素子
１０の略中央部との位置合わせができるとともに、ダイ
パッド４に対する回転方向の位置合わせも正確に行うこ
とができる。
例を図７の平面図に示す。これは、ダイパッド４の略中
央部に十文字状のマーク５が設けられ、さらに、ダイパ
ッド４の各隅角部からダイパッド４の中央部に向けてパ
ターン５１がそれぞれ設けられたものである。これを用
いて半導体素子１０を位置合わせするには、先ず、半導
体素子１０の略中心部をダイパッド４の略中央部に設け
られたマーク５に合わせて配置する。そして、４つの素
子隅角部１０ｂを各パターン５１の幅の略中央に合わせ
る。これにより、ダイパッド４の略中央部と半導体素子
１０の略中央部との位置合わせができるとともに、ダイ
パッド４に対する回転方向の位置合わせも正確に行うこ
とができる。
【００２０】例えば、ダイボンダーを用いて半導体素子
１０を搭載する場合、先ず、この十文字状のマーク５を
画像認識することで、ダイパッド４の位置の基準を求
め、これに基づいて半導体素子１０を搭載し、次いで、
半導体素子１０の回転方法の位置ズレ角度をパターン５
１を用いて修正する。このマーク５とパターン５１との
両方を用いることにより、さらに高精度の位置合わせを
行うことができる。
１０を搭載する場合、先ず、この十文字状のマーク５を
画像認識することで、ダイパッド４の位置の基準を求
め、これに基づいて半導体素子１０を搭載し、次いで、
半導体素子１０の回転方法の位置ズレ角度をパターン５
１を用いて修正する。このマーク５とパターン５１との
両方を用いることにより、さらに高精度の位置合わせを
行うことができる。
【００２１】
【発明の効果】以上説明したような、プリント配線板お
よび半導体素子の位置合わせ方法によれば次のような効
果がある。すなわち、このプリント配線板によれば、ダ
イパッドの中心位置を指標するマークが設けられている
ため、ダイパッドの周囲に配線パターンが接続されてい
ても、ダイパッドに対する基準を容易に決定することが
可能となる。しかも、ダイパッドの隅角部に設けられた
マークにより、半導体素子の角度方向に対する基準を決
定することができるため、より正確な位置合わせが行え
る。さらに、本発明の半導体素子の位置合わせ方法によ
れば、半導体素子の略中央部とダイパッドの略中央部と
の位置合わせを容易に、しかも正確に行うことが可能と
なる。これらにより、目視にて半導体素子の位置合わせ
を行う場合にも、ダイボンダー等を用いて連続的に半導
体素子の位置合わせを行う場合であっても、正確な位置
合わせを行うことができるため、プリント配線板を用い
たハイブリッドＩＣ等の生産性の向上を図ることが可能
となる。
よび半導体素子の位置合わせ方法によれば次のような効
果がある。すなわち、このプリント配線板によれば、ダ
イパッドの中心位置を指標するマークが設けられている
ため、ダイパッドの周囲に配線パターンが接続されてい
ても、ダイパッドに対する基準を容易に決定することが
可能となる。しかも、ダイパッドの隅角部に設けられた
マークにより、半導体素子の角度方向に対する基準を決
定することができるため、より正確な位置合わせが行え
る。さらに、本発明の半導体素子の位置合わせ方法によ
れば、半導体素子の略中央部とダイパッドの略中央部と
の位置合わせを容易に、しかも正確に行うことが可能と
なる。これらにより、目視にて半導体素子の位置合わせ
を行う場合にも、ダイボンダー等を用いて連続的に半導
体素子の位置合わせを行う場合であっても、正確な位置
合わせを行うことができるため、プリント配線板を用い
たハイブリッドＩＣ等の生産性の向上を図ることが可能
となる。
【図１】本発明のプリント配線板を説明する斜視図であ
る。
る。
【図２】本発明の使用例を説明する斜視図である。
【図３】他のマークを説明する平面図（その１）であ
る。
る。
【図４】半導体素子の位置合わせを説明する平面図（そ
の１）である。
の１）である。
【図５】他のマークを説明する平面図（その２）であ
る。
る。
【図６】半導体素子の位置合わせを説明する平面図（そ
の２）である。
の２）である。
【図７】他の実施例を説明する平面図である。
【図８】従来例を説明する斜視図である。
１ プリント配線板 ２ 基板 ３ 配線パターン ４ ダイパッド ５ マーク １０ 半導体素子
Claims (5)
- 【請求項１】 所定の電子部品を搭載するための基板
と、 前記基板上に形成された配線パターンと、 半導体素子の外形と対応した略四角形のダイパッドとか
ら成るプリント配線板において、 前記ダイパッドには、前記半導体素子の略中央部と前記
ダイパッドの略中央部との位置合わせを行うためのマー
クが設けられていることを特徴とするプリント配線板。 - 【請求項２】 前記マークは、その交差部が前記ダイパ
ッドの略中央部とほぼ一致する十文字状のパターンから
成ることを特徴とする請求項１記載のプリント配線板。 - 【請求項３】 前記マークは、前記ダイパッドの各対向
する辺から前記ダイパッドの中心部を指標する状態に設
けられたパターンから成ることを特徴とする請求項１記
載のプリント配線板。 - 【請求項４】 前記マークは、前記ダイパッドの各隅角
部から前記ダイパッドの中心部に向けて設けられたパタ
ーンから成ることを特徴とする請求項１記載のプリント
配線板。 - 【請求項５】 略四角形状のダイパッドが設けられたプ
リント配線板を用いた半導体素子の位置合わせ方法にお
いて、 予め、前記ダイパッドの各辺から前記ダイパッドの中央
部に向けてそれぞれ幅のほぼ等しいパターンを設けてお
き、 次いで、前記半導体素子を前記ダイパッドの外形よりも
内側に搭載し、 前記半導体素子の外形から外側にはみ出した前記各パタ
ーンの長さがほぼ等しくなるように前記半導体素子を位
置合わせすることを特徴とする半導体素子の位置合わせ
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18444992A JPH065729A (ja) | 1992-06-17 | 1992-06-17 | プリント配線板および半導体素子の位置合わせ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18444992A JPH065729A (ja) | 1992-06-17 | 1992-06-17 | プリント配線板および半導体素子の位置合わせ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065729A true JPH065729A (ja) | 1994-01-14 |
Family
ID=16153348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18444992A Pending JPH065729A (ja) | 1992-06-17 | 1992-06-17 | プリント配線板および半導体素子の位置合わせ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065729A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6858947B2 (en) | 2001-06-11 | 2005-02-22 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| JP2013138263A (ja) * | 2013-04-08 | 2013-07-11 | Renesas Electronics Corp | 樹脂封止型半導体装置の製造方法 |
| WO2014203807A1 (ja) * | 2013-06-21 | 2014-12-24 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
-
1992
- 1992-06-17 JP JP18444992A patent/JPH065729A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6858947B2 (en) | 2001-06-11 | 2005-02-22 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| US7247522B2 (en) | 2001-06-11 | 2007-07-24 | Oki Electric Industry Co., Ltd | Semiconductor device |
| JP2013138263A (ja) * | 2013-04-08 | 2013-07-11 | Renesas Electronics Corp | 樹脂封止型半導体装置の製造方法 |
| WO2014203807A1 (ja) * | 2013-06-21 | 2014-12-24 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
| US10515932B2 (en) | 2013-06-21 | 2019-12-24 | Longitude Licensing Limited | Semiconductor chip stack with identification section on chip side-surfaces for stacking alignment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6324068B1 (en) | Electronic component device, and main board for circuit boards | |
| JPH065729A (ja) | プリント配線板および半導体素子の位置合わせ方法 | |
| WO2000048243A1 (fr) | Substrat de circuit imprime flexible, bande porte-puces, dispositif a semiconducteur sur bande, dispositif a semiconducteur, procede de fabrication de semiconducteur, substrat de circuit, et dispositif electronique | |
| JPH05335438A (ja) | リードレスチップキャリア | |
| JPH0239587A (ja) | 高密度実装プリント板 | |
| JP2871696B2 (ja) | 集積回路装置 | |
| JPH0219976B2 (ja) | ||
| US5061822A (en) | Radial solution to chip carrier pitch deviation | |
| JPH02122590A (ja) | 部品の位置決め装置 | |
| JPH04147660A (ja) | 電子部品 | |
| JPH0349418Y2 (ja) | ||
| JPS6155931A (ja) | 厚膜混成集積回路装置の製造方法 | |
| JP3528366B2 (ja) | 集積回路装置 | |
| JPH1126895A (ja) | 面実装部品 | |
| JP3119222B2 (ja) | Ｔｃｐ用テープ及びその製造方法並びにそのｔｃｐ用テープを用いた半導体装置 | |
| JPH06302627A (ja) | 配線基板とリードフレームとの位置合わせ方法 | |
| JPS6292342A (ja) | 表面実装用半導体パツケ−ジ | |
| JPH03229450A (ja) | 半導体パッケージ | |
| JPH1154999A (ja) | Ｂｇａ等の実装位置確認用治具及び位置決め方法 | |
| JPH03273654A (ja) | 混成集積回路 | |
| JPH04302442A (ja) | 半導体装置 | |
| JPH0864917A (ja) | 基 板 | |
| JPS6366942A (ja) | 基板上への素子の実装方法 | |
| JPH02266550A (ja) | 面実装形ｉｃパッケージ | |
| JPS60231383A (ja) | プリント配線板 |