JPH0613741A - 表面実装部品用回路基板 - Google Patents
表面実装部品用回路基板Info
- Publication number
- JPH0613741A JPH0613741A JP16972392A JP16972392A JPH0613741A JP H0613741 A JPH0613741 A JP H0613741A JP 16972392 A JP16972392 A JP 16972392A JP 16972392 A JP16972392 A JP 16972392A JP H0613741 A JPH0613741 A JP H0613741A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- surface mount
- pad
- resist layer
- gates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 基板本体上のパッドの配列順番を正確に認識
し、信号系の不良箇所を容易に知ることができる表面実
装部品用回路基板を提供する。 【構成】 表面実装部品が有する多数のゲートに対応す
る導電性のパッド３を基板本体１の表面に形成し、半田
の溶着を防ぐレジスト層６を所定の間隔を開けて配列さ
れたパッド３毎に塗布分布形状を変えて前記パッド３の
縁に沿って塗布し、パッド３上に溶着される半田の溶着
分布形状の違いを目盛として利用することにより、表面
実装部品のゲート及びパッド３の配列順番を正確に認識
する。
し、信号系の不良箇所を容易に知ることができる表面実
装部品用回路基板を提供する。 【構成】 表面実装部品が有する多数のゲートに対応す
る導電性のパッド３を基板本体１の表面に形成し、半田
の溶着を防ぐレジスト層６を所定の間隔を開けて配列さ
れたパッド３毎に塗布分布形状を変えて前記パッド３の
縁に沿って塗布し、パッド３上に溶着される半田の溶着
分布形状の違いを目盛として利用することにより、表面
実装部品のゲート及びパッド３の配列順番を正確に認識
する。
Description
【０００１】
【産業上の利用分野】本発明は、表面実装部品用回路基
板に関する。
板に関する。
【０００２】
【従来の技術】近来は、集積回路の高密度化、大型化に
より集積回路のゲート数が増える傾向にある。このこと
から、回路が形成された基板に実装される表面実装部品
として、４辺にゲートを持つフラットパッケージタイプ
やリードレスセラミックチップキャリアタイプ等が実用
化されている。
より集積回路のゲート数が増える傾向にある。このこと
から、回路が形成された基板に実装される表面実装部品
として、４辺にゲートを持つフラットパッケージタイプ
やリードレスセラミックチップキャリアタイプ等が実用
化されている。
【０００３】このようにゲート数が増えれば、表面実装
部品を基板に実装した後に信号系に不良が発見された時
に、欠陥ゲートを知ることが困難である。そのために、
図３及び図４に示すような表面実装部品用回路基板が実
用化されている。
部品を基板に実装した後に信号系に不良が発見された時
に、欠陥ゲートを知ることが困難である。そのために、
図３及び図４に示すような表面実装部品用回路基板が実
用化されている。
【０００４】すなわち、図３に示すように、基板本体１
の一面には、例えばフラットパッケージタイプの表面実
装部品（図示せず）の輪郭に対応する枠２と、この枠２
の周辺に配列されて表面実装部品のゲートに対応する多
数の導電性のパッド３と、所定の間隔を開けて配列され
たパッド３に対応する数字４及び点によるマーク５とが
形成されている。前記パッド３は前記基板本体１に形成
された配線パターン（図示せず）に接続されている。ま
た、これらのパッド３は、前述した表面実装部品の各辺
毎に２５本ずつ配列されている。前記数字４は、表面実
装部品の各辺毎に両端に位置するパッド３の配列順番に
対応する番号（１，２５，２６，５０，５１，７５，７
６，１００）をもって示されている。前記マーク５は５
個置きに位置するパッド３に対応して形成されている。
なお、枠２、数字４、マーク５等はシルク印刷法によっ
て形成されている。そして、図４に示すように、前記パ
ッド３のそれぞれの周囲にはレジスト層６が形成されて
いる。
の一面には、例えばフラットパッケージタイプの表面実
装部品（図示せず）の輪郭に対応する枠２と、この枠２
の周辺に配列されて表面実装部品のゲートに対応する多
数の導電性のパッド３と、所定の間隔を開けて配列され
たパッド３に対応する数字４及び点によるマーク５とが
形成されている。前記パッド３は前記基板本体１に形成
された配線パターン（図示せず）に接続されている。ま
た、これらのパッド３は、前述した表面実装部品の各辺
毎に２５本ずつ配列されている。前記数字４は、表面実
装部品の各辺毎に両端に位置するパッド３の配列順番に
対応する番号（１，２５，２６，５０，５１，７５，７
６，１００）をもって示されている。前記マーク５は５
個置きに位置するパッド３に対応して形成されている。
なお、枠２、数字４、マーク５等はシルク印刷法によっ
て形成されている。そして、図４に示すように、前記パ
ッド３のそれぞれの周囲にはレジスト層６が形成されて
いる。
【０００５】基板本体１に表面実装部品を実装するため
には、各パッド３にクリーム半田を印刷した後に、枠２
に沿って表面実装部品を置いてそのゲートを各パッド３
の上に載せる。続いてリフロー工程においてクリーム半
田を熱によって溶解させる。この時、クリーム半田はパ
ッド３のレジスト層６が塗布されていない部分にのみ溶
着される。したがって、隣接するパッド３がクリーム半
田によって短絡することはない。そして、クリーム半田
を冷却して固形化することにより、表面実装部品のゲー
トが電気的及び機械的にパッド３に接続される。
には、各パッド３にクリーム半田を印刷した後に、枠２
に沿って表面実装部品を置いてそのゲートを各パッド３
の上に載せる。続いてリフロー工程においてクリーム半
田を熱によって溶解させる。この時、クリーム半田はパ
ッド３のレジスト層６が塗布されていない部分にのみ溶
着される。したがって、隣接するパッド３がクリーム半
田によって短絡することはない。そして、クリーム半田
を冷却して固形化することにより、表面実装部品のゲー
トが電気的及び機械的にパッド３に接続される。
【０００６】
【発明が解決しようとする課題】パッド３の配列順番を
示す数字４やマーク５は、シルク印刷により形成されて
いるが、このシルク印刷は位置の精度が悪く、マーク５
とパッド３との位置関係がずれる可能性があり、メンテ
ナンスに際して不良ゲートの認識に間違いが起こり易い
問題がある。
示す数字４やマーク５は、シルク印刷により形成されて
いるが、このシルク印刷は位置の精度が悪く、マーク５
とパッド３との位置関係がずれる可能性があり、メンテ
ナンスに際して不良ゲートの認識に間違いが起こり易い
問題がある。
【０００７】
【課題を解決するための手段】本発明は、配線パターン
が形成された基板本体の平面に、表面実装部品が有する
多数のゲートに対応する導電性のパッドを形成し、半田
の溶着を防ぐレジスト層を所定の間隔を開けて配列され
た前記パッド毎に塗布分布形状を変えて前記パッドの縁
に沿って塗布したものである。
が形成された基板本体の平面に、表面実装部品が有する
多数のゲートに対応する導電性のパッドを形成し、半田
の溶着を防ぐレジスト層を所定の間隔を開けて配列され
た前記パッド毎に塗布分布形状を変えて前記パッドの縁
に沿って塗布したものである。
【０００８】
【作用】パッドのレジスト層が塗布されていない部分に
のみ半田が溶着されるため、パッド上に溶着される半田
の溶着分布形状の違いを目盛として利用することがで
き、また、レジスト層のパターンの位置はシルク印刷よ
り正確であるため、表面実装部品のゲート及びパッドの
配列順番を正確に認識することができる。
のみ半田が溶着されるため、パッド上に溶着される半田
の溶着分布形状の違いを目盛として利用することがで
き、また、レジスト層のパターンの位置はシルク印刷よ
り正確であるため、表面実装部品のゲート及びパッドの
配列順番を正確に認識することができる。
【０００９】
【実施例】本発明の一実施例を図１及び図２に基づいて
説明する。図３及び図４において説明した部分と同一部
分は同一符号を用い説明も省略する。基板本体１の表面
には、各パッド３の縁に沿ってレジスト層６が形成され
ている。これらのレジスト層６の塗布分布形状は長方形
であるが、その長方形の長さは５個置きのパッド３毎に
長い形状に定められている。
説明する。図３及び図４において説明した部分と同一部
分は同一符号を用い説明も省略する。基板本体１の表面
には、各パッド３の縁に沿ってレジスト層６が形成され
ている。これらのレジスト層６の塗布分布形状は長方形
であるが、その長方形の長さは５個置きのパッド３毎に
長い形状に定められている。
【００１０】このような構成において、パッド３上への
表面実装部品の実装に際しては、前述したように、パッ
ド３のレジスト層６が塗布されていない部分にクリーム
半田が溶着されるが、５個置きに位置するパッド３に対
応するレジスト層６の塗布分布形状が、他のパッド３に
対応するレジスト層６の塗布分布形状と異なるので、パ
ッド３上に溶着されるクリーム半田の溶着分布形状の違
いを目盛として利用することができる。また、レジスト
層６のパターンの位置は、従来例におけるシルク印刷に
よって形成するマーク５の位置より正確である。したが
って、表面実装部品のゲート及びパッド３の配列順番を
正確に認識することができる。
表面実装部品の実装に際しては、前述したように、パッ
ド３のレジスト層６が塗布されていない部分にクリーム
半田が溶着されるが、５個置きに位置するパッド３に対
応するレジスト層６の塗布分布形状が、他のパッド３に
対応するレジスト層６の塗布分布形状と異なるので、パ
ッド３上に溶着されるクリーム半田の溶着分布形状の違
いを目盛として利用することができる。また、レジスト
層６のパターンの位置は、従来例におけるシルク印刷に
よって形成するマーク５の位置より正確である。したが
って、表面実装部品のゲート及びパッド３の配列順番を
正確に認識することができる。
【００１１】本実施例においては、５個置きに位置する
レジスト層６の長さのみならずパッド３の長さをも長く
した状態で説明したが、全てのパッド３の幅及び長さを
等しくし、５個置きに位置するパッド３に対応するレジ
スト層６の長さをパッド３の長さと略同じ長さに定め、
それ以外のパッド３に対応するレジスト層６の長さをパ
ッド３の長さより短くしても、パッド３上に溶着される
クリーム半田の長さによってパッド３の配列順番を知る
ことができる。すなわち、パッド３の長さを変えること
は本発明における必須要件ではない。
レジスト層６の長さのみならずパッド３の長さをも長く
した状態で説明したが、全てのパッド３の幅及び長さを
等しくし、５個置きに位置するパッド３に対応するレジ
スト層６の長さをパッド３の長さと略同じ長さに定め、
それ以外のパッド３に対応するレジスト層６の長さをパ
ッド３の長さより短くしても、パッド３上に溶着される
クリーム半田の長さによってパッド３の配列順番を知る
ことができる。すなわち、パッド３の長さを変えること
は本発明における必須要件ではない。
【００１２】
【発明の効果】本発明は、上述のように、表面実装部品
が有する多数のゲートに対応する導電性のパッドを基板
本体の表面に形成し、半田の溶着を防ぐレジスト層を所
定の間隔を開けて配列された前記パッド毎に塗布分布形
状を変えて前記パッドの縁に沿って塗布したので、パッ
ド上に溶着される半田の溶着分布形状の違いを目盛とし
て利用することができ、また、レジスト層のパターンの
位置はシルク印刷より正確であるため、表面実装部品の
ゲート及びパッドの配列順番を正確に認識することがで
き、これにより、表面実装部品を基板本体に実装した後
の信号系の不良箇所を容易に認識することができる等の
効果を有する。
が有する多数のゲートに対応する導電性のパッドを基板
本体の表面に形成し、半田の溶着を防ぐレジスト層を所
定の間隔を開けて配列された前記パッド毎に塗布分布形
状を変えて前記パッドの縁に沿って塗布したので、パッ
ド上に溶着される半田の溶着分布形状の違いを目盛とし
て利用することができ、また、レジスト層のパターンの
位置はシルク印刷より正確であるため、表面実装部品の
ゲート及びパッドの配列順番を正確に認識することがで
き、これにより、表面実装部品を基板本体に実装した後
の信号系の不良箇所を容易に認識することができる等の
効果を有する。
【図１】本発明の一実施例に係るもので、レジスト層の
塗布状態を示す一部の平面図である。
塗布状態を示す一部の平面図である。
【図２】一つの表面実装部品に対応するパッドの配列を
示す一部の平面図である。
示す一部の平面図である。
【図３】従来例を示す一部の平面図ある。
【図４】レジスト層の塗布状態を示す一部の平面図であ
る。
る。
１ 基板本体 ３ パッド ６ レジスト層
Claims (1)
- 【請求項１】 配線パターンが形成された基板本体の平
面に、表面実装部品が有する多数のゲートに対応する導
電性のパッドを形成し、半田の溶着を防ぐレジスト層を
所定の間隔を開けて配列された前記パッド毎に塗布分布
形状を変えて前記パッドの縁に沿って塗布したことを特
徴とする表面実装部品用回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16972392A JPH0613741A (ja) | 1992-06-29 | 1992-06-29 | 表面実装部品用回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16972392A JPH0613741A (ja) | 1992-06-29 | 1992-06-29 | 表面実装部品用回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613741A true JPH0613741A (ja) | 1994-01-21 |
Family
ID=15891665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16972392A Pending JPH0613741A (ja) | 1992-06-29 | 1992-06-29 | 表面実装部品用回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613741A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100969869B1 (ko) * | 2008-03-26 | 2010-07-13 | 넥스콘 테크놀러지 주식회사 | 배터리팩 인쇄회로기판의 부품 솔더링 방법 |
| US8052681B2 (en) | 2005-10-19 | 2011-11-08 | Hoya Corporation | High-frequency incision instrument for endoscope |
| US8052682B2 (en) | 2005-10-19 | 2011-11-08 | Hoya Corporation | High-frequency incision instrument for endoscope |
-
1992
- 1992-06-29 JP JP16972392A patent/JPH0613741A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8052681B2 (en) | 2005-10-19 | 2011-11-08 | Hoya Corporation | High-frequency incision instrument for endoscope |
| US8052682B2 (en) | 2005-10-19 | 2011-11-08 | Hoya Corporation | High-frequency incision instrument for endoscope |
| KR100969869B1 (ko) * | 2008-03-26 | 2010-07-13 | 넥스콘 테크놀러지 주식회사 | 배터리팩 인쇄회로기판의 부품 솔더링 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20050061343A (ko) | 배선 회로 기판 | |
| US5842274A (en) | Method of forming discrete solder portions on respective contact pads of a printed circuit board | |
| JPH0613741A (ja) | 表面実装部品用回路基板 | |
| JPH05335438A (ja) | リードレスチップキャリア | |
| JP2002271009A (ja) | 高密度実装用プリント配線基板及びプリント配線基板母材 | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| JPS6222497A (ja) | メタルコア配線基板 | |
| JPH0669638A (ja) | プリント配線板のランド部構造 | |
| JPH02122590A (ja) | 部品の位置決め装置 | |
| JPH06204655A (ja) | プリント配線板及びその製造方法 | |
| JP2706673B2 (ja) | プリント配線板 | |
| JPH0739220B2 (ja) | クリ−ム半田印刷用スクリ−ンマスク | |
| JPH06326446A (ja) | 基板の製造方法及び基板 | |
| JPH0697634A (ja) | フリップチップ用のプリント配線板 | |
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| JPH02249248A (ja) | 混成集積回路装置の製造方法 | |
| JPH07106745A (ja) | プリント配線板及びパッドへの半田皮膜形成方法 | |
| JP2554693Y2 (ja) | プリント基板 | |
| JPH05291735A (ja) | プリント配線基板 | |
| JPH07335411A (ja) | チップ型抵抗ネットワーク | |
| JP2522585Y2 (ja) | ドーナツ型ジヤンパ線ユニツト | |
| JP2527326Y2 (ja) | 回路基板装置 | |
| JPS62132396A (ja) | チツプ部品の実装方法 | |
| JPH04271190A (ja) | 表面実装型半導体装置の実装方法 | |
| JPH0638441Y2 (ja) | 面実装用ハイブリッドｉｃの実装構造 |