JPH07335411A - チップ型抵抗ネットワーク - Google Patents

Abstract

(57)【要約】 【目的】 安価で、より一層高密度であり、しかも抵抗
値の精度を一定に維持し得る抵抗回路を構成するチップ
型抵抗ネットワークを提供すること。 【構成】 基材の表面および裏面に複数個の抵抗膜と各
抵抗膜に対応するベース電極を形成し、また端面電極を
介して表面側のベース電極と裏面側のベース電極とを接
続して抵抗ネットワークを形成した。これにより、基材
の面積が２倍に活用でき、電子回路のパターン設計時の
制約が緩和される。また、抵抗値の精度も向上する。さ
らに基材の表面側と裏面側とで保護膜の色を異ならせる
ことにより、基材の表裏判定が簡単に行なえる上、基材
裏面へのマーク印刷の工程を省略することができ、製造
コストを軽減させることができるものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、チップ型抵抗ネットワ
ーク、特に小さいサイズの基材に高密度の抵抗ネットワ
ークを組み込んだチップ型抵抗ネットワークに関するも
のである。

【０００２】

【従来の技術】近年、ハイブリッドＩＣの小型化が進む
につれ、電子部品の高密度実装化が進んでいる。電子部
品の１つとしてのチップ型抵抗器においても、従来より
も増して小型で高精度であり、しかも低コストのものが
需要者側から広く要望されている。

【０００３】従来のチップ型抵抗器は、セラミックス等
でできた板状の基材の表面のみに可能な限り多くの抵抗
膜を形成し、これらの複数個の抵抗膜を導電膜（通常の
電気回路のリード線に相当する）によって接続して成る
か、或いはグリーンシート法、ガラスペースト印刷法等
により多層化し、基材の表面に形成できない抵抗膜を内
蔵する技術により、各種の小型で且つ高密度のチップ型
抵抗ネットワークを実現していた。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来のチップ型抵抗ネットワークが実現されていても、例
えばＩＣの周辺回路用（プルアップ、プルダウン回路
用）の電子部品としてのチップ型抵抗ネットワークとし
ては、さらなる小型化の必要性が高く、セットメーカー
等からは抵抗膜の高密度形成化、さらには低価格化が要
求されており、上記従来のチップ型抵抗ネットワークで
はこれらの要求に対応することはできないという不具合
があった。

【０００５】本発明は前記問題点に鑑みてなされたもの
で、その目的は、安価で、より一層高密度であり、しか
も抵抗値の精度を一定に維持し得る抵抗回路を構成する
チップ型抵抗ネットワークを提供することである。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、基材の表裏両面に各々複数個の抵抗膜と
各抵抗膜に対応するベース電極を形成し、表裏各面にお
いて前記複数個の抵抗膜を導電膜により接続し、また基
材の端面には複数個の端面電極を設け、これらの端面電
極より前記表面側と裏面側のベース電極を接続して表裏
両面にわたらせた抵抗ネットワークを要旨とする。基材
の表面および裏面の両側において、抵抗膜および導電膜
には上面に保護膜が被覆することが好ましく、また、表
面の保護膜と裏面の保護膜とは互いに異なった色に着色
することが好ましい。

【０００７】

【作用】本発明は、上記構成により、表面から裏面にわ
たった抵抗回路が実現されるから実質的に２倍の基材の
面積を使って抵抗ネットワークが構成される。そして、
この抵抗ネットワークの構成により回路のパターンのル
ープが避けられるからトリミング時の抵抗精度の低下が
防止される。さらに、このチップ型抵抗ネットワークの
表と裏の保護膜の色を変えれば、検測やテーピング時の
表裏の判定を容易にし、また裏面へのマーキングインク
の印刷工程が省略できる。

【０００８】

【実施例】図１乃至図４は本発明によチップ型抵抗ネッ
トワークの一実施例を示す図である。この実施例に係る
チップ型抵抗ネットワークは、セラミック等の絶縁材料
を板状に成形してなる基材１と、基材１の表面２および
裏面３に形成された複数の抵抗膜１１、１２と、この抵
抗膜１１、１２に対応する表面２および裏面３のそれぞ
れにおいて複数のベース電極となる電極膜４または５同
士を接続して抵抗回路を構成する導電膜６、７と、基材
１の端面部分に設けられた端面電極８とから構成されて
いる。前記図１乃至図４のうち、図１は基材１を表面２
側から見た図であり、図２は基材１を裏面３側から見た
図である。

【０００９】基材１は板状に形成されるとともに、その
両側部には側縁から板内部へ向けて延びる切欠９が、側
部の長手方向に一定の間隔をおいて複数個切り込み成形
されている。電極膜４は切欠９によって成形された陸部
１０の表面２側に形成されている。また、電極膜５は切
欠９によって成形された陸部１０の裏面３側に形成され
ている。さらに抵抗膜１１、１２は基材１の表面２およ
び裏面３のそれぞれの側において導電膜６および７によ
って接続され抵抗回路を構成している。また、前記電極
膜４、５は、前記陸部１０の先端面に設けられた端面電
極８に接続されている。さらに、電極膜４、５のうち少
なくともいずれか一部が基材１の表面２側と裏面３側と
の間で接続され、基材１の表面２側の抵抗回路と裏面３
側の抵抗回路とが繋がって表裏が導通され、抵抗ネット
ワークを構成している。

【００１０】図４は前記抵抗ネットワークの詳細構成を
表す断面図である。この図に示すように、抵抗膜１１お
よび１２は基材１の表裏にそれぞれ形成され、これらの
抵抗膜１１、１２は電極膜４および５にそれぞれ接続さ
れるとともに、これらの電極膜４、５を介して端面電極
８に接続されている。また、抵抗膜１１、１２の上側に
はそれぞれアンダーコート膜１３、１４が被覆されると
ともにこのアンダーコート膜１３、１４の上からはさら
にオーバーコート膜１５、１６がそれぞれ被覆され、こ
れらアンダーコート膜１３、１４およびオーバーコート
膜１５、１６によって保護膜が形成されている。この場
合、製品によっては、オーバーコート膜のみによって保
護膜を形成することもある。また、端面電極８の外面は
メッキ処理が施されてメッキ膜１７が形成されている。
このように構成された抵抗ネットワークと等価の抵抗回
路パターンすなわち等価回路２０が図５に示されてい
る。

【００１１】図６は、前記チップ型抵抗ネットワークの
製造プロセスを説明するフローチャートである。この図
に示すように、処理ステップ（以下単にステップとい
う）ＳＴ１においては電極、配線導体の形成作業が開始
される。この作業が開始されると、導電膜６の表面２へ
の印刷が行なわれる（ステップＳＴ２）とともに、導電
膜７の裏面３への印刷が行なわれ（ステップＳＴ３）、
これらの処理が行なわれた後、基材１の表裏の同時焼成
が行なわれ（ステップＳＴ４）、電極、配線導体として
の導電膜６、７と電極膜４、５の形成作業が完了する。
次にステップＳＴ５において抵抗の形成作業が開始され
る。この作業が開始されると、抵抗膜１１の表面２への
印刷が行なわれる（ステップＳＴ６）とともに、抵抗膜
１２の裏面３への印刷が行なわれ（ステップＳＴ７）、
これらの処理が行なわれた後、基材１の表裏の同時焼成
が行なわれ（ステップＳＴ８）、抵抗の形成作業が完了
する。

【００１２】次は前記電極、配線導体および抵抗が形成
された基材１に対するトリミング作業が開始される（ス
テップＳＴ９）。この作業が開始されると、基材１の表
面２および裏面３のトリミングが行なわれ、次いで保護
膜の形成作業が開始される（ステップＳＴ１１）。ここ
では、保護膜の表面２への印刷が行なわれる（ステップ
ＳＴ１２）とともに、保護膜の裏面３への印刷が行なわ
れ（ステップＳＴ１３）、これらの処理が行なわれた
後、基材１の表裏の同時焼成が行なわれ（ステップＳＴ
１４）、保護膜の形成作業が完了する。次いでマークの
形成作業が開始される（ステップＳＴ１５）。この作業
においては、マークの表面２への印刷が行なわれ（ステ
ップＳＴ１６）これが終わると基材１の焼成が行なわれ
（ステップＳＴ１７）、マークの形成作業が完了する。
ここで、基材１の横方向に切断して横長ブロックにする
１次ブレークが行なわれ（ステップＳＴ１８）、その後
端面電極８の形成作業が開始される（ステップＳＴ１
９）。この端面電極８の形成作業では、基材１の両側縁
に形成された陸部１０の端面への電極材料の印刷が行な
われ（ステップＳＴ２０）これが終わると基材１の焼成
が行なわれ（ステップＳＴ２１）端面電極８の形成作業
が完了する。ここで、上記横長ブロックを縦方向にさら
に切断する２次ブレークが行なわれ（ステップＳＴ２
２）、その後メッキ作業が開始される（ステップＳＴ２
３）。メッキ作業が終わると検測作業が行なわれ（ステ
ップＳＴ２４）、次いでテーピング作業が行われて（ス
テップＳＴ２５）一連のチップ型抵抗ネットワークの製
造プロセスは終了する。

【００１３】したがって、従来のように電極膜、導電膜
や抵抗膜を基材１の表面２にのみ形成しようとした場
合、表面のみの狭い面積に多くの電極膜と抵抗膜を形成
するために、パターンの配線幅、或いは抵抗パターンの
ファイン化と高精度の位置合わせが要求されるが、本発
明では表面の他に裏面にまで電極膜の他に導電膜や抵抗
膜を形成しているために、従来のように厳密さは要求さ
れない。また、前記製造プロセス中における１次ブレー
ク前の段階では、基材１は図８に示すような回路のパタ
ーンが縦、横に数十個並んだ状態になっていて、これを
横方向に１次ブレークする前に例えばＣ−Ｄ間の抵抗値
修正のトリミングを行うと、矢印のようにループ電流が
流れてトリミングが正確に行なわれなくなるが、本発明
では１次ブレーク前は図９に示す回路になるためにＥ−
Ｆ間の抵抗トリミング時に従来のようなループ電流は流
れず、正確性を確保することができる。

【００１４】また、検測作業およびテーピング作業時に
は、セットメーカーではテーピングした本製品を取り出
して基板上の決められた方向に搭載する必要があるため
に、本製品の表、裏方向性をそろえる必要があるが、表
裏の保護膜の色を異なる色にすれば表裏判定が容易に行
なえマーク形成作業のうち、裏面へのマークの印刷を省
略することができる。

【００１５】なお、上記実施例ではチップ型抵抗器の電
極として凸電極を挙げて説明したがその形状については
他のものであってもよい。

【００１６】

【発明の効果】以上、説明したように、本発明によれ
ば、基材の表面および裏面に抵抗膜を形成し、また端面
電極を介して表面側の電極と裏面側の電極とを接続して
抵抗ネットワークを形成したから、基材の面積が２倍に
活用でき、電子回路のパターン設計時の制約が緩和され
る。また、このことは、トリミング時にループ回路にな
らないことによって抵抗値の精度も向上する。さらに基
材の表面側と裏面側とで保護膜の色を異ならせることに
より、基材の表裏判定が簡単に行なえる上、基材裏面へ
のマーク印刷の工程を省略することができ、製造コスト
を軽減させることができる等、種々の効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るチップ型抵抗ネットワ
ークを表面側から見た平面図である。

【図２】前記実施例に係るチップ型抵抗ネットワークを
裏面側から見た平面図である。

【図３】前記実施例に係るチップ型抵抗ネットワークの
端面電極部分を示す斜視図である。

【図４】前記実施例に係るチップ型抵抗ネットワークに
おける抵抗の詳細構成を示すＡ−Ｂ断面図である。

【図５】前記実施例に係るチップ型抵抗ネットワークの
回路と等価の配線パターンを示す回路図である。

【図６】前記実施例に係るチップ型抵抗ネットワークの
製造プロセスを説明するフローチャートである。

【図７】図６に示された製造プロセスの後半部分を説明
するフローチャートである。

【図８】従来の１次ブレーク後の抵抗トリミング（Ｃ−
Ｄ間）においてループ電流が流れる状況を示す回路図で
ある。

【図９】本発明における図７の１次ブレーク後の抵抗ト
リミングではループ電流が流れないことを示す回路図で
ある。

【符号の説明】

１ 基材 ２ 表面 ３ 裏面 ４、５ 電極膜（ベース電極） ６、７ 導電膜（配線） ８ 端面電極 ９ 切欠 １０ 陸部 １１、１２ 抵抗電極 １３、１４ アンダーコート膜（保護膜） １５、１６ オーバーコート膜（保護膜） １７ メッキ膜

Claims (3)

【特許請求の範囲】
1. 【請求項１】 基材の表面と裏面の両面に各々複数個の
   抵抗膜と各抵抗膜に対応するベース電極を形成し、表
   面、裏面の各面において前記複数個の抵抗膜を導電膜に
   より接続し、さらに基材の端面には複数個の端面電極を
   設け、これらの端面電極より前記表面側と裏面側のベー
   ス電極を接続して表裏両面にわたる抵抗ネットワークを
   形成したことを特徴とするチップ型抵抗ネットワーク。
2. 【請求項２】 基材の表面および裏面の両側において、
   抵抗膜および導電膜には上面に保護膜が被覆してあるこ
   とを特徴とする請求項１記載のチップ型抵抗ネットワー
   ク。
3. 【請求項３】 表面の保護膜と裏面の保護膜とは互いに
   異なった色に着色されていることを特徴とする請求項２
   記載のチップ型抵抗ネットワーク。