JPS6341003A - チツプ形電子部品の製造方法 - Google Patents
チツプ形電子部品の製造方法Info
- Publication number
- JPS6341003A JPS6341003A JP61185928A JP18592886A JPS6341003A JP S6341003 A JPS6341003 A JP S6341003A JP 61185928 A JP61185928 A JP 61185928A JP 18592886 A JP18592886 A JP 18592886A JP S6341003 A JPS6341003 A JP S6341003A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- shaped
- mounting surface
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 26
- 238000010304 firing Methods 0.000 claims description 7
- 239000000919 ceramic Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 4
- 238000007639 printing Methods 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はネットワーク抵抗器や複合抵抗器などの電子部
品であって、縦型実装が可能なチップ形電子部品の製造
方法に関するものである。
品であって、縦型実装が可能なチップ形電子部品の製造
方法に関するものである。
（従来の技術とその問題点）
プリント配線基板などへの面実装が可能で、かつ、占有
面積が小さく、放熱効果の高い縦型実装用の電子部品が
提供されている。例えば第２図に示されるようなネット
ワーク抵抗を構成する場合。
面積が小さく、放熱効果の高い縦型実装用の電子部品が
提供されている。例えば第２図に示されるようなネット
ワーク抵抗を構成する場合。
第３図に示されるように、アルミナセラミックなどの基
板２の表面に抵抗体４と各抵抗体４の個別電極６及び共
通電極８をそれぞれ印刷により形成し、焼成する。電極
６，８の先端は基板２の一方の端面ｌＯまで延在してい
る。
板２の表面に抵抗体４と各抵抗体４の個別電極６及び共
通電極８をそれぞれ印刷により形成し、焼成する。電極
６，８の先端は基板２の一方の端面ｌＯまで延在してい
る。
このようなチップ形電子部品では、基板２の端面１０が
プリント配線基板１１などへの実装面とされたり、この
端面１０の方向から第４図に示されるような端子１８が
取りつけられる。
プリント配線基板１１などへの実装面とされたり、この
端面１０の方向から第４図に示されるような端子１８が
取りつけられる。
このような縦形実装用のチップ形電子部品では、取りつ
け面となる端面（基板厚み部分）１０の平面度が良好で
なければならない。
け面となる端面（基板厚み部分）１０の平面度が良好で
なければならない。
従来の製造方法の１つは、チップ基板の端面が平らな個
々の大きさの基板（基体）を用い、その上に電極や抵抗
の印刷と焼成を行ない、トリミングや測定などを行なっ
ているが、チップ形の基板に製造を行なうので能率が非
常に悪いという問題がある。また、チップ形の基板をト
レイに複数個収容し処理する方法もあるが、トレイ内で
の遊びなどにより印刷ずれが生じたりする問題がある。
々の大きさの基板（基体）を用い、その上に電極や抵抗
の印刷と焼成を行ない、トリミングや測定などを行なっ
ているが、チップ形の基板に製造を行なうので能率が非
常に悪いという問題がある。また、チップ形の基板をト
レイに複数個収容し処理する方法もあるが、トレイ内で
の遊びなどにより印刷ずれが生じたりする問題がある。
また、製造能率を向上させるために、複数個の基板を取
ることのできる大型の親基板に所定の素子又は電気回路
を構成し、その後、個々のチップ形電子部品に分割する
方法があるが、その場合、分割断面が平らにならなかっ
たり、平らにしようとすれば多くの費用がかかるという
問題がある。
ることのできる大型の親基板に所定の素子又は電気回路
を構成し、その後、個々のチップ形電子部品に分割する
方法があるが、その場合、分割断面が平らにならなかっ
たり、平らにしようとすれば多くの費用がかかるという
問題がある。
本発明は取りつけ面となる端面の平面性が良好な縦型実
装用のチップ形電子部品を能率よく製造する方法を提供
することを目的とするものである。
装用のチップ形電子部品を能率よく製造する方法を提供
することを目的とするものである。
（問題点を解決するための手段）
本発明の製造方法では、チップ形基板を複数個構成でき
るセラミック製の親基板に、その焼成前に、チップ形基
板の取りつけ面となる個所に該取付は面が平面となる貫
通孔を設けておき、親基板の焼成及び電子部品に必要な
要素の形成後、取りつけ面とならない部分を分割して個
別のチップ形電子部品とする。
るセラミック製の親基板に、その焼成前に、チップ形基
板の取りつけ面となる個所に該取付は面が平面となる貫
通孔を設けておき、親基板の焼成及び電子部品に必要な
要素の形成後、取りつけ面とならない部分を分割して個
別のチップ形電子部品とする。
（実施例）
第１図は本発明の一実施例で使用する親基板を表わすも
のである。この親基板１２はアルミナセラミックの基板
であり、その肉厚は０．８〜２．０ｍ’ｍである。親基
板１２には予め図で横方向に、貫通した孔（スリット）
１４が設けられている。
のである。この親基板１２はアルミナセラミックの基板
であり、その肉厚は０．８〜２．０ｍ’ｍである。親基
板１２には予め図で横方向に、貫通した孔（スリット）
１４が設けられている。
図で縦方向には電極や抵抗を形成した後に分割するため
のブレイク用溝１６が形成されており、スリット１４と
ブレイク用溝１６で分割されるそれぞれの領域が１個の
チップ形基板となる。スリット１４は例えば基板１２の
グリーンシートの段階で入れておく。また、ブレイク用
溝１６は基板１２の焼成前に入れておいてもよく、又は
焼成後にレーザーなどで入れてもよい。ブレイク用溝１
６はまた、電極や抵抗その他の素子を形成した後に形成
してもよい。
のブレイク用溝１６が形成されており、スリット１４と
ブレイク用溝１６で分割されるそれぞれの領域が１個の
チップ形基板となる。スリット１４は例えば基板１２の
グリーンシートの段階で入れておく。また、ブレイク用
溝１６は基板１２の焼成前に入れておいてもよく、又は
焼成後にレーザーなどで入れてもよい。ブレイク用溝１
６はまた、電極や抵抗その他の素子を形成した後に形成
してもよい。
この親基板１２を用いて所定の電極及び抵抗を複数個同
時に印刷し、焼成する。その後トリミングを行ない保護
被膜を形成し、測定を行なう。最終工程としてブレイク
用の溝１６に沿って個々のチップ形電子部品に分割する
。このようにして得られるチップ形電子部品は第３図に
示されるようなものである。
時に印刷し、焼成する。その後トリミングを行ない保護
被膜を形成し、測定を行なう。最終工程としてブレイク
用の溝１６に沿って個々のチップ形電子部品に分割する
。このようにして得られるチップ形電子部品は第３図に
示されるようなものである。
ブレイク用溝１６を所定の印刷、焼成及びトリミングな
どを行なった後形成するようにすれば、種々の電極数又
は端子数をもつものを１種類の親基板から製作すること
ができる。
どを行なった後形成するようにすれば、種々の電極数又
は端子数をもつものを１種類の親基板から製作すること
ができる。
本実施例により形成される第３図のようなチップ形電子
部品は、端面１０によりプリント配線基板１１に実装す
るものに限らず、第４図に示されるような端子１８を、
第３図の場合であれば電極６．８の所定のものに取りつ
けた端子付きの電子部品を製造する場合にも適応するこ
とができる。
部品は、端面１０によりプリント配線基板１１に実装す
るものに限らず、第４図に示されるような端子１８を、
第３図の場合であれば電極６．８の所定のものに取りつ
けた端子付きの電子部品を製造する場合にも適応するこ
とができる。
第３図で取りつけ面１０とその反対側の端面を除くそれ
らと直交する方向の面は分割されたブレイク面であって
、平面度は良好ではない、しかしながらブレイク面の平
面度は要求されない。
らと直交する方向の面は分割されたブレイク面であって
、平面度は良好ではない、しかしながらブレイク面の平
面度は要求されない。
ｌ明の効果）
本発明の製造方法では、チップ形基板を複数個構成でき
るセラミック製の親基板に、その焼成前にチップ形基板
の取りつけ面となる個所にこの取付は面が平面となる貫
通孔を設けておき、親基板の焼成、電子部品に必要な要
素の形成後、取りつけ面とならない部分を分割して個別
のチップ形電子部品とするので、取りつけ面となる端面
は基板焼成前に取りつけられたスリットの端面として形
成されるので、その平面性は十分良好なものとすること
ができる。そして、親基板を用いて複数個を同時に製造
するので生産性が高くなる。
るセラミック製の親基板に、その焼成前にチップ形基板
の取りつけ面となる個所にこの取付は面が平面となる貫
通孔を設けておき、親基板の焼成、電子部品に必要な要
素の形成後、取りつけ面とならない部分を分割して個別
のチップ形電子部品とするので、取りつけ面となる端面
は基板焼成前に取りつけられたスリットの端面として形
成されるので、その平面性は十分良好なものとすること
ができる。そして、親基板を用いて複数個を同時に製造
するので生産性が高くなる。
また、取りつけ面と反対側の端面もスリットの端面とし
て形成されるので、その平面度も良好である。この端面
ば例えばカラーコードなどの表示を施こすのに有利であ
り、また、プリント配線基板への自動マウント時の吸引
チャックを行なうのにも有利である。
て形成されるので、その平面度も良好である。この端面
ば例えばカラーコードなどの表示を施こすのに有利であ
り、また、プリント配線基板への自動マウント時の吸引
チャックを行なうのにも有利である。
第１図は本発明の一実施例で使用する親基板を示す平面
図、第２図は製造される電子回路の一例を示す回路図、
第３図は第２図の回路を実現したチップ形電子部品を示
す平面図、第４図はチップ形電子部品に取りつけられる
端子を示す斜視図である。 ２・・・・・・基板、 ４・・・・・・抵抗。 ６．８・・・・・・電極。 ｌＯ・・・・・・取りつけ面、 １２・・・・・・親基板、 １４・・・・・・スリット、 １６・・・・・・ブレイク用溝。
図、第２図は製造される電子回路の一例を示す回路図、
第３図は第２図の回路を実現したチップ形電子部品を示
す平面図、第４図はチップ形電子部品に取りつけられる
端子を示す斜視図である。 ２・・・・・・基板、 ４・・・・・・抵抗。 ６．８・・・・・・電極。 ｌＯ・・・・・・取りつけ面、 １２・・・・・・親基板、 １４・・・・・・スリット、 １６・・・・・・ブレイク用溝。
Claims (1)
- （１）チップ形基板を複数個構成できるセラミック製の
親基板に、その焼成前に、チップ形基板の取りつけ面と
なる個所に該取付け面が平面となる貫通孔を設けておき
、親基板の焼成及び電子部品に必要な要素の形成後、取
りつけ面とならない部分を分割して個別のチップ形電子
部品とする製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185928A JPS6341003A (ja) | 1986-08-06 | 1986-08-06 | チツプ形電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185928A JPS6341003A (ja) | 1986-08-06 | 1986-08-06 | チツプ形電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6341003A true JPS6341003A (ja) | 1988-02-22 |
Family
ID=16179326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61185928A Pending JPS6341003A (ja) | 1986-08-06 | 1986-08-06 | チツプ形電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6341003A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0226001A (ja) * | 1988-07-15 | 1990-01-29 | Alps Electric Co Ltd | セラミツク基板の分割溝形成方法 |
| US5224021A (en) * | 1989-10-20 | 1993-06-29 | Matsushita Electric Industrial Co., Ltd. | Surface-mount network device |
-
1986
- 1986-08-06 JP JP61185928A patent/JPS6341003A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0226001A (ja) * | 1988-07-15 | 1990-01-29 | Alps Electric Co Ltd | セラミツク基板の分割溝形成方法 |
| US5224021A (en) * | 1989-10-20 | 1993-06-29 | Matsushita Electric Industrial Co., Ltd. | Surface-mount network device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11288839A (ja) | 積層チップ型電子部品及びその製造方法 | |
| JPS6341003A (ja) | チツプ形電子部品の製造方法 | |
| JPS5914693A (ja) | プリント基板装置の製造方法 | |
| JPH06283384A (ja) | チップ型コンデンサアレイ | |
| JP2867112B2 (ja) | チップ型抵抗ネットワークとその製造方法 | |
| JPH0766543A (ja) | プリント基板 | |
| JPH0427155Y2 (ja) | ||
| JP3050953B2 (ja) | 回路基板の製造方法 | |
| JPH05145214A (ja) | 回路基板装置の製造方法 | |
| JPH01283809A (ja) | チップ形電子部品 | |
| JP3469227B2 (ja) | 多連チップ電子部品の製造方法 | |
| JPH11204313A (ja) | 電子部品とその製造方法 | |
| JPS5939001A (ja) | チツプ抵抗器 | |
| JP2868575B2 (ja) | セラミックス配線基板 | |
| JPH06283385A (ja) | チップ型コンデンサアレイ | |
| JP3415770B2 (ja) | 多連チップ電子部品 | |
| JP2568044Y2 (ja) | 電子部品 | |
| JPH0525762U (ja) | 多層基板 | |
| JPS58219702A (ja) | チツプ抵抗器の製造方法 | |
| JPS6027185A (ja) | 混成集積回路基板の製造方法 | |
| JPS6281790A (ja) | 配線基板およびその製造方法ならびにその配線基板を組み込んだ電子部品 | |
| JPS62165301A (ja) | 厚膜印刷回路基板 | |
| JP2002100502A (ja) | 面実装型チップネットワーク部品 | |
| JP2001352142A (ja) | セラミック回路基板 | |
| JPH08162729A (ja) | チップ部品 |