JPH06283384A - チップ型コンデンサアレイ - Google Patents
チップ型コンデンサアレイInfo
- Publication number
- JPH06283384A JPH06283384A JP5071861A JP7186193A JPH06283384A JP H06283384 A JPH06283384 A JP H06283384A JP 5071861 A JP5071861 A JP 5071861A JP 7186193 A JP7186193 A JP 7186193A JP H06283384 A JPH06283384 A JP H06283384A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- capacitor array
- type capacitor
- external electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 ＩＣチップのリード端子のピッチ間隔の狭間
隔化に対応可能なＳＭＤ用チップ型コンデンサアレイを
提供する。 【構成】 チップ型コンデンサアレイ３０は、内部電極
が印刷された複数枚のセラミックグリーンシートを積層
して一体焼成した後、型抜き成型して得られるチップ型
コンデンサアレイであって、チップの一側面３１とこれ
に対向する側面３２に各々複数の凸部３３を互い違いに
千鳥格子状に型抜きして配設するとともに、前記凸部３
３の先端部分の端面及びその周面の五面に各コンデンサ
の外部電極３５〜３８（斜線部分）を厚膜形成し、且つ
共通外部電極３９及び４０を他の側面に設けた構造であ
る。
隔化に対応可能なＳＭＤ用チップ型コンデンサアレイを
提供する。 【構成】 チップ型コンデンサアレイ３０は、内部電極
が印刷された複数枚のセラミックグリーンシートを積層
して一体焼成した後、型抜き成型して得られるチップ型
コンデンサアレイであって、チップの一側面３１とこれ
に対向する側面３２に各々複数の凸部３３を互い違いに
千鳥格子状に型抜きして配設するとともに、前記凸部３
３の先端部分の端面及びその周面の五面に各コンデンサ
の外部電極３５〜３８（斜線部分）を厚膜形成し、且つ
共通外部電極３９及び４０を他の側面に設けた構造であ
る。
Description
【０００１】
【産業上の利用分野】本発明は表面実装デバイス（Ｓｕ
ｒｆａｃｅ Ｍｏｕｎｔｅｄ Ｄｅｖｉｃｅ略してＳＭ
Ｄと称される。）タイプのチップ型コンデンサアレイに
関するものである。
ｒｆａｃｅ Ｍｏｕｎｔｅｄ Ｄｅｖｉｃｅ略してＳＭ
Ｄと称される。）タイプのチップ型コンデンサアレイに
関するものである。
【０００２】
【従来の技術】従来、表面実装基板においてコンデンサ
を複数個使用しなければならない回路がある場合、一般
にコンデンサ単品を使って実装を行うが、並べるコンデ
ンサの数が多い場合には、複数のコンデンサが一体とな
ったコンデンサアレイを使用する。
を複数個使用しなければならない回路がある場合、一般
にコンデンサ単品を使って実装を行うが、並べるコンデ
ンサの数が多い場合には、複数のコンデンサが一体とな
ったコンデンサアレイを使用する。
【０００３】特にＳＭＤタイプの集積回路チップ（以
下、ＩＣチップと称する。）においては多数の入出力ピ
ンが狭いピンピッチで並んでおり、多数のピンに単体の
コンデンサを接続するよりもコンデンサアレイの方が省
スペースとなって高密度実装に資するといえる。
下、ＩＣチップと称する。）においては多数の入出力ピ
ンが狭いピンピッチで並んでおり、多数のピンに単体の
コンデンサを接続するよりもコンデンサアレイの方が省
スペースとなって高密度実装に資するといえる。
【０００４】尚、コンデンサの種類は多数あるが、上記
表面実装基板においてはチップ化の進んだ積層セラミッ
クコンデンサが小形にもかかわらず大容量が得られ、高
密度実装に適するため比較的良く使用されている。コン
デンサアレイにおいても積層技術の進歩と相俟って積層
セラミックのコンデンサアレイが一般的となっている。
表面実装基板においてはチップ化の進んだ積層セラミッ
クコンデンサが小形にもかかわらず大容量が得られ、高
密度実装に適するため比較的良く使用されている。コン
デンサアレイにおいても積層技術の進歩と相俟って積層
セラミックのコンデンサアレイが一般的となっている。
【０００５】上記コンデンサアレイのうち、図５の回路
に示されるようなＩＣチップ１のリード端子からシャシ
またはパネル（ＧＮＤ電位５）との間に所望の容量をも
たせるノイズフィルタ用のセラミックコンデンサ２を複
数個一体化したチップ型コンデンサアレイ３としては従
来図６に示すような外観であった。
に示されるようなＩＣチップ１のリード端子からシャシ
またはパネル（ＧＮＤ電位５）との間に所望の容量をも
たせるノイズフィルタ用のセラミックコンデンサ２を複
数個一体化したチップ型コンデンサアレイ３としては従
来図６に示すような外観であった。
【０００６】即ち、図６の（Ａ）は四個のセラミックコ
ンデンサが横並びに並設されて直方体チップ状に一つの
パッケージに納められたコンデンサアレイ６及び実装基
板面上の半田付けランド１０と配線パターン１５の斜視
図であり、コンデンサアレイ６は対向する側面７及び８
に外部電極９が等間隔に並設され、他の対向する二側面
１１及び１２に共通外部電極１３及び１４が塗布形成さ
れた構造である。
ンデンサが横並びに並設されて直方体チップ状に一つの
パッケージに納められたコンデンサアレイ６及び実装基
板面上の半田付けランド１０と配線パターン１５の斜視
図であり、コンデンサアレイ６は対向する側面７及び８
に外部電極９が等間隔に並設され、他の対向する二側面
１１及び１２に共通外部電極１３及び１４が塗布形成さ
れた構造である。
【０００７】また（Ｂ）は外部電極１７を半月形スルー
ホールの内面に塗布形成し、実装基板への半田付けを容
易にした構造のチップ型コンデンサアレイ１９の斜視図
である。
ホールの内面に塗布形成し、実装基板への半田付けを容
易にした構造のチップ型コンデンサアレイ１９の斜視図
である。
【０００８】上記チップ型コンデンサアレイ６は一般に
グリーンシート法による製法が広く利用されている。図
７は上記従来のチップ型コンデンサアレイ６の製造する
工程の分解斜視図である。該製法はグリーンシートと呼
ばれる通常は１０μｍ〜３０μｍの厚さのセラミック
（酸化チタンまたはチタン酸バリウム等を主成分とす
る。）の焼成前の生シート２２〜２４に、Ａｇ−Ｐｄ、
Ａｇ等を主成分とする電極材料ペーストを用いて導体印
刷を行うことによって、各コンデンサの内部電極２６、
２７及び共通内部電極２８を各生シートに形成する。こ
の生シートを必要に応じて複数枚重ね合わせて積層した
後、抜き金型等でチップ形状に成形し、大気中で９００
〜１２００℃にてセラミックと導体を同時に一体焼結し
て、その後、チップ側面に露出した内部電極の端部に銀
ペースト等を塗布、焼付し、さらにＮｉ電解メッキ、半
田メッキ等を施して外部電極部９を完成するものであ
る。
グリーンシート法による製法が広く利用されている。図
７は上記従来のチップ型コンデンサアレイ６の製造する
工程の分解斜視図である。該製法はグリーンシートと呼
ばれる通常は１０μｍ〜３０μｍの厚さのセラミック
（酸化チタンまたはチタン酸バリウム等を主成分とす
る。）の焼成前の生シート２２〜２４に、Ａｇ−Ｐｄ、
Ａｇ等を主成分とする電極材料ペーストを用いて導体印
刷を行うことによって、各コンデンサの内部電極２６、
２７及び共通内部電極２８を各生シートに形成する。こ
の生シートを必要に応じて複数枚重ね合わせて積層した
後、抜き金型等でチップ形状に成形し、大気中で９００
〜１２００℃にてセラミックと導体を同時に一体焼結し
て、その後、チップ側面に露出した内部電極の端部に銀
ペースト等を塗布、焼付し、さらにＮｉ電解メッキ、半
田メッキ等を施して外部電極部９を完成するものであ
る。
【０００９】
【発明が解決しようとする課題】しかしながら、ＩＣの
リードピンピッチが大集積化に伴う入出力ピン数の増加
によって従来の１．２７ｍｍから０．６５ｍｍさらに
０．５ｍｍピッチと縮小されてきているのに対し、前記
従来のチップ型コンデンサアレイ６ないし１９では、外
部電極９ないし１７のピッチがせいぜい０．８ｍｍまで
しか対応できないため、ＩＣチップのリードピンピッチ
との不整合が生じている。
リードピンピッチが大集積化に伴う入出力ピン数の増加
によって従来の１．２７ｍｍから０．６５ｍｍさらに
０．５ｍｍピッチと縮小されてきているのに対し、前記
従来のチップ型コンデンサアレイ６ないし１９では、外
部電極９ないし１７のピッチがせいぜい０．８ｍｍまで
しか対応できないため、ＩＣチップのリードピンピッチ
との不整合が生じている。
【００１０】即ち、チップ型コンデンサアレイ６は外部
電極９ないし１７がＩＣチップのようなリード端子では
なく、電極材を厚膜形成することから外部電極幅ａを必
然的に太くせざるをえず、且つ実装基板の半田付けラン
ド２を隣とのクリアランスｂを最低限保ちつつ前記外部
電極よりもやや広く確保する必要があることから外部電
極９ないし１７のピッチは０．８ｍｍが限界で、これ以
上狭くすると半田付けの際に隣合う半田付けランドとシ
ョートしてしまう恐れが大きくなるのである。
電極９ないし１７がＩＣチップのようなリード端子では
なく、電極材を厚膜形成することから外部電極幅ａを必
然的に太くせざるをえず、且つ実装基板の半田付けラン
ド２を隣とのクリアランスｂを最低限保ちつつ前記外部
電極よりもやや広く確保する必要があることから外部電
極９ないし１７のピッチは０．８ｍｍが限界で、これ以
上狭くすると半田付けの際に隣合う半田付けランドとシ
ョートしてしまう恐れが大きくなるのである。
【００１１】一方前述のようにＩＣチップや超ＬＳＩチ
ップに至っては１００ピンを超える多ピンフラットパッ
ケージも表面実装されるのが一般的となっており、隣合
う多数のリードピンをコンデンサに接続する回路構成の
場合に、従来のチップ型コンデンサアレイ６ないし１９
を用いるとＩＣチップ側のリードピッチとコンデンサア
レイ側の外部電極ピッチが一致せず、基板配線に余分の
スペースを確保せねばならず、基板配線の設計の自由度
が制限されてしまうという問題点が生じていた。
ップに至っては１００ピンを超える多ピンフラットパッ
ケージも表面実装されるのが一般的となっており、隣合
う多数のリードピンをコンデンサに接続する回路構成の
場合に、従来のチップ型コンデンサアレイ６ないし１９
を用いるとＩＣチップ側のリードピッチとコンデンサア
レイ側の外部電極ピッチが一致せず、基板配線に余分の
スペースを確保せねばならず、基板配線の設計の自由度
が制限されてしまうという問題点が生じていた。
【００１２】また、従来のチップ型コンデンサアレイ６
ないし１９では外部電極９ないし１７の電極形成面が一
〜三面であって外部電極の強度が弱く、特に角の部分に
て剥離が生じやすいという問題点があった。
ないし１９では外部電極９ないし１７の電極形成面が一
〜三面であって外部電極の強度が弱く、特に角の部分に
て剥離が生じやすいという問題点があった。
【００１３】本発明は、上記事情に鑑みてなされたもの
であり、外部電極強度が高く、且つ半田付けランドのク
リアランスを確保しつつ外部電極ピッチが従来に比して
狭くでき、ＩＣチップのリードピンピッチの狭間隔化に
対応可能なチップ型コンデンサアレイを提供するもので
ある。
であり、外部電極強度が高く、且つ半田付けランドのク
リアランスを確保しつつ外部電極ピッチが従来に比して
狭くでき、ＩＣチップのリードピンピッチの狭間隔化に
対応可能なチップ型コンデンサアレイを提供するもので
ある。
【００１４】
【課題を解決するための手段】本発明は、内部電極が印
刷された複数枚のセラミックグリーンシートを積層して
一体焼成した後、型抜き成型して得られるチップ型コン
デンサアレイにおいて、チップの一側面とこれに対向す
る側面に各々複数の凸部を互い違いに千鳥格子状に型抜
きして配設するとともに、前記凸部の先端部分の端面及
びその周面の五面に各コンデンサの外部電極を厚膜形成
し、且つ共通外部電極を他の側面に設けたことを特徴と
するチップ型コンデンサアレイを提供することにより、
また、上記共通外部電極を一側面に配設された凸部の先
端部分に厚膜形成したことを特徴とするチップ型コンデ
ンサアレイを提供することにより、上記目的を達成する
ものである。
刷された複数枚のセラミックグリーンシートを積層して
一体焼成した後、型抜き成型して得られるチップ型コン
デンサアレイにおいて、チップの一側面とこれに対向す
る側面に各々複数の凸部を互い違いに千鳥格子状に型抜
きして配設するとともに、前記凸部の先端部分の端面及
びその周面の五面に各コンデンサの外部電極を厚膜形成
し、且つ共通外部電極を他の側面に設けたことを特徴と
するチップ型コンデンサアレイを提供することにより、
また、上記共通外部電極を一側面に配設された凸部の先
端部分に厚膜形成したことを特徴とするチップ型コンデ
ンサアレイを提供することにより、上記目的を達成する
ものである。
【００１５】
【作用】本発明においては、チップ型コンデンサアレイ
の対向する二側面に千鳥格子状に配設された凸部の先端
部分の外部電極がそれぞれ別個のコンデンサの外部電極
となるので、片側一側面の外部電極ピッチを観れば従来
に比べて二倍大きくなる。
の対向する二側面に千鳥格子状に配設された凸部の先端
部分の外部電極がそれぞれ別個のコンデンサの外部電極
となるので、片側一側面の外部電極ピッチを観れば従来
に比べて二倍大きくなる。
【００１６】また、実装基板面の半田付けランド間には
配線が一本通るだけなので前記半田付けランドのピッチ
を狭くすることが可能となる。
配線が一本通るだけなので前記半田付けランドのピッチ
を狭くすることが可能となる。
【００１７】即ち、一方の側面の凸部に配設した外部電
極間のピッチは凸部先端の外部電極に対応する半田付け
ランドと、他方の側面の凸部に配設した外部電極の半田
付けランドからの配線パターンとのクリアランスの許容
値で決まるピッチ間隔まで狭くできる。
極間のピッチは凸部先端の外部電極に対応する半田付け
ランドと、他方の側面の凸部に配設した外部電極の半田
付けランドからの配線パターンとのクリアランスの許容
値で決まるピッチ間隔まで狭くできる。
【００１８】さらに、前記凸部先端部分に各コンデンサ
の外部電極を厚膜形成する構成なので、電極塗布面は凸
部端面及び該端面に隣接する凸部四方側面の五面とする
ことができ、外部電極の凸部の角から厚膜形成した電極
が剥離しにくい構造となる。
の外部電極を厚膜形成する構成なので、電極塗布面は凸
部端面及び該端面に隣接する凸部四方側面の五面とする
ことができ、外部電極の凸部の角から厚膜形成した電極
が剥離しにくい構造となる。
【００１９】
【実施例】本発明の実施例を、図面に基いて詳細に説明
する。
する。
【００２０】図１は本発明に係わるチップ型コンデンサ
アレイの実施例及び実装基板面の半田付けランドと配線
パターンを示す斜視図であり、図２は上記実施例のチッ
プ型コンデンサアレイの内部構造を示す分解斜視図であ
る。
アレイの実施例及び実装基板面の半田付けランドと配線
パターンを示す斜視図であり、図２は上記実施例のチッ
プ型コンデンサアレイの内部構造を示す分解斜視図であ
る。
【００２１】図１においてチップ型コンデンサアレイ３
０は、内部電極が印刷された複数枚のセラミックグリー
ンシートを積層して一体焼成した後、型抜き成型して得
られるチップ型コンデンサアレイであって、チップの一
側面３１とこれに対向する側面３２に各々複数の凸部３
３を互い違いに千鳥格子状に型抜きして配設するととも
に、前記凸部３３の先端部分の端面及びその周面の五面
に各コンデンサの外部電極３５〜３８（斜線部分）を厚
膜形成し、且つ共通外部電極３９及び４０を他の側面に
設けた構造である。
０は、内部電極が印刷された複数枚のセラミックグリー
ンシートを積層して一体焼成した後、型抜き成型して得
られるチップ型コンデンサアレイであって、チップの一
側面３１とこれに対向する側面３２に各々複数の凸部３
３を互い違いに千鳥格子状に型抜きして配設するととも
に、前記凸部３３の先端部分の端面及びその周面の五面
に各コンデンサの外部電極３５〜３８（斜線部分）を厚
膜形成し、且つ共通外部電極３９及び４０を他の側面に
設けた構造である。
【００２２】次に、上記チップ型コンデンサアレイ３０
を実装基板に半田付け実装する場合、図１から明らかな
ように、例えばＩＣチップのリード端子ピッチがＸであ
り、同ピッチ寸法でコンデンサアレイ３０を接続するに
は、接続される各コンデンサの外部電極は外部電極３
５、３７、３６、３８という順に交互に選択する。
を実装基板に半田付け実装する場合、図１から明らかな
ように、例えばＩＣチップのリード端子ピッチがＸであ
り、同ピッチ寸法でコンデンサアレイ３０を接続するに
は、接続される各コンデンサの外部電極は外部電極３
５、３７、３６、３８という順に交互に選択する。
【００２３】したがって、コンデンサアレイ側の外部電
極ピッチは一側面においてはＩＣチップのリード端子２
ピッチ分に広がり、ピッチ寸法が２Ｘとなるので、例え
ば半田付けランド４２と４３の間には他方の側面の外部
電極３７の半田付けランド４４につながる配線パターン
４８のみが通るので、該配線パターン４８と半田付けラ
ンド４２ないし４３とのクリアランスＹを十分確保する
ことができる。
極ピッチは一側面においてはＩＣチップのリード端子２
ピッチ分に広がり、ピッチ寸法が２Ｘとなるので、例え
ば半田付けランド４２と４３の間には他方の側面の外部
電極３７の半田付けランド４４につながる配線パターン
４８のみが通るので、該配線パターン４８と半田付けラ
ンド４２ないし４３とのクリアランスＹを十分確保する
ことができる。
【００２４】逆に配線パターン４８の幅及びクリアラン
スＹを必要最小限に設計すれば、半田付けとしてのクリ
アランスＹを確保しつつＩＣチップのリード端子ピッチ
Ｘの狭間隔化に対応することが可能となる。
スＹを必要最小限に設計すれば、半田付けとしてのクリ
アランスＹを確保しつつＩＣチップのリード端子ピッチ
Ｘの狭間隔化に対応することが可能となる。
【００２５】次に、上記チップ型コンデンサアレイ３０
の製造工程を説明する。
の製造工程を説明する。
【００２６】コンデンサアレイ３０は図２の分解斜視図
において示されるように、グリーンシートと呼ばれる通
常は１０μｍ〜３０μｍの厚さのセラミック（酸化チタ
ンまたはチタン酸バリウム等を主成分とする。）の焼成
前の生シート５３に、Ａｇ−Ｐｄ、Ａｇ等を主成分とす
る電極材料ペーストを用いて各コンデンサの内部電極５
６〜５９を導体印刷し、この生シート５３の両面に共通
内部電極６１、６２を各々導体印刷した生シート５２及
び５４を貼り合わせ、さらにカバーシート５１、５５を
両面に貼り合わせた積層構造を有する。
において示されるように、グリーンシートと呼ばれる通
常は１０μｍ〜３０μｍの厚さのセラミック（酸化チタ
ンまたはチタン酸バリウム等を主成分とする。）の焼成
前の生シート５３に、Ａｇ−Ｐｄ、Ａｇ等を主成分とす
る電極材料ペーストを用いて各コンデンサの内部電極５
６〜５９を導体印刷し、この生シート５３の両面に共通
内部電極６１、６２を各々導体印刷した生シート５２及
び５４を貼り合わせ、さらにカバーシート５１、５５を
両面に貼り合わせた積層構造を有する。
【００２７】尚、上記積層した各グリーンシートは図３
の平面図に示されるように一枚のシートに多数のコンデ
ンサアレイの内部電極パターン（各コンデンサの内部電
極５６〜５９もしくは共通内部電極６１または６２）を
縦横に導体印刷したものであって、図２の分解斜視図の
如く積層の初めより一個のコンデンサアレイのチップ形
状に成型されている訳ではない。
の平面図に示されるように一枚のシートに多数のコンデ
ンサアレイの内部電極パターン（各コンデンサの内部電
極５６〜５９もしくは共通内部電極６１または６２）を
縦横に導体印刷したものであって、図２の分解斜視図の
如く積層の初めより一個のコンデンサアレイのチップ形
状に成型されている訳ではない。
【００２８】上記グリーンシートの積層後、本発明の特
徴であるチップの一側面とこれに対向する側面の複数の
凸部を千鳥格子状に成型するために、図３における抜き
部分６３（斜線部分）を抜き金型等で落とす。その後、
大気中で９００〜１２００℃にてセラミックと導体を同
時に一体焼結した後、カットライン６６（破線）にて個
々のコンデンサアレイを切り出す。
徴であるチップの一側面とこれに対向する側面の複数の
凸部を千鳥格子状に成型するために、図３における抜き
部分６３（斜線部分）を抜き金型等で落とす。その後、
大気中で９００〜１２００℃にてセラミックと導体を同
時に一体焼結した後、カットライン６６（破線）にて個
々のコンデンサアレイを切り出す。
【００２９】次に、図１における外部電極部３５〜４０
の端面及びその周面の五面にターミネーター方式等でＡ
ｇ−Ｐｄ、Ａｇ等を主成分とする電極材料ペーストを塗
布、焼付し、さらにＮｉメッキ、半田メッキを施すこと
により外部電極部を完成する。
の端面及びその周面の五面にターミネーター方式等でＡ
ｇ−Ｐｄ、Ａｇ等を主成分とする電極材料ペーストを塗
布、焼付し、さらにＮｉメッキ、半田メッキを施すこと
により外部電極部を完成する。
【００３０】以上述べた製造工程は従来のグリーンシー
ト法による積層セラミックコンデンサアレイの製造工程
と比較すれば、焼結前にチップ側面の凸部の成型のため
抜き部分６３を抜き金型等で削除する工程が加わる点、
及び外部電極部３５〜４０が突出した構造であることか
ら電極塗布工程がターミネーター方式等によって実施さ
れる点以外は従来と異なるところは無い。
ト法による積層セラミックコンデンサアレイの製造工程
と比較すれば、焼結前にチップ側面の凸部の成型のため
抜き部分６３を抜き金型等で削除する工程が加わる点、
及び外部電極部３５〜４０が突出した構造であることか
ら電極塗布工程がターミネーター方式等によって実施さ
れる点以外は従来と異なるところは無い。
【００３１】尚、本発明に係わるチップ型コンデンサア
レイの電極構成は上記実施例以外にも例えば図４の
（Ａ）に示されるように、共通外部電極６７を一側面に
配設された凸部６８の先端部分に厚膜形成したものであ
ってもよい。この場合、共通内部電極の導体印刷パター
ンは共通外部電極６７につながるものであることは勿論
である。
レイの電極構成は上記実施例以外にも例えば図４の
（Ａ）に示されるように、共通外部電極６７を一側面に
配設された凸部６８の先端部分に厚膜形成したものであ
ってもよい。この場合、共通内部電極の導体印刷パター
ンは共通外部電極６７につながるものであることは勿論
である。
【００３２】また、図４の（Ｂ）に示されるように、各
コンデンサの内部電極が導体印刷されたグリーンシート
を内部に設けずに最上面に位置するように積層し、その
上に電極保護用の樹脂６９を塗布したチップ型コンデン
サアレイ構造であっても本発明の意図するＩＣチップの
リードピンピッチの狭間隔化への対応と、外部電極強度
の強化が達成されることは言うまでもない。
コンデンサの内部電極が導体印刷されたグリーンシート
を内部に設けずに最上面に位置するように積層し、その
上に電極保護用の樹脂６９を塗布したチップ型コンデン
サアレイ構造であっても本発明の意図するＩＣチップの
リードピンピッチの狭間隔化への対応と、外部電極強度
の強化が達成されることは言うまでもない。
【００３３】
【発明の効果】本発明に係わるチップ型コンデンサアレ
イは上記のように構成されているため以下の優れた効果
を有する。
イは上記のように構成されているため以下の優れた効果
を有する。
【００３４】（１）外部電極のピッチ間隔を狭くでき、
ＩＣチップのリードピンのピッチ間隔の狭間隔化に対応
可能である。
ＩＣチップのリードピンのピッチ間隔の狭間隔化に対応
可能である。
【００３５】（２）外部電極強度が強化され剥離等が生
じる恐れがない。
じる恐れがない。
【図１】本発明に係わるチップ型コンデンサアレイ及び
実装基板の半田付けランドと配線パターンを示す斜視図
である。
実装基板の半田付けランドと配線パターンを示す斜視図
である。
【図２】実施例のチップ型コンデンサアレイを製造する
工程を説明する積層したグリーンシートの分解斜視図で
ある。
工程を説明する積層したグリーンシートの分解斜視図で
ある。
【図３】積層したグリーンシートの抜き部分とカットラ
イン及び各内部電極のパターンを示す平面図である。
イン及び各内部電極のパターンを示す平面図である。
【図４】他の実施例の斜視図であり、（Ａ）は共通外部
電極を一側面に配設された凸部の先端部分に厚膜形成し
た構造であり、（Ｂ）は各コンデンサの内部電極が導体
印刷されたグリーンシートを内部に設けずに最上面に位
置するように積層し、その上に電極保護用の樹脂を塗布
した構造である。
電極を一側面に配設された凸部の先端部分に厚膜形成し
た構造であり、（Ｂ）は各コンデンサの内部電極が導体
印刷されたグリーンシートを内部に設けずに最上面に位
置するように積層し、その上に電極保護用の樹脂を塗布
した構造である。
【図５】ＩＣチップのリード端子にコンデンサが接続さ
れた回路である。
れた回路である。
【図６】（Ａ）は従来タイプのチップ型コンデンサアレ
イ及び実装基板の半田付けランドと配線パターンを示す
斜視図であり、（Ｂ）は他の従来タイプのチップ型コン
デンサアレイの斜視図である。
イ及び実装基板の半田付けランドと配線パターンを示す
斜視図であり、（Ｂ）は他の従来タイプのチップ型コン
デンサアレイの斜視図である。
【図７】従来のコンデンサアレイの製造する工程を説明
する積層したグリーンシートの分解斜視図である。
する積層したグリーンシートの分解斜視図である。
１ ＩＣチップ ２ コンデンサ ３ コンデンサアレイ ５ ＧＮＤ電位 ６、１９、３０ チップ型コンデンサアレイ ７及び８ 対向する側面 ９、１７ 外部電極 １０、４２〜４５ 半田付けランド １１及び１２ 他の対向する二側面 １３、１４ 共通外部電極 １５、４８ 配線パターン ２１〜２５ 生シート ２６、２７、５６〜５９ 内部電極 ２８、６１、６２ 共通内部電極 ａ 外部電極幅 ｂ、Ｙ クリアランス ３１及び３２ チップの一側面とこれに対向する側面 ３３、６８ 凸部 ３５〜３８ 外部電極 ３９、４０、６７ 共通外部電極 ５１、５５ カバーシート ６３ 抜き部分 ６６ カットライン Ｘ ＩＣチップのリード端子ピッチ ６９ 樹脂
Claims (2)
- 【請求項１】 内部電極が印刷された複数枚のセラミッ
クグリーンシートを積層して一体焼成した後、型抜き成
型して得られるチップ型コンデンサアレイにおいて、チ
ップの一側面とこれに対向する側面に各々複数の凸部を
互い違いに千鳥格子状に型抜きして配設するとともに、
前記凸部の先端部分の端面及びその周面の五面に各コン
デンサの外部電極を厚膜形成し、且つ共通外部電極を他
の側面に設けたことを特徴とするチップ型コンデンサア
レイ。 - 【請求項２】 請求項１記載のチップ型コンデンサアレ
イにおける共通外部電極をチップの一側面に配設された
凸部の先端部分に厚膜形成したことを特徴とするチップ
型コンデンサアレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5071861A JPH06283384A (ja) | 1993-03-30 | 1993-03-30 | チップ型コンデンサアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5071861A JPH06283384A (ja) | 1993-03-30 | 1993-03-30 | チップ型コンデンサアレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283384A true JPH06283384A (ja) | 1994-10-07 |
Family
ID=13472730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5071861A Withdrawn JPH06283384A (ja) | 1993-03-30 | 1993-03-30 | チップ型コンデンサアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06283384A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998013841A1 (de) * | 1996-09-27 | 1998-04-02 | Siemens Matsushita Components Gmbh & Co. Kg | Passives netzwerk in chip-bauform |
| JP2002169175A (ja) * | 2000-12-04 | 2002-06-14 | Rohm Co Ltd | 液晶表示装置の構造 |
| JP2002169176A (ja) * | 2000-12-04 | 2002-06-14 | Rohm Co Ltd | 液晶表示装置の構造 |
| US6794729B2 (en) | 2001-03-01 | 2004-09-21 | Nec Corporation | Stacked capacitor and method of forming the same as well as semiconductor device using the same and circuit board using the same |
| JP2008078664A (ja) * | 2006-09-22 | 2008-04-03 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
| JP2010118639A (ja) * | 2008-11-13 | 2010-05-27 | Samsung Electro-Mechanics Co Ltd | 半導体集積回路チップ、積層型チップキャパシタ及び半導体集積回路チップパッケージ |
| US8199458B2 (en) * | 2009-03-19 | 2012-06-12 | Oh Young Joo | Surface mounting type high voltage capacitor with array structure |
-
1993
- 1993-03-30 JP JP5071861A patent/JPH06283384A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998013841A1 (de) * | 1996-09-27 | 1998-04-02 | Siemens Matsushita Components Gmbh & Co. Kg | Passives netzwerk in chip-bauform |
| US6246300B1 (en) * | 1996-09-27 | 2001-06-12 | Siemens Matsushita Components Gmbh & Co. Kg | Passive network in the form of a CCRL array |
| JP2002169175A (ja) * | 2000-12-04 | 2002-06-14 | Rohm Co Ltd | 液晶表示装置の構造 |
| JP2002169176A (ja) * | 2000-12-04 | 2002-06-14 | Rohm Co Ltd | 液晶表示装置の構造 |
| US6794729B2 (en) | 2001-03-01 | 2004-09-21 | Nec Corporation | Stacked capacitor and method of forming the same as well as semiconductor device using the same and circuit board using the same |
| JP2008078664A (ja) * | 2006-09-22 | 2008-04-03 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
| JP2011054989A (ja) * | 2006-09-22 | 2011-03-17 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
| JP2010118639A (ja) * | 2008-11-13 | 2010-05-27 | Samsung Electro-Mechanics Co Ltd | 半導体集積回路チップ、積層型チップキャパシタ及び半導体集積回路チップパッケージ |
| US8304854B2 (en) | 2008-11-13 | 2012-11-06 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor integrated circuit chip, multilayer chip capacitor and semiconductor integrated circuit chip package |
| US8199458B2 (en) * | 2009-03-19 | 2012-06-12 | Oh Young Joo | Surface mounting type high voltage capacitor with array structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6372985B1 (en) | Package for electronic components | |
| KR100883524B1 (ko) | 적층 세라믹 콘덴서 | |
| JPH10289837A (ja) | 積層電子部品 | |
| US7660132B2 (en) | Covered multilayer module | |
| JPH06283384A (ja) | チップ型コンデンサアレイ | |
| JPH05218653A (ja) | セラミック多層回路基板 | |
| US6381120B2 (en) | Mounting arrangement for multilayer electronic part | |
| EP1605478B1 (en) | Multilayer ceramic capacitor for three-dimensional mounting | |
| JPH06283385A (ja) | チップ型コンデンサアレイ | |
| JPH0685465A (ja) | Ｓｍｄモジュール用基板及びその製造方法 | |
| JPH0964612A (ja) | 誘電体フィルタとその製造方法およびこれを実装した実装体 | |
| JP2000252165A (ja) | 多連型積層セラミックコンデンサ | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JPH05347227A (ja) | 積層薄膜コンデンサ | |
| KR100558443B1 (ko) | 저온 소성 세라믹 기판의 외부 단자 구조 및 그 형성방법 | |
| JPH0427155Y2 (ja) | ||
| JP2538631Y2 (ja) | チップ状素子ネットワークデバイス | |
| JPH04267317A (ja) | 積層セラミックコンデンサ | |
| JP2000114100A (ja) | 多連型電子部品 | |
| JPH11162782A (ja) | 積層型電子部品アレイ | |
| JP3184090B2 (ja) | 集積回路搭載用基板 | |
| JPH0636906A (ja) | チップ型ｌｒフィルタおよびその製造方法 | |
| JP2568044Y2 (ja) | 電子部品 | |
| JPH0817637A (ja) | チップ型ｌｒフィルタおよびその製造方法 | |
| JP2022149755A (ja) | 多数個取り基板及び配線基板並びに電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |