KR100883524B1 - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR100883524B1
KR100883524B1 KR1020070025488A KR20070025488A KR100883524B1 KR 100883524 B1 KR100883524 B1 KR 100883524B1 KR 1020070025488 A KR1020070025488 A KR 1020070025488A KR 20070025488 A KR20070025488 A KR 20070025488A KR 100883524 B1 KR100883524 B1 KR 100883524B1
Authority
KR
South Korea
Prior art keywords
multilayer ceramic
ceramic capacitor
electrode
electrode width
terminal
Prior art date
Application number
KR1020070025488A
Other languages
English (en)
Other versions
KR20070094504A (ko
Inventor
마사아키 도가시
히로시 오쿠야마
신야 스야마
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20070094504A publication Critical patent/KR20070094504A/ko
Application granted granted Critical
Publication of KR100883524B1 publication Critical patent/KR100883524B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명에 따른 적층 세라믹 콘덴서는, 소체(素體)(10)와, 복수의 단자 전극 (20)을 가진다.
소체(10)는, 내층부(11)와, 외층부(12)를 포함한다. 내층부(11)에는, 복수의 내부 전극(110)이 높이 방향 H로 적층되어 있으며, 이 내부 전극(110)은, 측면 (103)으로 도출된 인출부(111)를 가지고 있다. 외층부(12)는, 높이 방향 H에서 본 내층부(11)의 적어도 일면에 적층되어 있다.
단자 전극(20)은, 높이 방향 H를 따라서 인출부(111)를 피복하고, 또한, 높이 방향 H에 직교하는 길이 방향 L로 간격 G2, G3를 두고 배치되어 있다. 복수의 단자 전극(20) 중에서, 적어도 길이 방향 L의 양 끝단의 단자 전극(20)은, 중간부 (21)와 단부(端部)(22)를 가지고 있다. 중간부(21)는, 전극폭 D111보다 넓은 전극폭 D21을 가지고 있으며, 단부(22)는, 측면(103)의 끝단 가장자리상에 있어서, 중간부(21)보다 좁은 전극폭 D22를 가지고 있다.

Description

적층 세라믹 콘덴서{LAMINATED CERAMIC CAPACITOR}
도 1은, 본 발명의 일실시형태에 따른 적층 세라믹 콘덴서의 사시도이다.
도 2는, 도 1에 나타낸 적층 세라믹 콘덴서의 측면도이다.
도 3은, 도 1에 나타낸 적층 세라믹 콘덴서의 평면도이다.
도 4는, 도 1 내지 도 3에 나타낸 적층 세라믹 콘덴서에 있어서, 내층부의 적층 구조를 분해하여 나타내는 사시도이다.
도 5는, 본 발명의 일실시형태에 따른 적층 세라믹 콘덴서를 탑재한 전자 장치에 대하여 일부를 생략하여 나타낸 측면도이다.
도 6은, 도 5의 6-6선에 따른 단면도이다.
도 7은, 도 5 및 도 6에 나타낸 전자 장치의 실험 데이터를 나타낸 도면이다.
도 8은, 본 발명의 또 하나의 실시형태에 따른 적층 세라믹 콘덴서의 사시도이다.
도 9는, 도 8에 나타낸 적층 세라믹 콘덴서의 측면도이다.
도 10은, 도 8에 나타낸 적층 세라믹 콘덴서의 평면도이다.
도 11은, 본 발명의 또 다른 하나의 실시형태에 따른 적층 세라믹 콘덴서의 사시도이다.
도 12는, 도 11에 나타낸 적층 세라믹 콘덴서의 측면도이다.
도 13은, 도 11에 나타낸 적층 세라믹 콘덴서의 평면도이다.
도 14는, 도 11에 나타낸 적층 세라믹 콘덴서에 있어서, 내층부의 적층 구조를 분해하여 나타내는 사시도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 소체(素體) 11 : 내층부
12 : 외층부 20 : 제1 단자 전극
21, 31 : 중간부 22, 32 : 단부(端部)
23 : 접지부 30 : 제2 단자 전극
101 : 일면 102 : 타면
103 : 측면 110 : 내부 전극
111 : 인출부 112 : 유전체층
본 발명은, 저(低)ESL치가 되는 다단자형의 적층 세라믹 콘덴서에 관한 것이다.
이러한 종류의 적층 세라믹 콘덴서에는, 탑재되는 전자기기의 고주파화의 진전에 따라서, 한층 더 저ESL치화가 요구되고 있다. 저ESL치화를 실현하는 수단으로서, 일본 특개2000-208361호 공보에는, 단자 전극의 전극폭을 넓게 하는 구성이 개시되어 있다.
그런데, 근래, 전자기기의 소형화에 대한 시장의 요청이 격화되고 있으며, 이러한 기술적 동향에 대응하여, 탑재되는 적층 세라믹 콘덴서에도 한층 더 소형화가 요청되고 있다.
그러나, 적층 세라믹 콘덴서가 소형화되면, 통상의 조건하에서는, 단자 전극의 전극폭도 필연적으로 좁아지지 않을 수 없고, 저ESL치화의 요청에 반하는 결과가 된다.
또한, 단자 전극의 전극폭이 좁아지면, 단자 전극의 도포 형성시의 미묘한 위치 어긋남에 기인하여, 내부 전극의 불량 노출이 발생할 위험성이 극히 높아져, 제조 생산수율의 저하, 및, 신뢰성의 저하를 초래한다.
또한, 저ESL치화를 실현하고, 또한, 내부 전극의 불량 노출을 회피하기 위해서, 단자 전극의 전극폭을 넓게 하고자 할 경우, 다수의 단자 전극을 형성해야 하는 다단자형의 적층 세라믹 콘덴서에 있어서, 인접하는 단자 전극 상호간이 좁은 피치화한다. 이 때문에, 예를 들면, 탑재 기판으로의 납땜시에 발생하는 땜납 브리지 등에 의해, 인접한 단자 전극 상호간에 단락 사고가 발생할 위험성이 극히 높아진다.
본 발명의 과제는, 저ESL치가 되는 다단자형의 적층 세라믹 콘덴서를 제공하는 것이다.
본 발명의 또 하나의 과제는, 제조의 생산 수율이 뛰어난 적층 세라믹 콘덴 서를 제공하는 것이다.
본 발명의 또 하나의 과제는, 높은 신뢰성을 가진 적층 세라믹 콘덴서를 제공하는 것이다.
상술한 과제를 해결하기 위해서, 본 발명에 따른 적층 세라믹 콘덴서는, 소체와, 복수의 단자 전극을 가지고 있으며, 또한 소체는, 내층부와 외층부를 포함한다. 내층부에는, 복수의 내부 전극이 소체의 높이 방향으로 적층되어 있으며, 이 내부 전극은, 소체의 측면으로 도출된 인출부를 가지고 있다. 외층부는, 소체의 높이 방향에서 본 내층부의 적어도 일면(一面)에 적층되어 있다. 복수의 단자 전극의 각각은, 소체의 높이 방향을 따라서 인출부를 피복하고, 또한, 높이 방향과 직교하는 소체의 길이 방향으로 간격을 두고 배치되어 있다.
본 발명은, 상술한 다단자형의 적층 세라믹 콘덴서의 기본적 구성에 더하여, 단자 전극의 구조에 고안을 더한 점에 특징의 하나가 있다. 즉, 복수의 단자 전극중에서, 적어도 길이 방향의 양 끝단의 단자 전극은, 중간부와, 단부(端部)를 가지고 있다. 중간부는, 인출부의 전극폭보다 넓은 전극폭을 가지고 있으며, 단부는 측면의 끝단 가장자리상에 있어서, 중간부보다 좁은 전극폭을 가지고 있다. 이러한 구성에 의하면, 적어도 소체의 길이 방향의 양 끝단에 구비되어 있는 단자 전극은, 단부가 중간부보다도 폭이 좁아지는 끝이 가는 형상을 가지고 있기 때문에, 길이 방향으로 인접한 복수의 단자 전극에 있어서, 단부의 간격을 넓게 확보할 수 있다. 따라서, 탑재 기판에의 납땜시에 있어, 인접한 단부의 사이에 땜납 브리지가 발생할 위험성을 저감하고, 이로써 단락 사고의 발생을 회피할 수 있다.
한편, 단자 전극에 있어서, 폭이 좁아지고 있는 것은 단부 뿐이며, 중간부는, 인출부의 전극폭보다 넓은 전극폭을 가지고 있고, 단부에 대해서 상대적으로 볼록한 모양으로 튀어 나온 형상이 되어 있기 때문에, 소형화된 적층 세라믹 콘덴서에 있어서, 더 큰 저ESL치화가 달성되고, 이로써 콘덴서의 고주파 특성이 향상한다.
또한, 단자 전극에 있어서, 중간부는 인출부의 전극폭보다 넓은 전극폭을 가지고 있기 때문에, 인출부의 불량 노출을 회피할 수 있다. 따라서, 적층 세라믹 콘덴서의 신뢰성, 제조 생산수율, 및, 생산성이 향상한다.
본 발명은, 이하의 설명과 첨부된 도면을 참조하여 보다 자세하게 설명될 것이다. 그러나, 이 도면은 단지 설명을 위한 것으로서, 본 발명을 제한하는 것으로 간주되어서는 안 된다.
도 1 내지 도 4에 나타내는 적층 세라믹 콘덴서에 있어서, 소체(10)는, 일면 (一面)(101)과, 이 일면(101)에 대해서 높이 방향 H로 서로 대향하는 타면(他面)(102)을 가진 육면체로서, 높이 치수 T의 내부에 내층부(11)와, 외층부(12)를 포함한다.
내층부(11)에는, 도전성 금속재료를 주성분으로 하는 내부 전극(110)이, 세라믹 유전체 재료를 주성분으로 하는 유전체층(112)의 일면상에 패턴 형성되어 있으며, 이 내부 전극(110)을 가진 유전체층(112)의 복수가, 높이 방향 H로 소정의 수만큼 적층되어 있다. 높이 방향 H로 인접하는 내부 전극(110)은, 서로 다른 극 성(極性)을 가지는 것이 저ESL치를 실현하는데 있어서 바람직하다.
또한, 복수의 내부 전극(110)의 각각은, 소위 인출 전극으로서 이용되는 인출부(111)를, 적어도 1개 가지고 있다. 인출부(111)는, 소체(10)의 폭방향 W로 서로 대향하는 2개의 측면(103) 중에서, 적어도 한쪽으로 도출되고 있다.
또한, 높이 방향 H로 인접하는 내부 전극(110)은, 각각의 인출부(111)가, 높이 방향 H에 직교하는 소체(10)의 길이 방향 L을 따라, 간격 G1을 두고 도출되고 있다(도 2 참조). 간격 G1는, 인접하는 인출부(111)에 있어서, 그 전극폭 D111의 중앙점 간의 거리를 나타내고 있다.
한편, 외층부(12)는, 바람직하게는, 유전체층(112)만을 높이 방향 H로 복수 적층한 것으로 이루어지고, 높이 방향 H에서 본 내층부(11)의 양면측에 소정의 수만큼 적층되어 있다. 즉, 도 1 내지 도 4에 나타내는 소체(10)는, 2개의 외층부 (12)에 의해서, 내층부(11)가, 높이 방향 H의 양면측으로부터 끼워 넣어져 있으며, 이들 외층부(12)의 한쪽 끝단면이, 각각 일면(101), 또는, 타면(102)이 되어 있다.
또한, 도 1 내지 도 4에 나타내는 적층 세라믹 콘덴서는, 복수의 단자 전극 (20)을 가진다. 복수의 단자 전극(20)의 각각은, 도전성 금속재료를 주성분으로 하는 것으로서, 측면(103)에 있어서, 높이 방향 H를 따라서 인출부(111)를 피복하고, 또한, 높이 방향 H에 직교하는 소체(10)의 길이 방향 L에 간격 G2, G3를 두고 배치되어 있다. 간격 G3는, 바람직하게는 100㎛ 이상이다.
길이 방향 L에 인접하는 단자 전극(20)은, 피복하는 내부 전극(110)의 극성에 대응하여, 서로 다른 극성을 가지고 있는 것이 저ESL치를 실현하는데 있어서 바 람직하다.
도 1 내지 도 4에 나타낸 적층 세라믹 콘덴서는, 상술한 다단자형의 적층 세라믹 콘덴서의 기본적 구성을 가진 동시에, 또한 단자 전극(20)의 구조에 고안을 더한 점에 하나의 특징이 있다. 즉, 복수의 단자 전극(20)의 각각은, 중간부(21)와, 단부(22)와, 접지부(23)를 가지고 있다.
중간부(21)는, 인출부(111)의 전극폭 D111보다 넓은 최대 전극폭 D21를 가지고 있다. 단부(22)는, 높이 방향 H에서 본 측면(103)의 양 끝단 가장자리상에서, 중간부(21)의 최대 전극폭 D21보다 좁고, 또한, 인출부(111)의 전극폭 D111이상이 되는 전극폭 D22를 가지고 있다. 즉, 측면(103)에서 본 단자 전극(20)은, 중간부 (21)로부터 단부(22)를 향하여 서서히 최대 전극폭 D21를 감소시키는 끝이 가는 형상을 가지고 있다.
전극폭 D22는, 통상, 전극폭 D111과 대략 동일한 폭인 것이 바람직하다. 또한, 최대 전극폭 D21과 전극폭 D22의 전극폭비는, 1.10≤D21/D22≤1.5의 범위로 설정할 수 있다.
접지부(23)는, 최대 전극폭 D23를 가진 대략 부채형으로서, 소체(10)의 일면 (101), 및, 타면(102) 상에 구비되고, 측면(103)의 끝단 가장자리상에서, 단부(22)와 전기적으로 접속되어 있다. 이러한 구성에 의하면, 적층 세라믹 콘덴서는, 부품의 방향성을 고려하지 않고, 일면(101), 또는, 타면(102)의 어느 쪽이나 기판 설치면으로서 이용할 수 있다. 중간부(21), 단부(22), 및, 접지부(23)의 각 전극폭의 상관관계는, D22<D23<D21의 범위에서 설정할 수 있다.
도 1 내지 도 4를 참조하여 설명한 적층 세라믹 콘덴서에 의하면, 이하의 효과를 얻을 수 있다. 먼저, 단자 전극(20)은, 단부(22)가 중간부(21)보다 폭이 좁은 끝이 가는 형상을 가지고 있기 때문에, 길이 방향 L로 인접하는 단자 전극(20)에 있어서, 단부(22) 상호의 간격 G2를 넓게 확보할 수 있다. 따라서, 예를 들면, 탑재 기판에의 납땜시에, 단부(22) 상호의 간격 G3로부터 간격 G2의 영역에서, 땜납 브리지가 발생할 위험성을 저감하고, 이로써 단락 사고의 발생을 회피할 수 있다.
또한, 중간부(21), 단부(22), 및, 접지부(23)의 각 전극폭의 상관관계를, D22<D23<D21로 할 경우, 인접한 접지부(23)의 상호간에, 땜납 브리지에 의한 단락 사고의 발생을 회피할 수 있는 동시에, 탑재 기판에 대한 접지부(23)의 납땜 면적을 넓게 확보할 수 있다.
한편, 단자 전극(20)에 있어서, 폭이 좁아지는 것은 단부(22)뿐이고, 중간부 (21)는, 인출부(111)의 전극폭 D111보다 넓은 전극폭 D21를 가지고 있으며, 단부 (22)에 대해서 상대적으로 볼록한 모양으로 튀어 나온 형상으로 되어 있기 때문에, 소형화된 적층 세라믹 콘덴서에 있어서, 한층 더 저ESL치화가 달성되고, 이로써 콘덴서의 고주파 특성이 향상한다.
또한, 단자 전극(20)에 있어서, 중간부(21)는, 인출부(111)의 전극폭 D111보다 넓은 전극폭 D21를 가지고 있으며, 단부(22)에 대해서 상대적으로 볼록한 모양으로 튀어 나온 형상이 되어 있다. 이와 같이 전극폭 D21를, 전극폭 D111보다 넓은 폭으로 하는 구조에 의하면, 예를 들면 단자 전극(20)의 형성시에, 중간부(21) 와 인출부(111)의 사이에 발생하는 위치 어긋남을 양자간의 전극폭 차(差)부분(마진)으로 흡수하여, 인출부(111)의 불량 노출을 확실하게 회피할 수 있다. 따라서, 적층 세라믹 콘덴서의 제조 생산수율, 생산성, 및, 신뢰성이 향상한다.
도 1 내지 도 4에 나타낸 적층 세라믹 콘덴서의 구체적인 저ESL치 효과, 및, 신뢰성 향상 효과에 대해서, 도 5 내지 도 7을 참조하여 더 설명한다.
도 5 및 도 6에 나타내는 전자 장치에 있어서, 적층 세라믹 콘덴서(1)는, 단자 전극(20)의 단부(22) 및 접지부(23)가, 땜납층(5)을 개재하여, 기판(61)상에 형성된 회로 패턴(62)에 고착되어 있으며, 이 땜납층(5)을 개재한 결합에 의해, 회로 패턴(62)과 내부 전극(110)이 각각 전기적으로 접속되어 있다. 회로 패턴(62)은, 서로 다른 극성을 가지며, 각각의 극성에 대응한 단자 전극(20)과 전기적으로 접속되어 있다.
도 5 및 도 6에 나타낸 전자 장치에 대하여 표 1의 조건으로 통전한 경우의 단자 전극(20)의 ESL치 저감 효과에 대해서, 표 1, 및, 표 1을 그래프로 나타낸 도 7을 참조하여 설명한다.
[표 1]
G1(㎛) D21(㎛) D22(㎛) D21/D22 ESL치(pH) 실장불량
400 249 249 1.00 63.7 4/300
400 248 237 1.05 64.2 1/300
400 248 225 1.10 64.6 0/300
400 252 202 1.25 65.5 0/300
400 249 166 1.50 66.9 0/300
400 249 140 1.78 75.3 0/300
400 249 117 2.13 83.0 0/300
표 1 및 도 7에 나타낸 바와 같이, 중간부(21)의 전극폭 D21와, 단부(22)의 전극폭 D22와의 전극폭비(D21/D22)가, 1.00, 및, 1.05인 경우, ESL치는, 각각 63.7(pH), 64.2(pH)로 낮아지고 있지만, 4/300,1/300의 실장 불량을 일으키고 있다. 이것은, 인접하는 단부(22)의 간격(G2)에서, 땜납 브리지에 의한 단락 사고가 발생하는 것을 의미한다.
한편, 전극폭비 D21/D22가, 1.78, 및, 2.13의 경우, 실장 불량은, 각각 0/300이 되지만, ESL치가, 75.3(pH), 83.0(pH)가 되고 있다. 이것은, 전극폭비D21/D22가 1.50보다 커지면, ESL치가 급격하게 증가하는 것을 의미한다.
이에 대해서, 전극폭비 D21/D22가, 1.10, 1.25, 및, 1.50의 경우, ESL치는, 각각 64.6(pH), 65.5(pH), 및, 66.9(pH)로 낮아지고 있는 동시에, 실장 불량도0/300이 된다. 따라서, 전극폭비 D21/D22를, 1.10≤D21/D22≤1.50이 되는 범위로 설정함으로써, 실장 불량을 회피하면서, 단자 전극(20)의 저ESL화를 실현할 수 있다.
도 8 내지 도 10에 나타내는 적층 세라믹 콘덴서는, 도 1 내지 도 7을 참조하여 설명한 이점을 모두 가진 동시에, 단자 전극의 또 하나의 실시형태를 나타내는 것이다. 즉, 도 8 내지 도 10에 나타내는 적층 세라믹 콘덴서는, 제1 단자 전극(20)과, 제2 단자 전극(30)을 가진다.
먼저, 제1 단자 전극(20)은, 도 1 내지 도 7을 참조하여 설명한 것으로 이루어지고, 소체(10)의 길이 방향 L의 양 끝단에 구비되어 있다. 제2 단자 전극(30)은, 이 제1 단자 전극(20)의 사이에 구비되어 있으며, 높이 방향 H에서 본 중간부 (31)의 양 끝단에 단부(32)를 가지고 있다.
중간부(31)는, 인출부(111)의 전극폭 D111보다 넓은 전극폭 D31를 가지며, 측면(103)의 내층부(11)에 상당하는 영역에서, 인출부(111)를 높이 방향 H를 따라서 대략 직선 모양으로 피복하고 있다. 이러한 구조에 의하면, 인출부(111)의 불량 노출을 보다 확실하게 회피할 수 있다.
한편, 단부(32)는, 중간부(31)의 일 끝단으로부터, 측면(103)의 끝단 가장자리를 향하여 서서히 폭을 감소시키고 있다. 보다 구체적으로, 단부(32)는, 측면 (103)의 외층부(12)에 상당하는 영역에서, 내층부(11)와 외층부(12)의 경계 부분 (13)을 폭변화의 시점(始點)으로 하고, 측면(103)의 끝단 가장자리상을 폭변화의 종점(終點)으로 하는 끝이 가는 형상을 가지고 있다. 도 8 내지 도 10에 나타내는 제2 단자 전극(30)에 있어서, 내층부(11)와 외층부(12)의 경계선 부분(13)과 중간부(31)와 단부(32)의 경계선 부분은 거의 일치하고 있다. 이러한 구조에 의해서, 단부(22)의 상호 간격 G2는, 간격 G3보다 넓게 확보되고 있기 때문에, 탑재 기판에의 납땜 부착시에 있어서, 간격 G3로부터 간격 G2의 영역에서, 땜납 브리지가 발생할 위험성을 저감 하고, 이로써 단락 사고의 발생을 회피할 수 있다.
도 11 내지 도 14에 나타내는 적층 세라믹 콘덴서는, 도 1 내지 도 7을 참조하여 설명한 제1 단자 전극(20) 외에, 제3 단자 전극(40)을 가진다. 제3 단자 전극(40)은, 일반적인 단자 전극이며, 중간부(41), 단부(42), 및, 접지부(43)가 동일한 전극폭(D41=D42=D43)이다. 이러한 구성에 의해서도, 도 1 내지 도 10을 참조하여 설명한 이점을 모두 가진 동시에, 적어도 제1 단자 전극(20)이 구비되어 있는 소체(10)가 길이 방향 L의 양 끝단에 있어서, 간격 G3으로부터 간격 G2의 영역에서, 땜납 브리지가 발생할 위험성을 저감하고, 이로써 단락 사고의 발생을 회피할 수 있다.
또한, 도 11 내지 도 14에 나타내는 적층 세라믹 콘덴서에 있어서, 내부 전극(110)은, 폭방향 W로 서로 대향하는 측면(103)의 각각에 대하여, 2개씩 도출 가능한 4개의 인출부(111)을 가지고 있다. 이러한 구성에 의하면, 다양한 인출 변화성을 가진 적층 세라믹 콘덴서를 제공할 수 있다.
본 발명은 상술한 실시예에 의하여 특정하게 도시되었지만, 당해 기술분야의 당업자라면, 본 발명의 기술적사상 및 범위를 벗어나지 않는 범위에서 형태 및 세부사항의 다양한 변형이 가능하다는 것을 이해할 수 있을 것이다.
본 발명에 의하면, 저ESL치가 되는 다단자형의 적층 세라믹 콘덴서를 제공할 수 있다. 또한, 본 발명에 따르면, 제조 생산 수율이 뛰어나며 높은 신뢰성을 가진적층 세라믹 콘덴서를 얻을 수 있다.

Claims (12)

  1. 소체(素體)와, 복수의 단자 전극을 가지는 적층 세라믹 콘덴서로서,
    상기 소체는, 내층부와, 외층부를 포함하고,
    상기 내층부에는, 복수의 내부 전극이, 상기 소체의 높이 방향으로 적층되어 있으며,
    상기 내부 전극은, 상기 소체의 측면으로 도출된 인출부를 가지고 있고,
    상기 외층부는, 상기 높이 방향에서 본 상기 내층부의 적어도 일면에 적층되어 있으며,
    상기 복수의 단자 전극의 각각은, 상기 높이 방향을 따라서 상기 인출부를 피복하고, 또한, 상기 높이 방향으로 직교하는 상기 소체의 길이 방향으로 간격을 두고 배치되어 있으며,
    상기 복수의 단자 전극 중에서, 적어도 상기 길이 방향의 양 끝단의 단자 전극은, 상기 소체의 상기 측면의 면내에, 중간부와 단부(端部)를 가지며,
    상기 중간부는, 상기 인출부의 전극폭보다 넓은 전극폭을 가지고 있으며,
    상기 단부는, 상기 측면의 상기 끝단 가장자리에서, 상기 중간부보다 좁은 전극폭을 가지고 있는, 적층 세라믹 콘덴서.
  2. 제 1 항에 있어서, 상기 단부는, 상기 인출부의 전극폭 이상의 전극폭을 가지고 있는, 적층 세라믹 콘덴서.
  3. 제 1 항에 있어서, 상기 단자 전극은, 상기 중간부로부터 상기 단부를 향하여 전극폭을 감소시키는 끝이 가는 형상을 가지고 있는, 적층 세라믹 콘덴서.
  4. 제 2 항에 있어서, 상기 단자 전극은, 상기 중간부로부터 상기 단부를 향하여 전극폭을 감소시키는 끝이 가는 형상을 가지고 있는, 적층 세라믹 콘덴서.
  5. 제 1 항에 있어서, 상기 단부는, 상기 내층부와 상기 외층부와의 경계부분을 폭변화의 시점으로 하여, 상기 측면의 상기 끝단 가장자리를 폭변화의 종점으로 하는 끝이 가는 형상을 가지고 있는, 적층 세라믹 콘덴서.
  6. 제 2 항에 있어서, 상기 단부는, 상기 내층부와 상기 외층부와의 경계부분을 폭변화의 시점으로 하여, 상기 측면의 상기 끝단 가장자리를 폭변화의 종점으로 하는 끝이 가는 형상을 가지고 있는, 적층 세라믹 콘덴서.
  7. 제 1 항 내지 제 6 항 중의 어느 한 항에 있어서, 상기 복수의 단자 전극은, 모두 상기 중간부와, 상기 단부를 가지고 있는, 적층 세라믹 콘덴서.
  8. 제 1 항 내지 제 6 항 중의 어느 한 항에 있어서, 상기 중간부의 최대 전극폭을 D21, 상기 단부의 전극폭을 D22로 했을 때, 전극폭 D21와 전극폭 D22와의 전극폭비는, 1.10≤D21/D22≤1.50인, 적층 세라믹 콘덴서.
  9. 제 1 항 내지 제 6 항 중의 어느 한 항에 있어서, 상기 단자 전극은, 접지부를 더 가지고 있으며,
    상기 접지부는, 상기 소체의 적어도 일면상에 구비되고, 상기 측면의 상기 끝단 가장자리상에 있어서, 상기 단부와 전기적으로 접속되어 있는, 적층 세라믹 콘덴서.
  10. 제 8 항에 있어서, 상기 단자 전극은, 접지부를 더 가지고 있으며,
    상기 접지부는, 상기 소체의 적어도 일면상에 구비되고, 상기 측면의 상기 끝단 가장자리상에 있어서, 상기 단부와 전기적으로 접속되어 있는, 적층 세라믹 콘덴서.
  11. 제 9 항에 있어서,
    상기 접지부의 최대 전극폭을 D23으로 했을 때, D22<D23<D21가 되는, 적층 세라믹 콘덴서.
  12. 제 10 항에 있어서,
    상기 접지부의 최대 전극폭을 D23으로 했을 때, D22<D23<D21가 되는, 적층 세라믹 콘덴서.
KR1020070025488A 2006-03-17 2007-03-15 적층 세라믹 콘덴서 KR100883524B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00074818 2006-03-17
JP2006074818A JP4407836B2 (ja) 2006-03-17 2006-03-17 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
KR20070094504A KR20070094504A (ko) 2007-09-20
KR100883524B1 true KR100883524B1 (ko) 2009-02-13

Family

ID=38517565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070025488A KR100883524B1 (ko) 2006-03-17 2007-03-15 적층 세라믹 콘덴서

Country Status (4)

Country Link
US (1) US7310218B2 (ko)
JP (1) JP4407836B2 (ko)
KR (1) KR100883524B1 (ko)
CN (1) CN101038817B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253371A (ja) * 2005-03-10 2006-09-21 Tdk Corp 多端子型積層コンデンサ及びその製造方法
JP2010034272A (ja) * 2008-07-29 2010-02-12 Kyocera Corp 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法
JP5293379B2 (ja) * 2009-04-24 2013-09-18 株式会社村田製作所 積層セラミック電子部品
KR20130053878A (ko) * 2011-11-16 2013-05-24 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
US9374901B2 (en) * 2012-08-10 2016-06-21 Murata Manufacturing Co., Ltd. Monolithic capacitor mounting structure and monolithic capacitor
JP6273672B2 (ja) * 2013-01-30 2018-02-07 Tdk株式会社 積層貫通コンデンサ
US9786434B2 (en) * 2013-10-22 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and printed circuit board having the same
US9396879B2 (en) 2013-10-29 2016-07-19 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
JP2014241452A (ja) * 2014-08-13 2014-12-25 株式会社村田製作所 積層セラミック電子部品
JP2015035630A (ja) * 2014-11-13 2015-02-19 株式会社村田製作所 ３端子型コンデンサ
JP7099434B2 (ja) * 2019-11-29 2022-07-12 株式会社村田製作所 コイル部品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223280A (ja) * 2004-02-09 2005-08-18 Murata Mfg Co Ltd チップ型電子部品及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3336954B2 (ja) * 1998-05-21 2002-10-21 株式会社村田製作所 積層コンデンサ
JP4000701B2 (ja) 1999-01-14 2007-10-31 株式会社村田製作所 積層コンデンサ
US6292351B1 (en) * 1999-11-17 2001-09-18 Tdk Corporation Multilayer ceramic capacitor for three-dimensional mounting
US6982863B2 (en) * 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
KR100568310B1 (ko) * 2004-09-08 2006-04-05 삼성전기주식회사 적층형 칩 캐패시터
KR100714608B1 (ko) * 2004-12-03 2007-05-07 삼성전기주식회사 적층형 칩 커패시터
JP4757587B2 (ja) * 2005-09-21 2011-08-24 Ｔｄｋ株式会社 積層コンデンサ、及び、その製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223280A (ja) * 2004-02-09 2005-08-18 Murata Mfg Co Ltd チップ型電子部品及びその製造方法

Also Published As

Publication number Publication date
CN101038817A (zh) 2007-09-19
KR20070094504A (ko) 2007-09-20
US7310218B2 (en) 2007-12-18
US20070217123A1 (en) 2007-09-20
JP4407836B2 (ja) 2010-02-03
JP2007251010A (ja) 2007-09-27
CN101038817B (zh) 2010-08-11

Similar Documents

Publication Publication Date Title
KR100883524B1 (ko) 적층 세라믹 콘덴서
KR100898672B1 (ko) 적층 세라믹 콘덴서
KR101014508B1 (ko) 적층 콘덴서
KR101401641B1 (ko) 적층 콘덴서
US7545624B2 (en) Multilayer chip capacitor
US7230815B2 (en) Multilayered chip capacitor and printed circuit board having embedded multilayered chip capacitor
US7684204B2 (en) Circuit board for mounting multilayer chip capacitor and circuit board apparatus including the multilayer chip capacitor
US6372985B1 (en) Package for electronic components
US10707021B2 (en) Multilayer ceramic electronic component and board having the same
US10622146B2 (en) Multilayer capacitor and electronic component device
KR20120058128A (ko) 적층 세라믹 캐패시터
KR20170135661A (ko) 적층 세라믹 콘덴서
US20090052149A1 (en) Covered multilayer module
CN113393997B (zh) 层叠线圈部件
JP2000058376A (ja) セラミックコンデンサ
JP2002299152A (ja) コンデンサ
JP2001155953A (ja) 三次元搭載用多端子積層セラミックコンデンサ
US20090229871A1 (en) Feedthrough capacitor and mounted structure thereof
JPH11154621A (ja) 積層セラミックチップコンデンサアレー
JPH06283384A (ja) チップ型コンデンサアレイ
JP2016149425A (ja) 積層貫通コンデンサ
US12051547B2 (en) Component built-in substrate including multilayer ceramic electronic component including protruding connection portions
US11735347B2 (en) Multilayer coil component
JP2021192404A (ja) 積層インダクタ部品
KR100471149B1 (ko) 저온동시소성 세라믹기판 모듈 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 11