JP2867112B2 - チップ型抵抗ネットワークとその製造方法 - Google Patents
チップ型抵抗ネットワークとその製造方法Info
- Publication number
- JP2867112B2 JP2867112B2 JP6123957A JP12395794A JP2867112B2 JP 2867112 B2 JP2867112 B2 JP 2867112B2 JP 6123957 A JP6123957 A JP 6123957A JP 12395794 A JP12395794 A JP 12395794A JP 2867112 B2 JP2867112 B2 JP 2867112B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- resistance
- base material
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000463 material Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 22
- 238000007639 printing Methods 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 14
- 238000007747 plating Methods 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 5
- 238000010304 firing Methods 0.000 claims description 5
- 239000003086 colorant Substances 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000012986 modification Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 11
- 238000009966 trimming Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 102100029860 Suppressor of tumorigenicity 20 protein Human genes 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、チップ型抵抗ネットワ
ークの製造方法、特に小さいサイズの基材に高密度の抵
抗ネットワークを組み込んだチップ型抵抗ネットワーク
の製造方法に関するものである。
ークの製造方法、特に小さいサイズの基材に高密度の抵
抗ネットワークを組み込んだチップ型抵抗ネットワーク
の製造方法に関するものである。
【０００２】
【従来の技術】近年、ハイブリッドＩＣの小型化が進む
につれ、電子部品の高密度実装化が進んでいる。電子部
品の１つとしてのチップ型抵抗器においても、従来より
も増して小型で高精度であり、しかも低コストのものが
需要者側から広く要望されている。
につれ、電子部品の高密度実装化が進んでいる。電子部
品の１つとしてのチップ型抵抗器においても、従来より
も増して小型で高精度であり、しかも低コストのものが
需要者側から広く要望されている。
【０００３】従来のチップ型抵抗器は、セラミックス等
でできた板状の基材の表面のみに可能な限り多くの抵抗
膜を形成し、これらの複数個の抵抗膜を導電膜（通常の
電気回路のリード線に相当する）によって接続して成る
か、或いはグリーンシート法、ガラスペースト印刷法等
により多層化し、基材の表面に形成できない抵抗膜を内
蔵する技術により、各種の小型で且つ高密度のチップ型
抵抗ネットワークを製造していた。
でできた板状の基材の表面のみに可能な限り多くの抵抗
膜を形成し、これらの複数個の抵抗膜を導電膜（通常の
電気回路のリード線に相当する）によって接続して成る
か、或いはグリーンシート法、ガラスペースト印刷法等
により多層化し、基材の表面に形成できない抵抗膜を内
蔵する技術により、各種の小型で且つ高密度のチップ型
抵抗ネットワークを製造していた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のチップ型抵抗ネットワークが製造されていても、例
えばＩＣの周辺回路用（プルアップ、プルダウン回路
用）の電子部品としてのチップ型抵抗ネットワークとし
ては、さらなる小型化の必要性が高く、セットメーカー
等からは抵抗膜の高密度形成化、低価格化、さらに抵抗
値の安定した高精度化が要求されており、上記従来のチ
ップ型抵抗ネットワークではこれらの要求に対応するこ
とはできないという不具合があった。
来のチップ型抵抗ネットワークが製造されていても、例
えばＩＣの周辺回路用（プルアップ、プルダウン回路
用）の電子部品としてのチップ型抵抗ネットワークとし
ては、さらなる小型化の必要性が高く、セットメーカー
等からは抵抗膜の高密度形成化、低価格化、さらに抵抗
値の安定した高精度化が要求されており、上記従来のチ
ップ型抵抗ネットワークではこれらの要求に対応するこ
とはできないという不具合があった。
【０００５】本発明は前記問題点に鑑みてなされたもの
で、その目的は、安価で、より一層高密度であり、しか
も抵抗値の精度を安定に維持し得る抵抗回路を構成する
チップ型抵抗ネットワークの製造方法を提供することで
ある。
で、その目的は、安価で、より一層高密度であり、しか
も抵抗値の精度を安定に維持し得る抵抗回路を構成する
チップ型抵抗ネットワークの製造方法を提供することで
ある。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するためになされたものであり、その要旨は絶縁材料か
らなる基材の表裏両面に複数の電極膜と、該電極膜のい
ずれかと接続した導電膜とを印刷・焼成する電極・配線
導体の形成工程と、前記導電膜と接続している電極膜以
外の電極膜と、前記導電膜とを抵抗膜を介して基材の表
裏両面に印刷・焼成する抵抗形成工程と、該工程により
形成した表裏両面の各抵抗膜の抵抗値修正を行なうトリ
ミング工程と、前記導電膜と抵抗膜の上面を保護する保
護膜にお いて、同保護膜の表裏の色を異なる色として印
刷・焼成する工程と、前記基材を横方向に切断して横長
ブロックにする一次ブレーク工程と、該１次ブレークに
より基材の両側縁の端面へ電極材料を印刷・焼成するこ
とにより、前記表裏両面に対応した各電極膜を接続する
端面電極の形成工程と、前記横長ブロックを縦方向に切
断して１個のチップにする２次ブレーク工程と、該ブレ
ーク工程後に前記端面電極の外面に形成するメッキ膜形
成工程とを含むチップ型抵抗ネットワークの製造方法に
ある。
するためになされたものであり、その要旨は絶縁材料か
らなる基材の表裏両面に複数の電極膜と、該電極膜のい
ずれかと接続した導電膜とを印刷・焼成する電極・配線
導体の形成工程と、前記導電膜と接続している電極膜以
外の電極膜と、前記導電膜とを抵抗膜を介して基材の表
裏両面に印刷・焼成する抵抗形成工程と、該工程により
形成した表裏両面の各抵抗膜の抵抗値修正を行なうトリ
ミング工程と、前記導電膜と抵抗膜の上面を保護する保
護膜にお いて、同保護膜の表裏の色を異なる色として印
刷・焼成する工程と、前記基材を横方向に切断して横長
ブロックにする一次ブレーク工程と、該１次ブレークに
より基材の両側縁の端面へ電極材料を印刷・焼成するこ
とにより、前記表裏両面に対応した各電極膜を接続する
端面電極の形成工程と、前記横長ブロックを縦方向に切
断して１個のチップにする２次ブレーク工程と、該ブレ
ーク工程後に前記端面電極の外面に形成するメッキ膜形
成工程とを含むチップ型抵抗ネットワークの製造方法に
ある。
【０００７】
【作用】従来、電極と導電膜と、これらを結ぶ抵抗膜を
形成する各工程と、抵抗値トリミング工程と、保護膜工
程と、１次ブレーク工程と、端面電極工程と、２次ブレ
ーク工程と、メッキ膜形成工程といったチップ型抵抗器
の製造方法は実用化されている周知の技術である。
形成する各工程と、抵抗値トリミング工程と、保護膜工
程と、１次ブレーク工程と、端面電極工程と、２次ブレ
ーク工程と、メッキ膜形成工程といったチップ型抵抗器
の製造方法は実用化されている周知の技術である。
【０００８】一方、このチップ型抵抗器の表裏に抵抗回
路を形成し、これらを接続して高密度にしている抵抗ネ
ットワークも知られている。
路を形成し、これらを接続して高密度にしている抵抗ネ
ットワークも知られている。
【０００９】本発明は、この抵抗ネットワークを作るに
当って、上記チップ型抵抗器の製造手法における端面電
極による表裏の電極と導電膜および抵抗膜を接続する工
程を用いることによって、従来の抵抗ネットワークにお
ける表裏の電極と導電膜や抵抗膜とを接続するためのク
リップやクリップに代わる導電層を、１次ブレークによ
り横長ブロックにした後に形成する端面電極の形成工程
に代えることで、大量に製造できるようにしたものであ
る。
当って、上記チップ型抵抗器の製造手法における端面電
極による表裏の電極と導電膜および抵抗膜を接続する工
程を用いることによって、従来の抵抗ネットワークにお
ける表裏の電極と導電膜や抵抗膜とを接続するためのク
リップやクリップに代わる導電層を、１次ブレークによ
り横長ブロックにした後に形成する端面電極の形成工程
に代えることで、大量に製造できるようにしたものであ
る。
【００１０】特に、表裏の抵抗ネットワークが未だ接続
されていない、従来のチップ型抵抗器の端面電極の形
成、すなわち１次ブレーク工程の前の段階で、抵抗ネッ
トワークの各抵抗膜の抵抗値の修正を行なえばよいか
ら、従来のチップ型抵抗器の製造工程をそのまま用いる
ことでチップ型抵抗ネットワークの正確なトリミングが
行える。
されていない、従来のチップ型抵抗器の端面電極の形
成、すなわち１次ブレーク工程の前の段階で、抵抗ネッ
トワークの各抵抗膜の抵抗値の修正を行なえばよいか
ら、従来のチップ型抵抗器の製造工程をそのまま用いる
ことでチップ型抵抗ネットワークの正確なトリミングが
行える。
【００１１】また、本発明によれば、従来のチップ型抵
抗器において用いられた保護膜製造工程を利用して表裏
の保護膜の色を異ならしめることによって、次のマーキ
ング工程を省略することができる。マーキングはテーピ
ング作業時における表裏判定を容易にして基板における
決められた方向へチップの搭載を可能にする。
抗器において用いられた保護膜製造工程を利用して表裏
の保護膜の色を異ならしめることによって、次のマーキ
ング工程を省略することができる。マーキングはテーピ
ング作業時における表裏判定を容易にして基板における
決められた方向へチップの搭載を可能にする。
【００１２】
【実施例】図１乃至図４は、本発明のチップ型抵抗ネッ
トワークの製造方法によって出来た製品を示す図であ
る。このチップ型抵抗ネットワークは、セラミック等の
絶縁材料を板状に成形してなる基材１と、基材１の表面
２および裏面３に形成された複数の抵抗膜１１、１２
と、この抵抗膜１１、１２に対応する表面２および裏面
３のそれぞれにおいて複数のベース電極となる電極膜４
または５同士を接続して抵抗回路を構成する導電膜６、
７と、基材１の端面部分に設けられた端面電極８とから
構成されている。前記図１乃至図４のうち、図１は基材
１を表面２側から見た図で、図２は基材１を裏面３側か
ら見た図であり、図３は図１の部分拡大図で、図４は図
２のＡ−Ｂ縦断面図である。
トワークの製造方法によって出来た製品を示す図であ
る。このチップ型抵抗ネットワークは、セラミック等の
絶縁材料を板状に成形してなる基材１と、基材１の表面
２および裏面３に形成された複数の抵抗膜１１、１２
と、この抵抗膜１１、１２に対応する表面２および裏面
３のそれぞれにおいて複数のベース電極となる電極膜４
または５同士を接続して抵抗回路を構成する導電膜６、
７と、基材１の端面部分に設けられた端面電極８とから
構成されている。前記図１乃至図４のうち、図１は基材
１を表面２側から見た図で、図２は基材１を裏面３側か
ら見た図であり、図３は図１の部分拡大図で、図４は図
２のＡ−Ｂ縦断面図である。
【００１３】基材１は板状に形成されるとともに、その
両側部には側縁から板内部へ向けて延びる切欠９が、側
部の長手方向に一定の間隔をおいて複数個切り込み成形
されている。電極膜４は切欠９によって成形された陸部
１０の表面２側に形成されている。また、電極膜５は切
欠９によって成形された陸部１０の裏面３側に形成され
ている。さらに抵抗膜１１、１２は基材１の表面２およ
び裏面３のそれぞれの側において導電膜６および７によ
って接続され抵抗回路を構成している。また、前記電極
膜４、５は、前記陸部１０の先端面に設けられた端面電
極８に接続されている。さらに、電極膜４、５のうち少
なくともいずれか一部が基材１の表面２側と裏面３側と
の間で接続され、基材１の表面２側の抵抗回路と裏面３
側の抵抗回路とが繋がって表裏が導通され、抵抗ネット
ワークを構成している。
両側部には側縁から板内部へ向けて延びる切欠９が、側
部の長手方向に一定の間隔をおいて複数個切り込み成形
されている。電極膜４は切欠９によって成形された陸部
１０の表面２側に形成されている。また、電極膜５は切
欠９によって成形された陸部１０の裏面３側に形成され
ている。さらに抵抗膜１１、１２は基材１の表面２およ
び裏面３のそれぞれの側において導電膜６および７によ
って接続され抵抗回路を構成している。また、前記電極
膜４、５は、前記陸部１０の先端面に設けられた端面電
極８に接続されている。さらに、電極膜４、５のうち少
なくともいずれか一部が基材１の表面２側と裏面３側と
の間で接続され、基材１の表面２側の抵抗回路と裏面３
側の抵抗回路とが繋がって表裏が導通され、抵抗ネット
ワークを構成している。
【００１４】図４は前記抵抗ネットワークの詳細構成を
表す断面図である。この図に示すように、抵抗膜１１お
よび１２は基材１の表裏にそれぞれ形成され、これらの
抵抗膜１１、１２は電極膜４および５にそれぞれ接続さ
れるとともに、これらの電極膜４、５を介して端面電極
８に接続されている。また、抵抗膜１１、１２の上側に
はそれぞれアンダーコート膜１３、１４が被覆されると
ともにこのアンダーコート膜１３、１４の上からはさら
にオーバーコート膜１５、１６がそれぞれ被覆され、こ
れらアンダーコート膜１３、１４およびオーバーコート
膜１５、１６によって保護膜が形成されている。この場
合、製品によっては、オーバーコート膜のみによって保
護膜を形成することもある。また、端面電極８と電極膜
４，５の外面はメッキ処理が施されてメッキ膜１７が形
成されている。このように構成された抵抗ネットワーク
と等価の抵抗回路パターンすなわち等価回路２０が図５
に示されている。
表す断面図である。この図に示すように、抵抗膜１１お
よび１２は基材１の表裏にそれぞれ形成され、これらの
抵抗膜１１、１２は電極膜４および５にそれぞれ接続さ
れるとともに、これらの電極膜４、５を介して端面電極
８に接続されている。また、抵抗膜１１、１２の上側に
はそれぞれアンダーコート膜１３、１４が被覆されると
ともにこのアンダーコート膜１３、１４の上からはさら
にオーバーコート膜１５、１６がそれぞれ被覆され、こ
れらアンダーコート膜１３、１４およびオーバーコート
膜１５、１６によって保護膜が形成されている。この場
合、製品によっては、オーバーコート膜のみによって保
護膜を形成することもある。また、端面電極８と電極膜
４，５の外面はメッキ処理が施されてメッキ膜１７が形
成されている。このように構成された抵抗ネットワーク
と等価の抵抗回路パターンすなわち等価回路２０が図５
に示されている。
【００１５】図６は、本発明のチップ型抵抗ネットワー
クの製造方法を説明するフローチャートである。この図
に示すように、処理ステップ（以下単にステップとい
う）ＳＴ１においては電極、配線導体の形成作業が開始
される。この作業が開始されると、基材１の表面２への
印刷が行なわれる（ステップＳＴ２）とともに、基材１
の裏面３への印刷が行なわれ（ステップＳＴ３）、これ
らの処理が行なわれた後、基材１の表裏の同時焼成が行
なわれ（ステップＳＴ４）、電極、配線導体としての導
電膜６、７と電極膜４、５の形成作業が完了する。次に
ステップＳＴ５において抵抗の形成作業が開始される。
この作業が開始されると、抵抗膜１１の表面２への印刷
が行なわれる（ステップＳＴ６）とともに、抵抗膜１２
の裏面３への印刷が行なわれ（ステップＳＴ７）、これ
らの処理が行なわれた後、基材１の表裏の同時焼成が行
なわれ（ステップＳＴ８）、抵抗の形成作業が完了す
る。
クの製造方法を説明するフローチャートである。この図
に示すように、処理ステップ（以下単にステップとい
う）ＳＴ１においては電極、配線導体の形成作業が開始
される。この作業が開始されると、基材１の表面２への
印刷が行なわれる（ステップＳＴ２）とともに、基材１
の裏面３への印刷が行なわれ（ステップＳＴ３）、これ
らの処理が行なわれた後、基材１の表裏の同時焼成が行
なわれ（ステップＳＴ４）、電極、配線導体としての導
電膜６、７と電極膜４、５の形成作業が完了する。次に
ステップＳＴ５において抵抗の形成作業が開始される。
この作業が開始されると、抵抗膜１１の表面２への印刷
が行なわれる（ステップＳＴ６）とともに、抵抗膜１２
の裏面３への印刷が行なわれ（ステップＳＴ７）、これ
らの処理が行なわれた後、基材１の表裏の同時焼成が行
なわれ（ステップＳＴ８）、抵抗の形成作業が完了す
る。
【００１６】次は前記電極、配線導体および抵抗が形成
された基材１に対するトリミング作業が開始される（ス
テップＳＴ９）。この作業が開始されると、基材１の表
面２および裏面３のトリミングが行なわれ、次いで保護
膜の形成作業が開始される（ステップＳＴ１１）。ここ
では、保護膜の表面２への印刷が行なわれる（ステップ
ＳＴ１２）とともに、保護膜の裏面３への印刷が行なわ
れ（ステップＳＴ１３）、これらの処理が行なわれた
後、基材１の表裏の同時焼成が行なわれ（ステップＳＴ
１４）、保護膜の形成作業が完了する。次いでマークの
形成作業が開始される（ステップＳＴ１５）。この作業
においては、基材の表面２への印刷が行なわれ（ステッ
プＳＴ１６）これが終わると基材１の焼成が行なわれ
（ステップＳＴ１７）、マークの形成作業が完了する。
ここで、基材１の横方向に切断して横長ブロックにする
１次ブレークが行なわれ（ステップＳＴ１８）、その後
端面電極８の形成作業が開始される（ステップＳＴ１
９）。この端面電極８の形成作業では、基材１の両側縁
に形成された陸部１０の端面への電極材料の印刷が行な
われ（ステップＳＴ２０）これが終わると基材１の焼成
が行なわれ（ステップＳＴ２１）端面電極８の形成作業
が完了する。ここで、上記横長ブロックを縦方向にさら
に切断する２次ブレークが行なわれ（ステップＳＴ２
２）、その後メッキ作業が開始される（ステップＳＴ２
３）。メッキ作業が終わると検測作業が行なわれ（ステ
ップＳＴ２４）、次いでテーピング作業が行われて（ス
テップＳＴ２５）一連のチップ型抵抗ネットワークの製
造プロセスは終了する。
された基材１に対するトリミング作業が開始される（ス
テップＳＴ９）。この作業が開始されると、基材１の表
面２および裏面３のトリミングが行なわれ、次いで保護
膜の形成作業が開始される（ステップＳＴ１１）。ここ
では、保護膜の表面２への印刷が行なわれる（ステップ
ＳＴ１２）とともに、保護膜の裏面３への印刷が行なわ
れ（ステップＳＴ１３）、これらの処理が行なわれた
後、基材１の表裏の同時焼成が行なわれ（ステップＳＴ
１４）、保護膜の形成作業が完了する。次いでマークの
形成作業が開始される（ステップＳＴ１５）。この作業
においては、基材の表面２への印刷が行なわれ（ステッ
プＳＴ１６）これが終わると基材１の焼成が行なわれ
（ステップＳＴ１７）、マークの形成作業が完了する。
ここで、基材１の横方向に切断して横長ブロックにする
１次ブレークが行なわれ（ステップＳＴ１８）、その後
端面電極８の形成作業が開始される（ステップＳＴ１
９）。この端面電極８の形成作業では、基材１の両側縁
に形成された陸部１０の端面への電極材料の印刷が行な
われ（ステップＳＴ２０）これが終わると基材１の焼成
が行なわれ（ステップＳＴ２１）端面電極８の形成作業
が完了する。ここで、上記横長ブロックを縦方向にさら
に切断する２次ブレークが行なわれ（ステップＳＴ２
２）、その後メッキ作業が開始される（ステップＳＴ２
３）。メッキ作業が終わると検測作業が行なわれ（ステ
ップＳＴ２４）、次いでテーピング作業が行われて（ス
テップＳＴ２５）一連のチップ型抵抗ネットワークの製
造プロセスは終了する。
【００１７】したがって、従来のように電極膜、導電膜
や抵抗膜を基材１の表面２にのみ形成しようとした場
合、表面のみの狭い面積に多くの電極膜と抵抗膜を形成
するために、パターンの配線幅、或いは抵抗パターンの
ファイン化と高精度の位置合わせが要求されるが、本発
明では表面の他に裏面にまで電極膜の他に導電膜や抵抗
膜を形成しているために、従来のように厳密さは要求さ
れない。また、前記製造プロセス中における１次ブレー
ク前の段階では、基材１は図８に示すような回路のパタ
ーンが縦、横に数十個並んだ状態になっていて、これを
横方向に１次ブレークする前に例えばＣ−Ｄ間の抵抗値
修正のトリミングを行うと、矢印のようにループ電流が
流れてトリミングが正確に行なわれなくなるが、本発明
では１次ブレーク前は図９に示す回路になるためにＥ−
Ｆ間の抵抗トリミング時に従来のようなループ電流は流
れず、正確性を確保することができる。
や抵抗膜を基材１の表面２にのみ形成しようとした場
合、表面のみの狭い面積に多くの電極膜と抵抗膜を形成
するために、パターンの配線幅、或いは抵抗パターンの
ファイン化と高精度の位置合わせが要求されるが、本発
明では表面の他に裏面にまで電極膜の他に導電膜や抵抗
膜を形成しているために、従来のように厳密さは要求さ
れない。また、前記製造プロセス中における１次ブレー
ク前の段階では、基材１は図８に示すような回路のパタ
ーンが縦、横に数十個並んだ状態になっていて、これを
横方向に１次ブレークする前に例えばＣ−Ｄ間の抵抗値
修正のトリミングを行うと、矢印のようにループ電流が
流れてトリミングが正確に行なわれなくなるが、本発明
では１次ブレーク前は図９に示す回路になるためにＥ−
Ｆ間の抵抗トリミング時に従来のようなループ電流は流
れず、正確性を確保することができる。
【００１８】また、製造中の検測作業およびテーピング
作業時では、本製品の表裏別及び方向を揃える必要があ
り、またセットメーカーではテーピングした本製品を取
り出して基材上の決められた方向に搭載する必要がある
ために、本製品の表、裏面と方向性をそろえる必要があ
るが、表裏の保護膜の色を異なる色に組み合せれば表裏
判定が容易に行なえマーク形成作業のうち、基板面への
マークの印刷を省略することができる。
作業時では、本製品の表裏別及び方向を揃える必要があ
り、またセットメーカーではテーピングした本製品を取
り出して基材上の決められた方向に搭載する必要がある
ために、本製品の表、裏面と方向性をそろえる必要があ
るが、表裏の保護膜の色を異なる色に組み合せれば表裏
判定が容易に行なえマーク形成作業のうち、基板面への
マークの印刷を省略することができる。
【００１９】なお、上記実施例ではチップ型抵抗器の電
極として凸電極を挙げて説明したがその形状については
他のものであってもよい。
極として凸電極を挙げて説明したがその形状については
他のものであってもよい。
【００２０】
【発明の効果】本発明方法によれば、表裏の抵抗パター
ンを用いたチップ型抵抗ネットワークを製造する工程
中、最後のクリップ又は導電層により表裏の抵抗ネット
ワークを（側）端面に接続するに代えて、従来の表裏電
極と抵抗膜を有するチップ型抵抗器の製造方法を用い、
これによって表裏の電極が接続する端面電極の形成前に
おいて、表と裏のネットワークの各抵抗膜をトリミング
することで、より正確な抵抗値の測定を可能にした。ま
た、本発明では従来からある保護膜の表裏形成工程にお
いて、表裏の色を異なる組み合せにすることで後工程に
おけるマーキング工程を省略すると共に、検測及びテー
ピング工程での整列や、セットメーカーでの基板上の決
められた方向に搭載することを容易にする。
ンを用いたチップ型抵抗ネットワークを製造する工程
中、最後のクリップ又は導電層により表裏の抵抗ネット
ワークを（側）端面に接続するに代えて、従来の表裏電
極と抵抗膜を有するチップ型抵抗器の製造方法を用い、
これによって表裏の電極が接続する端面電極の形成前に
おいて、表と裏のネットワークの各抵抗膜をトリミング
することで、より正確な抵抗値の測定を可能にした。ま
た、本発明では従来からある保護膜の表裏形成工程にお
いて、表裏の色を異なる組み合せにすることで後工程に
おけるマーキング工程を省略すると共に、検測及びテー
ピング工程での整列や、セットメーカーでの基板上の決
められた方向に搭載することを容易にする。
【図１】本発明の一実施例に係るチップ型抵抗ネットワ
ークを表面側から見た平面図である。
ークを表面側から見た平面図である。
【図２】前記実施例に係るチップ型抵抗ネットワークを
裏面側から見た平面図である。
裏面側から見た平面図である。
【図３】前記実施例に係るチップ型抵抗ネットワークの
端面電極部分を示す斜視図である。
端面電極部分を示す斜視図である。
【図４】前記実施例に係るチップ型抵抗ネットワークに
おける抵抗の詳細構成を示すＡ−Ｂ断面図である。
おける抵抗の詳細構成を示すＡ−Ｂ断面図である。
【図５】前記実施例に係るチップ型抵抗ネットワークの
回路と等価の配線パターンを示す回路図である。
回路と等価の配線パターンを示す回路図である。
【図６】前記実施例に係るチップ型抵抗ネットワークの
製造プロセスの前半部分を説明するフローチャートであ
る。
製造プロセスの前半部分を説明するフローチャートであ
る。
【図７】図６に示された製造プロセスの後半部分を説明
するフローチャートである。
するフローチャートである。
【図８】従来の１次ブレーク後の抵抗トリミング（Ｃ−
Ｄ間）においてループ電流が流れる状況を示す回路図で
ある。
Ｄ間）においてループ電流が流れる状況を示す回路図で
ある。
【図９】本発明における図７の１次ブレーク前の抵抗ト
リミングではループ電流が流れないことを示す回路図で
ある。
リミングではループ電流が流れないことを示す回路図で
ある。
１ 基材 ２ 表面 ３ 裏面 ４、５ 電極膜（ベース電極） ６、７ 導電膜 ８ 端面電極 ９ 切欠 １０ 陸部 １１、１２ 抵抗膜（抵抗） １３、１４ アンダーコート膜（保護膜） １５、１６ オーバーコート膜（保護膜） １７ メッキ膜
フロントページの続き (56)参考文献 特開 平６−45118（ＪＰ，Ａ) 特開 平７−45408（ＪＰ，Ａ) 実開 平３−21811（ＪＰ，Ｕ) 実開 平１−171022（ＪＰ，Ｕ) 実開 昭55−79503（ＪＰ，Ｕ) 実公 平６−10643（ＪＰ，Ｙ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H01C 1/04 H01C 13/02
Claims (1)
- 【請求項１】 絶縁材料からなる基材の表裏両面に複数
の電極膜と、該電極膜のいずれかと接続した導電膜とを
印刷・焼成する電極・配線導体の形成工程と、 前記導電膜と接続している電極膜以外の電極膜と、前記
導電膜とを抵抗膜を介して基材の表裏両面に印刷・焼成
する抵抗形成工程と、該工程により形成した表裏両面の各抵抗膜の抵抗値修正
を行なうトリミング工程と、 前記導電膜と抵抗膜の上面を保護する保護膜において、
同保護膜の表裏の色を異なる色として印刷・焼成する工
程と、前記基材を横方向に切断して横長ブロックにする一次ブ
レーク工程と、 該１次ブレークにより基材の両側縁の端面へ電極材料を
印刷・焼成することにより、前記表裏両面に対応した各
電極膜を接続する端面電極の形成工程と、 前記横長ブロックを縦方向に切断して１個のチップにす
る２次ブレーク工程と、 該ブレーク工程後に前記端面電極の外面に形成するメッ
キ膜形成工程とを含むチップ型抵抗ネットワークの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6123957A JP2867112B2 (ja) | 1994-06-06 | 1994-06-06 | チップ型抵抗ネットワークとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6123957A JP2867112B2 (ja) | 1994-06-06 | 1994-06-06 | チップ型抵抗ネットワークとその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8200017A Division JPH09167701A (ja) | 1996-07-30 | 1996-07-30 | チップ型抵抗ネットワーク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07335411A JPH07335411A (ja) | 1995-12-22 |
| JP2867112B2 true JP2867112B2 (ja) | 1999-03-08 |
Family
ID=14873534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6123957A Expired - Lifetime JP2867112B2 (ja) | 1994-06-06 | 1994-06-06 | チップ型抵抗ネットワークとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2867112B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4795568B2 (ja) * | 2001-06-11 | 2011-10-19 | 釜屋電機株式会社 | チップ形抵抗ネットワークの製造方法 |
| TWI620318B (zh) * | 2016-08-10 | 2018-04-01 | Wafer resistor device and method of manufacturing same | |
| TWI606468B (zh) * | 2017-06-03 | 2017-11-21 | 可調式雙面排阻電阻器裝置及其製造方法 | |
| CN112362927A (zh) * | 2020-12-01 | 2021-02-12 | 中国长江电力股份有限公司 | 一种便携式直流接地试验电阻组合装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5579503U (ja) * | 1978-11-29 | 1980-05-31 | ||
| JPH0745408A (ja) * | 1993-07-31 | 1995-02-14 | Nec Corp | 複合抵抗器 |
| JP3021811U (ja) * | 1995-08-22 | 1996-03-12 | 日本コダック株式会社 | ネガカートリッジの整理ケース |
-
1994
- 1994-06-06 JP JP6123957A patent/JP2867112B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07335411A (ja) | 1995-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502885A (en) | Method of manfacturing a chip-type composite electronic part | |
| JP2005026525A (ja) | 配線基板および配線基板の製造方法 | |
| JP2867112B2 (ja) | チップ型抵抗ネットワークとその製造方法 | |
| JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP2003045703A (ja) | チップ抵抗器及びその製造方法 | |
| US4841275A (en) | Thick-film integrated circuit device capable of being manufactured by means of easy-to-perform trimming operation | |
| JPH11204315A (ja) | 抵抗器の製造方法 | |
| JPS5830189A (ja) | 微小回路素子の製造法 | |
| JPH09167701A (ja) | チップ型抵抗ネットワーク | |
| JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JP2867711B2 (ja) | 機能修正用角形チップ抵抗器およびその製造方法およびそのトリミング方法 | |
| US20040083074A1 (en) | Multiple network electronic component | |
| JP2775718B2 (ja) | チップ抵抗器とその製造方法 | |
| JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
| JPH0219601B2 (ja) | ||
| JPH07202376A (ja) | 抵抗体を有する回路基板 | |
| JPS6122601A (ja) | チツプ抵抗器 | |
| JPH02110902A (ja) | 抵抗値修正方法 | |
| JP2640767B2 (ja) | チップ型抵抗ネットワークの製造方法 | |
| JPH0856064A (ja) | コンデンサ付き基板とその製造方法 | |
| JPS6341003A (ja) | チツプ形電子部品の製造方法 | |
| JPH03263301A (ja) | 角板型チップ抵抗器およびその製造方法 | |
| JPS62281394A (ja) | ハイブリツトｉｃ | |
| JPS6365601A (ja) | ネツトワ−ク抵抗の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111225 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111225 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111225 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111225 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |