JPH09167701A - チップ型抵抗ネットワーク - Google Patents

チップ型抵抗ネットワーク

Info

Publication number
JPH09167701A
JPH09167701A JP8200017A JP20001796A JPH09167701A JP H09167701 A JPH09167701 A JP H09167701A JP 8200017 A JP8200017 A JP 8200017A JP 20001796 A JP20001796 A JP 20001796A JP H09167701 A JPH09167701 A JP H09167701A
Authority
JP
Japan
Prior art keywords
films
resistance
electrode
base material
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8200017A
Other languages
English (en)
Inventor
Tatsuki Hirano
立樹 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kamaya Electric Co Ltd
Original Assignee
Kamaya Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kamaya Electric Co Ltd filed Critical Kamaya Electric Co Ltd
Priority to JP8200017A priority Critical patent/JPH09167701A/ja
Publication of JPH09167701A publication Critical patent/JPH09167701A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】 安価で、より一層高密度であり、しかも抵抗
値の精度を一定に維持し得る抵抗回路を構成するチップ
型抵抗ネットワークを提供すること。 【解決手段】 基材の表面および裏面に複数個の抵抗膜
と各抵抗膜に対応するベース電極を形成し、また端面電
極を介して表面側のベース電極と裏面側のベース電極と
を接続して抵抗ネットワークを形成した。これにより、
基材の面積が2倍に活用でき、電子回路のパターン設計
時の制約が緩和される。また、抵抗値の精度も向上す
る。さらに基材の表面側と裏面側とで保護膜の色を異な
らせることにより、基材の表裏判定が簡単に行なえる
上、基材裏面へのマーク印刷の工程を省略することがで
き、製造コストを軽減させることができるものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、チップ型抵抗ネットワ
ーク、特に小さいサイズの基材に高密度の抵抗ネットワ
ークを組み込んだチップ型抵抗ネットワークに関するも
のである。
【0002】
【従来の技術】近年、ハイブリッドICの小型化が進む
につれ、電子部品の高密度実装化が進んでいる。電子部
品の1つとしてのチップ型抵抗器においても、従来より
も増して小型で高精度であり、しかも低コストのものが
需要者側から広く要望されている。
【0003】従来のチップ型抵抗器は、セラミックス等
でできた板状の基材の表面のみに可能な限り多くの抵抗
膜を形成し、これらの複数個の抵抗膜を導電膜(通常の
電気回路のリード線に相当する)によって接続して成る
か、或いはグリーンシート法、ガラスペースト印刷法等
により多層化し、基材の表面に形成できない抵抗膜を内
蔵する技術により、各種の小型で且つ高密度のチップ型
抵抗ネットワークを実現していた。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来のチップ型抵抗ネットワークが実現されていても、例
えばICの周辺回路用(プルアップ、プルダウン回路
用)の電子部品としてのチップ型抵抗ネットワークとし
ては、さらなる小型化の必要性が高く、セットメーカー
等からは抵抗膜の高密度形成化、さらには低価格化が要
求されており、上記従来のチップ型抵抗ネットワークで
はこれらの要求に対応することはできないという不具合
があった。
【0005】本発明は前記問題点に鑑みてなされたもの
で、その目的は、安価で、より一層高密度であり、しか
も抵抗値の精度を一定に維持し得る抵抗回路を構成する
チップ型抵抗ネットワークを提供することである。
【0006】
【課題を解決するための手段】本発明は上記目的を達成
するためになされたもので、その要旨は絶縁材料からな
る基材の両側部の表裏両面に形成された複数のベース電
極と、該表裏面のベース電極のいずれかと接続した導電
膜と、該導電膜と前記導電膜に接続したベース電極以外
のベース電極間に介在した抵抗膜と、前記基材の表裏面
の導電膜と抵抗膜の上面を被覆した保護膜と、前記表面
側と裏面側のベース電極を接続した端面電極と、前記ベ
ース電極と端面電極とを被覆したメッキ膜とからなる抵
抗ネットワークであって、前記表裏面の保護膜を異なっ
た色で着色して形成することにより、基材の表裏の判定
をするマーク印刷を省いたことを特徴とするチップ型抵
抗ネットワークにある。
【0007】また、前記本発明の端面電極を、前記保護
膜の形成後の基材の1次ブレーク後に、前記表裏面に対
応したベース電極の一部を被って形成する。
【0008】
【作用】本発明は、上記構成により、表面から裏面にわ
たった抵抗回路が実現されるから実質的に2倍の基材の
面積を使って抵抗ネットワークが構成される。そして、
この抵抗ネットワークの製造方法が、表面と裏面の両極
膜が接続されていない1次ブレーク工程の前の段階で、
抵抗値の修正を行なうから、により回路のパターンのル
ープが避けられるからトリミング時の抵抗精度の低下が
防止される。さらに、このチップ型抵抗ネットワークの
表と裏の保護膜の色を変えれば、検測やテーピング時の
表裏の判定を容易にし、また基材面へのマーキングイン
クの印刷工程が省略できる。
【0009】
【実施例】図1乃至図4は本発明によるチップ型抵抗ネ
ットワークの一実施例を示す図である。この実施例に係
るチップ型抵抗ネットワークは、セラミック等の絶縁材
料を板状に成形してなる基材1と、基材1の表面2およ
び裏面3に形成された複数の抵抗膜11、12と、この
抵抗膜11、12に対応する表面2および裏面3のそれ
ぞれにおいて複数のベース電極となる電極膜4または5
同士を接続して抵抗回路を構成する導電膜6、7と、基
材1の端面部分に設けられた端面電極8とから構成され
ている。前記図1乃至図4のうち、図1は基材1を表面
2側から見た図であり、図2は基材1を裏面3側から見
た図であり、図3は図1の部分拡大斜視図で、図4は図
2のA−B縦断面図である。
【0010】基材1は板状に形成されるとともに、その
両側部には側縁から板内部へ向けて延びる切欠9が、側
部の長手方向に一定の間隔をおいて複数個切り込み成形
されている。電極膜4は切欠9によって成形された陸部
10の表面2側に形成されている。また、電極膜5は切
欠9によって成形された陸部10の裏面3側に形成され
ている。さらに抵抗膜11、12は基材1の表面2およ
び裏面3のそれぞれの側において導電膜6および7によ
って接続され抵抗回路を構成している。また、前記電極
膜4、5は、前記陸部10の先端面に設けられた端面電
極8に接続されている。さらに、電極膜4、5のうち少
なくともいずれか一部が基材1の表面2側と裏面3側と
の間で接続され、基材1の表面2側の抵抗回路と裏面3
側の抵抗回路とが繋がって表裏が導通され、抵抗ネット
ワークを構成している。
【0011】図4は前記抵抗ネットワークの詳細構成を
表す断面図である。この図に示すように、抵抗膜11お
よび12は基材1の表裏にそれぞれ形成され、これらの
抵抗膜11、12は電極膜4および5にそれぞれ接続さ
れるとともに、これらの電極膜4、5を介して端面電極
8に接続されている。また、抵抗膜11、12の上側に
はそれぞれアンダーコート膜13、14が被覆されると
ともにこのアンダーコート膜13、14の上からはさら
にオーバーコート膜15、16がそれぞれ被覆され、こ
れらアンダーコート膜13、14およびオーバーコート
膜15、16によって保護膜が形成されている。この場
合、製品によっては、オーバーコート膜のみによって保
護膜を形成することもある。また、端面電極8と電極膜
4,5の外面はメッキ処理が施されてメッキ膜17が形
成されている。このように構成された抵抗ネットワーク
と等価の抵抗回路パターンすなわち等価回路20が図5
に示されている。
【0012】図6は、前記チップ型抵抗ネットワークの
製造プロセスを説明するフローチャートである。この図
に示すように、処理ステップ(以下単にステップとい
う)ST1においては電極、配線導体の形成作業が開始
される。この作業が開始されると、基材1の表面2への
印刷が行なわれる(ステップST2)とともに、基材1
の裏面3への印刷が行なわれ(ステップST3)、これ
らの処理が行なわれた後、基材1の表裏の同時焼成が行
なわれ(ステップST4)、電極、配線導体としての導
電膜6、7と電極膜4、5の形成作業が完了する。次に
ステップST5において抵抗の形成作業が開始される。
この作業が開始されると、抵抗膜11の表面2への印刷
が行なわれる(ステップST6)とともに、抵抗膜12
の裏面3への印刷が行なわれ(ステップST7)、これ
らの処理が行なわれた後、基材1の表裏の同時焼成が行
なわれ(ステップST8)、抵抗の形成作業が完了す
る。
【0013】次は前記電極、配線導体および抵抗が形成
された基材1に対するトリミング作業が開始される(ス
テップST9)。この作業が開始されると、基材1の表
面2および裏面3のトリミングが行なわれ、次いで保護
膜の形成作業が開始される(ステップST11)。ここ
では、保護膜の表面2への印刷が行なわれる(ステップ
ST12)とともに、保護膜の裏面3への印刷が行なわ
れ(ステップST13)、これらの処理が行なわれた
後、基材1の表裏の同時焼成が行なわれ(ステップST
14)、保護膜の形成作業が完了する。次いでマークの
形成作業が開始される(ステップST15)。この作業
においては、基材の表面2への印刷が行なわれ(ステッ
プST16)これが終わると基材1の焼成が行なわれ
(ステップST17)、マークの形成作業が完了する。
ここで、基材1の横方向に切断して横長ブロックにする
1次ブレークが行なわれ(ステップST18)、その後
端面電極8の形成作業が開始される(ステップST1
9)。この端面電極8の形成作業では、基材1の両側縁
に形成された陸部10の端面への電極材料の印刷が行な
われ(ステップST20)これが終わると基材1の焼成
が行なわれ(ステップST21)端面電極8の形成作業
が完了する。ここで、上記横長ブロックを縦方向にさら
に切断する2次ブレークが行なわれ(ステップST2
2)、その後メッキ作業が開始される(ステップST2
3)。メッキ作業が終わると検測作業が行なわれ(ステ
ップST24)、次いでテーピング作業が行われて(ス
テップST25)一連のチップ型抵抗ネットワークの製
造プロセスは終了する。
【0014】したがって、従来のように電極膜、導電膜
や抵抗膜を基材1の表面2にのみ形成しようとした場
合、表面のみの狭い面積に多くの電極膜と抵抗膜を形成
するために、パターンの配線幅、或いは抵抗パターンの
ファイン化と高精度の位置合わせが要求されるが、本発
明では表面の他に裏面にまで電極膜の他に導電膜や抵抗
膜を形成しているために、従来のように厳密さは要求さ
れない。また、前記製造プロセス中における1次ブレー
ク前の段階では、基材1は図8に示すような回路のパタ
ーンが縦、横に数十個並んだ状態になっていて、これを
横方向に1次ブレークする前に例えばC−D間の抵抗値
修正のトリミングを行うと、矢印のようにループ電流が
流れてトリミングが正確に行なわれなくなるが、本発明
では1次ブレーク前は図9に示す回路になるためにE−
F間の抵抗トリミング時に従来のようなループ電流は流
れず、正確性を確保することができる。
【0015】また、検測作業およびテーピング作業時に
は、セットメーカーではテーピングした本製品を取り出
して基材上の決められた方向に搭載する必要があるため
に、本製品の表、裏方向性をそろえる必要があるが、表
裏の保護膜の色を異なる色にすれば表裏判定が容易に行
なえマーク形成作業のうち、基材面へのマークの印刷を
省略することができる。
【0016】なお、上記実施例ではチップ型抵抗器の電
極として凸電極を挙げて説明したがその形状については
他のものであってもよい。
【0017】
【発明の効果】以上、説明したように、本発明によれ
ば、基材の表面および裏面に抵抗膜を形成し、また端面
電極を介して表面側ベースの電極と裏面側のベース電極
の一部を被って接続して抵抗ネットワークを形成したか
ら、基材の面積が2倍に活用でき、電子回路のパターン
設計時の制約が緩和される。また、このことは、基材の
表面と裏面の両極膜が接続されていない、すなわち1次
ブレーク前のトリミング時にループ回路にならないこと
によって抵抗値の精度も向上する。さらに基材の表面側
と裏面側とで保護膜の色を異ならせることにより、基材
の表裏判定が簡単に行なえる上、基材面へのマーク印刷
の工程を省略することができ、製造コストを軽減させる
ことができる等、種々の効果が得られる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るチップ型抵抗ネットワ
ークを表面側から見た平面図である。
【図2】前記実施例に係るチップ型抵抗ネットワークを
裏面側から見た平面図である。
【図3】前記実施例に係るチップ型抵抗ネットワークの
端面電極部分を示す斜視図である。
【図4】前記実施例に係るチップ型抵抗ネットワークに
おける抵抗の詳細構成を示すA−B断面図である。
【図5】前記実施例に係るチップ型抵抗ネットワークの
回路と等価の配線パターンを示す回路図である。
【図6】前記実施例に係るチップ型抵抗ネットワークの
製造プロセスの前半部分を説明するフローチャートであ
る。
【図7】図6に示された製造プロセスの後半部分を説明
するフローチャートである。
【図8】従来の1次ブレーク後の抵抗トリミング(C−
D間)においてループ電流が流れる状況を示す回路図で
ある。
【図9】本発明における図7の1次ブレーク前の抵抗ト
リミングではループ電流が流れないことを示す回路図で
ある。
【符号の説明】
1 基材 2 表面 3 裏面 4、5 電極膜(ベース電極) 6、7 導電膜 8 端面電極 9 切欠 10 陸部 11、12 抵抗膜(抵抗) 13、14 アンダーコート膜(保護膜) 15、16 オーバーコート膜(保護膜) 17 メッキ膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁材料からなる基材の両側部の表裏両
    面に形成された複数のベース電極と、該表裏面のベース
    電極のいずれかと接続した導電膜と、該導電膜と前記導
    電膜に接続したベース電極以外のベース電極間に介在し
    た抵抗膜と、前記基材の表裏面の導電膜と抵抗膜の上面
    を被覆した保護膜と、前記表面側と裏面側のベース電極
    を接続した端面電極と、前記ベース電極と端面電極とを
    被覆したメッキ膜とからなる抵抗ネットワークであっ
    て、 前記表裏面の保護膜を異なった色で着色して形成するこ
    とにより、基材の表裏の判定をするマーク印刷を省いた
    ことを特徴とするチップ型抵抗ネットワーク。
  2. 【請求項2】 前記端面電極を前記保護膜形成後の前記
    基材を横長ブロックにする1次ブレーク後において、前
    記表裏両面に対応して形成したベース電極の側縁を被っ
    て接続したものである請求項1に記載のチップ型抵抗ネ
    ットワーク。
JP8200017A 1996-07-30 1996-07-30 チップ型抵抗ネットワーク Pending JPH09167701A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8200017A JPH09167701A (ja) 1996-07-30 1996-07-30 チップ型抵抗ネットワーク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8200017A JPH09167701A (ja) 1996-07-30 1996-07-30 チップ型抵抗ネットワーク

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6123957A Division JP2867112B2 (ja) 1994-06-06 1994-06-06 チップ型抵抗ネットワークとその製造方法

Publications (1)

Publication Number Publication Date
JPH09167701A true JPH09167701A (ja) 1997-06-24

Family

ID=16417425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8200017A Pending JPH09167701A (ja) 1996-07-30 1996-07-30 チップ型抵抗ネットワーク

Country Status (1)

Country Link
JP (1) JPH09167701A (ja)

Similar Documents

Publication Publication Date Title
US4438561A (en) Method of reworking printed circuit boards
US20060174477A1 (en) Wiring board provided with a resistor and process for manufacturing the same
JP2867112B2 (ja) チップ型抵抗ネットワークとその製造方法
JPH09167701A (ja) チップ型抵抗ネットワーク
JP4522226B2 (ja) 電子部品素子の実装方法及び電子装置の製造方法
US7423513B2 (en) Circuit board having resistor and method for manufacturing the circuit board
JPH08102403A (ja) 抵抗器およびその製造方法
US6801439B2 (en) Multiple network electronic component
JPH05335438A (ja) リードレスチップキャリア
CN111050481B (zh) Pcb板墓碑效应印刷方法
JPH04346492A (ja) 混成集積回路基板の製造方法
JPH04280401A (ja) チップ抵抗器及びその製造方法
JPH0856064A (ja) コンデンサ付き基板とその製造方法
JP2775718B2 (ja) チップ抵抗器とその製造方法
JPH03123096A (ja) ハイブリッドicの製造方法およびその構造
JP2757349B2 (ja) 混成集積回路用基板及びそれを用いた混成集積回路装置の製造方法
JPH0156556B2 (ja)
JPH02110902A (ja) 抵抗値修正方法
JPH02215185A (ja) 混成集積回路の製造方法
JPH05243789A (ja) 混成集積回路の製造方法
JPH01307291A (ja) 独立抵抗体を用いた基板実装回路の製造方法
JPH03151655A (ja) 集積回路用パッケージの絶縁基板の製造方法
JPH0757970A (ja) 厚膜印刷コンデンサの容量調整方法
JPH04170006A (ja) 混成集積回路装置の製造方法
JPH07326506A (ja) チップ抵抗器の製造方法