JPH02215185A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPH02215185A JPH02215185A JP1036558A JP3655889A JPH02215185A JP H02215185 A JPH02215185 A JP H02215185A JP 1036558 A JP1036558 A JP 1036558A JP 3655889 A JP3655889 A JP 3655889A JP H02215185 A JPH02215185 A JP H02215185A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- board
- manufacturing
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims abstract description 47
- 230000002950 deficient Effects 0.000 claims abstract description 16
- 229920005989 resin Polymers 0.000 abstract description 4
- 239000011347 resin Substances 0.000 abstract description 4
- 238000004080 punching Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 11
- 238000007689 inspection Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000011888 foil Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000003550 marker Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Supply And Installment Of Electrical Components (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は混成集積回路の製造方法に関し、特に組立工程
時に容易に良不良の判別を可能とした混成集積回路の製
造方法に関する。
時に容易に良不良の判別を可能とした混成集積回路の製
造方法に関する。
（ロ）従来の技術
従来、混成集積回路はセラミックス基板及び絶縁金属基
板上に所望形状の導電路を形成し、その導電路上の所定
の位置に印刷抵抗、トランジスタ、ＩＣ及びＬＳＩ等の
複数の回路素子が固着され所定の機能を有する混成集積
回路が提供されている。
板上に所望形状の導電路を形成し、その導電路上の所定
の位置に印刷抵抗、トランジスタ、ＩＣ及びＬＳＩ等の
複数の回路素子が固着され所定の機能を有する混成集積
回路が提供されている。
斯る混成集積回路を製造する場合、通常所定の工程で複
数の検査工程（機械的あるいは目視による）が行われ、
「良不良」の判別を行い「良、と判別されたものについ
てのみ以降の工程が行われる様な製造システムが取いれ
られている。
数の検査工程（機械的あるいは目視による）が行われ、
「良不良」の判別を行い「良、と判別されたものについ
てのみ以降の工程が行われる様な製造システムが取いれ
られている。
（ハ）発明が解決しようとする課題
上述した従来の混成集積回路の製造方法では所定工程で
の１良不良Ｊの検査工程を行い「良」と判別されたもの
のみを以降の工程に流して製造が行われているため、検
査工程で「不良、と判定されたものを取り除かなければ
ならずその取り除くための装置を各検査工程に設けなけ
ればならず製造装置のコスト高となる問題がある。
の１良不良Ｊの検査工程を行い「良」と判別されたもの
のみを以降の工程に流して製造が行われているため、検
査工程で「不良、と判定されたものを取り除かなければ
ならずその取り除くための装置を各検査工程に設けなけ
ればならず製造装置のコスト高となる問題がある。
また、′不良」と判定された不良品の取り除き作業に時
間がかかり連続して生産する連続生産には不向きである
問題がある。
間がかかり連続して生産する連続生産には不向きである
問題がある。
（ニ）課題を解決するための手段
本発明は上述した課題に鑑みて為されたものであり、所
望形状に形成された混成集積回路基板と、前記混成集積
回路基板に鋼箔により形成された所望形状の導電路と、
前記導電路上に固着された複数の回路素子とを備えた混
成集積回路において、前記混成集積回路基板上の所定位
置に銅箔により形成された標識記号を形成し、組立ライ
ンの所定の工程で良不良の判別を行い不良と判別された
ものの標識記号のみを消去して解決する。
望形状に形成された混成集積回路基板と、前記混成集積
回路基板に鋼箔により形成された所望形状の導電路と、
前記導電路上に固着された複数の回路素子とを備えた混
成集積回路において、前記混成集積回路基板上の所定位
置に銅箔により形成された標識記号を形成し、組立ライ
ンの所定の工程で良不良の判別を行い不良と判別された
ものの標識記号のみを消去して解決する。
（＊）作用
この様に混成集積回路基板の所定位置に標識記号を形成
し、組立ラインの各工程後に行われる良不良の判別を行
い、その判別工程で不良と判定されたものの標識記号の
みを消去することにより、各判別工程で不良が発生して
も止めることなく連続した状態のままで製造することが
できることを特徴とする。
し、組立ラインの各工程後に行われる良不良の判別を行
い、その判別工程で不良と判定されたものの標識記号の
みを消去することにより、各判別工程で不良が発生して
も止めることなく連続した状態のままで製造することが
できることを特徴とする。
（へ）実施例
以下に第１図及び第２図に示した実施例に基づいて本発
明の詳細な説明する。
明の詳細な説明する。
先ず第１図に示す如く、短冊状の絶縁基板（１）を用意
し、その基板（１）の−主面上の個別基板となる領域（
３）・・・（３）に所望形状の導電路（２）・・・（２
〉を形成する。絶縁基板（１）としては０．５〜１ｍｍ
厚の金属、例えばアルミニウムを用い、そのアルミニウ
ムの基板（１）は周知の陽極酸化によってその表面に酸
化アルミニウム被膜（図示せず）が形成され、更に基板
の一生面に第１図に示す如く導電路（２）・・・（２）
が形成される。基板（１）上には導電金属箔例えば銅箔
が粘着される。金属箔表面はスクリーン印刷によって所
望の導電路（２）・・・（２）を露出してレジストでマ
スクされ、貴金属（金、銀、白金）メツキ層が金属箔表
面にメツキされる。然る後レジストを除去して貴金属メ
ツキ層をマスクとして金属箔のエツチングを行い所望の
導電路（２）・・・（２）が形成きれる。スクリーン印
刷による導電路（２）・・・（２）の細さはｏ、ｓｕｎ
が限界であるので、極細配線を必要とするときは周知の
写真蝕刻技術に依り約２μまでの極細導電路（２）・・
・（２）の形成が可能となる。
し、その基板（１）の−主面上の個別基板となる領域（
３）・・・（３）に所望形状の導電路（２）・・・（２
〉を形成する。絶縁基板（１）としては０．５〜１ｍｍ
厚の金属、例えばアルミニウムを用い、そのアルミニウ
ムの基板（１）は周知の陽極酸化によってその表面に酸
化アルミニウム被膜（図示せず）が形成され、更に基板
の一生面に第１図に示す如く導電路（２）・・・（２）
が形成される。基板（１）上には導電金属箔例えば銅箔
が粘着される。金属箔表面はスクリーン印刷によって所
望の導電路（２）・・・（２）を露出してレジストでマ
スクされ、貴金属（金、銀、白金）メツキ層が金属箔表
面にメツキされる。然る後レジストを除去して貴金属メ
ツキ層をマスクとして金属箔のエツチングを行い所望の
導電路（２）・・・（２）が形成きれる。スクリーン印
刷による導電路（２）・・・（２）の細さはｏ、ｓｕｎ
が限界であるので、極細配線を必要とするときは周知の
写真蝕刻技術に依り約２μまでの極細導電路（２）・・
・（２）の形成が可能となる。
本工程で大切な点はスクリーン印刷時に各導電路（２）
・・・（２）に対応した個別の標識記号（４）を印刷す
る。Ｗ４識記号（４）は第１図の如く、１カ所か、ある
いは第３図の如く複数カ所に形成する。即ち、個別基板
となる領域（３）・・・（３）の余白部分にバーコード
を印刷し、銅箔のパターンで標識記号（４）を入れる。
・・・（２）に対応した個別の標識記号（４）を印刷す
る。Ｗ４識記号（４）は第１図の如く、１カ所か、ある
いは第３図の如く複数カ所に形成する。即ち、個別基板
となる領域（３）・・・（３）の余白部分にバーコード
を印刷し、銅箔のパターンで標識記号（４）を入れる。
標識記号（４）は前述した様に余白部分となる領域であ
れば任意であるが、パターン面積を有効に使用するため
に個別基板領域（３〉・・・（３）の周端部に形成する
ことが好ましい、その周端部には後にケース材が固着さ
れるためパターン形成時のパターン面積の低下には何ん
の問題もない。
れば任意であるが、パターン面積を有効に使用するため
に個別基板領域（３〉・・・（３）の周端部に形成する
ことが好ましい、その周端部には後にケース材が固着さ
れるためパターン形成時のパターン面積の低下には何ん
の問題もない。
また標識記号（４）はバーコードではなく第４図に示す
如く矩形型でもよい。
如く矩形型でもよい。
次に第２図のＡに示す如く、個別基板領域（３）・・・
（３）の周端部に雄型金型を用いてプレス打抜きを行い
複数の個別集積回路基板（５）・・・（５）に分離する
０分離された個別集積回路基板（５）・・・（５）は所
定の組立工程を有する組立ラインに搬送する。
（３）の周端部に雄型金型を用いてプレス打抜きを行い
複数の個別集積回路基板（５）・・・（５）に分離する
０分離された個別集積回路基板（５）・・・（５）は所
定の組立工程を有する組立ラインに搬送する。
組立工程は所定の抵抗値を有する印刷抵抗体（６）を形
成する抵抗体形成工程と、半導体素子（７）やチップ部
品を導電路（２）上に載置するダイボンディング工程と
、半導体素子（７）の電極と対応する導電路（２）とを
金あるいはアルミニウムのボンディングワイヤで接続す
るワイヤボンディング工程と、回路機能検査や特性の調
整を行うファンクショナルトリミング等を行う検査工程
より構成されている。抵抗体形成工程では所定の導電路
（２）間にシルクマスクを用いて抵抗ペーストをスクリ
ーン印刷して焼成して形成する。ダイボンディング工程
では、導電路（２）の所望位置に半導体集積回路等の半
導体素子（７）を導電ペーストを用いて固着し、チップ
部品（図示せず）は半田付けする０次にワイヤボンディ
ング工程では、自動デジタルボンダー装置により半導体
素子（７）の電極と導電路（２）とをパターン認識しな
がら超音波ボンディングあるいはネールへラドボンディ
ングによりボンディングワイヤで自動的に接続する。
成する抵抗体形成工程と、半導体素子（７）やチップ部
品を導電路（２）上に載置するダイボンディング工程と
、半導体素子（７）の電極と対応する導電路（２）とを
金あるいはアルミニウムのボンディングワイヤで接続す
るワイヤボンディング工程と、回路機能検査や特性の調
整を行うファンクショナルトリミング等を行う検査工程
より構成されている。抵抗体形成工程では所定の導電路
（２）間にシルクマスクを用いて抵抗ペーストをスクリ
ーン印刷して焼成して形成する。ダイボンディング工程
では、導電路（２）の所望位置に半導体集積回路等の半
導体素子（７）を導電ペーストを用いて固着し、チップ
部品（図示せず）は半田付けする０次にワイヤボンディ
ング工程では、自動デジタルボンダー装置により半導体
素子（７）の電極と導電路（２）とをパターン認識しな
がら超音波ボンディングあるいはネールへラドボンディ
ングによりボンディングワイヤで自動的に接続する。
各組立工程後、所定の検査工程が行われ「良不良」の判
別を行う判別工程を行う。
別を行う判別工程を行う。
本組立工程で大切な点は各組立工程後の検査工程での判
別でｒ不良」と判別された集積回路基板（５）の標識記
号（４）を消去する０例えば第２図のＡに示す如く、個
別集積回路基板（５）に分離後、導電路（２）の導通の
有無を所定の装置を用いて判別し、その結果ｒ不良」と
判別きれた基板（５）の標識記号（４）上にレジン（８
）を塗布して次の工程での認識装置の認識がきれない様
にする０例えば次の第２図のＢに示す抵抗形成では標識
記号（４′）のあるものだけが認識され印刷抵抗体（６
〉が形成される。抵抗体（６）が形成された基板（５）
は上述した様に再度、所定の装置を用いて「良不良」の
判別をし、ｒ不良」と判別された基板（５）の標識記号
（４）には同様にレジンを塗布し消去する０例えば次の
第２図Ｃに示すダイボンディング工程においても標識記
号（４）を認識し、認識されるもののみがダイボンディ
ングが行われる。
別でｒ不良」と判別された集積回路基板（５）の標識記
号（４）を消去する０例えば第２図のＡに示す如く、個
別集積回路基板（５）に分離後、導電路（２）の導通の
有無を所定の装置を用いて判別し、その結果ｒ不良」と
判別きれた基板（５）の標識記号（４）上にレジン（８
）を塗布して次の工程での認識装置の認識がきれない様
にする０例えば次の第２図のＢに示す抵抗形成では標識
記号（４′）のあるものだけが認識され印刷抵抗体（６
〉が形成される。抵抗体（６）が形成された基板（５）
は上述した様に再度、所定の装置を用いて「良不良」の
判別をし、ｒ不良」と判別された基板（５）の標識記号
（４）には同様にレジンを塗布し消去する０例えば次の
第２図Ｃに示すダイボンディング工程においても標識記
号（４）を認識し、認識されるもののみがダイボンディ
ングが行われる。
この様に各工程後に行われる「良不良」の判別によって
１不良」とされたものは標識記号（４）が消去されるた
め、消去された時点から以降の組立が行われないため、
標識記号（４）の残った良品のみが組立され完成品とさ
れる。斯る完成品には外部リード端子を半田付し、樹脂
ケースで封止するかエポキシ樹脂のデイピングによりシ
ールを行って完成する。
１不良」とされたものは標識記号（４）が消去されるた
め、消去された時点から以降の組立が行われないため、
標識記号（４）の残った良品のみが組立され完成品とさ
れる。斯る完成品には外部リード端子を半田付し、樹脂
ケースで封止するかエポキシ樹脂のデイピングによりシ
ールを行って完成する。
（ト）発明の効果
以上に詳述した如く、本発明に依れば、集積回路基板に
標識記号が形成されているので組立工程の各工程ごとに
行われる検査工程で良不良の判別が行え、しかも不良品
と判定されたものの標識記号を消去することにより、消
去されたもののみが以降の組立工程が為されなくなり連
続した状態のままで製造することができ組立ラインの生
産能力が向上する利点を有する。
標識記号が形成されているので組立工程の各工程ごとに
行われる検査工程で良不良の判別が行え、しかも不良品
と判定されたものの標識記号を消去することにより、消
去されたもののみが以降の組立工程が為されなくなり連
続した状態のままで製造することができ組立ラインの生
産能力が向上する利点を有する。
第１図及び第４図は本発明の混成集積回路の製造を示す
平面図である。 （１）・・・絶縁基板、 （２）・・・導電路、 （４
）・・・標識記号。
平面図である。 （１）・・・絶縁基板、 （２）・・・導電路、 （４
）・・・標識記号。
Claims (7)
- （１）所望形状の複数の混成集積回路基板を準備する工
程と、 前記混成集積回路基板上に所望形状の導電路及び標識記
号を形成する工程と、 前記混成集積回路基板を組立てる組立ラインの所定工程
で所定の装置を用いて良不良を判別する工程と、 前記判別工程後、不良と判別された標識記号のみ消去す
る工程とを具備することを特徴とする混成集積回路の製
造方法。 - （２）前記標識記号が消去された混成集積回路基板のみ
以降の組立ライン工程を行わない様に設定されているこ
とを特徴とする請求項１記載の混成集積回路の製造方法
。 - （３）前記判別工程は前記組立ラインの各工程ごとに行
われていることを特徴とする請求項１記載の混成集積回
路の製造方法。 - （４）所望形状の混成集積回路基板を準備する工程と、 前記混成集積回路基板上に所望形状の導電路及び組立ラ
インの各工程数と同じ数の標識記号を形成する工程と、 前記混成集積回路基板を組立てる組立ラインの各工程ご
とに所定の装置を用いて良不良を判別する工程と、 前記判別工程後、不良と判別された工程と対応する標識
記号を消去する工程とを具備することを特徴とする混成
集積回路の製造方法。 - （５）前記標識記号が消去された前記混成集積回路基板
のみ以降の組立ライン工程を行わないことを特徴とする
請求項４記載の混成集積回路の製造方法。 - （６）前記標識記号はバーコードを用いることを特徴と
する請求項１又は４記載の混成集積回路の製造方法。 - （７）前記標識記号の消去はレジストの塗布によって行
うことを特徴とする請求項１又は４記載の混成集積回路
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1036558A JPH02215185A (ja) | 1989-02-16 | 1989-02-16 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1036558A JPH02215185A (ja) | 1989-02-16 | 1989-02-16 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02215185A true JPH02215185A (ja) | 1990-08-28 |
Family
ID=12473086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1036558A Pending JPH02215185A (ja) | 1989-02-16 | 1989-02-16 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02215185A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04252642A (ja) * | 1991-01-29 | 1992-09-08 | Aiphone Co Ltd | インターホン子機外装筐体の製法 |
-
1989
- 1989-02-16 JP JP1036558A patent/JPH02215185A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04252642A (ja) * | 1991-01-29 | 1992-09-08 | Aiphone Co Ltd | インターホン子機外装筐体の製法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6504104B2 (en) | Flexible wiring for the transformation of a substrate with edge contacts into a ball grid array | |
| JP2857496B2 (ja) | Ｔａｂ回路の製造方法 | |
| US6861764B2 (en) | Wiring substrate having position information | |
| US5250470A (en) | Method for manufacturing a semiconductor device with corrosion resistant leads | |
| US5032542A (en) | Method of mass-producing integrated circuit devices using strip lead frame | |
| JPH02215185A (ja) | 混成集積回路の製造方法 | |
| JPS5814621Y2 (ja) | プリント配線基板 | |
| EP0438742A1 (en) | Method of fabricating a semiconductor device of thin package type | |
| US20040119155A1 (en) | Metal wiring board and method for manufacturing the same | |
| JPH03132061A (ja) | 集積回路の多量製造方法 | |
| US4410574A (en) | Printed circuit boards and methods for making same | |
| JPH02237094A (ja) | 混成集積回路の製造方法 | |
| JPH02215180A (ja) | 混成集積回路及びその製造方法 | |
| JPH02244667A (ja) | 混成集積回路基板の製造方法 | |
| JPH02237090A (ja) | 混成集積回路及びその製造方法 | |
| JP2545964B2 (ja) | 磁気抵抗効果素子 | |
| JPS58147037A (ja) | 混成集積回路 | |
| JPH0219976B2 (ja) | ||
| JPH02138763A (ja) | 集積回路の多量製造方法 | |
| JPH02163956A (ja) | 集積回路の多量製造方法 | |
| JPH03104129A (ja) | 集積回路の多量製造方法 | |
| JPH04249333A (ja) | Ｔａｂ用テープキャリア | |
| JPH0226390B2 (ja) | ||
| JPH03132062A (ja) | 集積回路の多量製造方法 | |
| JPH0327588A (ja) | 回路基板の製造方法 |