JPH02237090A - 混成集積回路及びその製造方法 - Google Patents

混成集積回路及びその製造方法

Info

Publication number
JPH02237090A
JPH02237090A JP5733589A JP5733589A JPH02237090A JP H02237090 A JPH02237090 A JP H02237090A JP 5733589 A JP5733589 A JP 5733589A JP 5733589 A JP5733589 A JP 5733589A JP H02237090 A JPH02237090 A JP H02237090A
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
conductive path
substrate
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5733589A
Other languages
English (en)
Inventor
Akira Kazami
風見 明
Masakazu Yamagishi
正和 山岸
Yuusuke Igarashi
優助 五十嵐
Yoshiyuki Kobayashi
義幸 小林
Sumio Ishihara
石原 純夫
Kiyoshi Takahashi
清 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP5733589A priority Critical patent/JPH02237090A/ja
Publication of JPH02237090A publication Critical patent/JPH02237090A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は混成集積回路に関し、特に異種のパターン、異
種の組立工程を有する混成集積回路とその製造方法に関
する. 《口》従来の技術 従来の混成集積回路はセラミックスあるいは絶縁金属等
の基板上に所望形状の導電路を形成し、その導電路上の
所定位置に印刷抵抗、トランジスタ、IC等の複数の回
路素子が付着され所定の機能を有する混成集積回路が提
供されていた.斯る混成集積回路を製造する場合、所定
の基板を用意し、その基板上に導電パターンを形成する
工程と、導電パターン間に印刷抵抗体を形成する工程と
、導電パターン上にチップ状の回路素子を付着する工程
等の複数の組立工程を有した組立ライン上で所定の混成
集積回路が形成されている。
(ハ)発明が解決しようとする課題 上述した従来の混成集積回路では導電パターンのパター
ン形状を用いて混成集積回路の種別あるいは品別が行わ
れていた。
上述の様に混成集積回路を製造する場合、通常組立ライ
ンには同種類の機種、即ち同一導電パターンを有した基
板が搬送されて所定の組立が行われている.しかしなが
ら、必しも同一組立ライン上に同種類の基板が搬送され
るのではなく、実際製造するに当り、異種の導電パター
ンを有する基板が搬送され組立ライン上で組立されてい
る.この場合、同一の工程区間内で異なる工程がある場
合、例えば印刷抵抗体形成時に抵抗体形成の位置が異な
る場合、あるいは抵抗体形成の数が異なる場合等では人
間が手作業によって振い分け作業を行っているため作業
性及び作業能率が著しく低下している問題点があった. 《二》課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり一基
板上に所望形状の導電路が形成されその導電路上に複数
の回路素子が付着された混成集積回路において、前記導
電路が延在される基板周端部に設けられた複数のリード
端子固着パッドの長さを選択的に異らしめ、その異らし
めた固着パッドを組立工程に標識記号として用いて組立
を行うことを特徴とする. (*)作用 この様にリード端子固着パッドの長さを異らしめ、その
興らしめた固着パッド部分を標識記号として用いて混成
集積回路の組立を行うことにより、組立ライン上に異種
の組立工程あるいは異種のパターンを有する基板が搬送
されたとしても前記固着パッドによって形成された標識
記号によってあらかじめ定められたデータに基づいて組
立工程が行われるため効率のよい組立工程を実現するこ
とができる特徴を有する. 《へ》実施例 以下に図面に示した実施例に基づいて本発明の混成集積
回路及びその製造方法を詳細に説明する。
第1図に示す如く、本発明の混成集積回路は、セラミッ
クスあるいは絶縁処理された金属等の混成集積回路基板
(5)と、基板(5〉上にエボキシ樹詣等の絶縁樹脂層
(図示しない)を介して形成された所望形状の導電路《
2》と、導電路《2》上に付着された複数の回路素子《
7》と、導電路《2》が延在された基板(5》の周端部
に形成された選択的に長さを異らしめた外部リード端子
固着パッド《4′)とをから構成される. 以下に第2図A乃至第2図Dに基づいてその製造方法を
説明する. 先ず、第2図Aに示す如く、短冊状の絶縁基板(1)を
用意し、その基板(1)の一生面上の個別基板となる領
域(点線内)(3)・・・(3)に所望形状の導電路《
2》・・・(2)を形成する.絶縁基板(1)としては
0.5〜1.01厚の金属、例えばアルミニウムを用い
、そのアルミニウムの基板(1)は周知の陽極酸化によ
ってその表面に酸化アルミニウム被膜(図示せず)が形
成され、更に基板の一生面に第1図に示す如く導電路(
2)・・・(2)が形成きれる.基板(1)上には導電
金属箔、例えば銅箔が貼着される.金属箔表面はスクリ
ーン印刷によって所望の導電路(2)・・・(2)を露
出してレジストでマスクされ、貴金属(金、銀、白金)
メッキ層が金属箔表面にメッキされる.然る後レジスト
を除去して貴金属メッキ層をマスクとして金属箔のエッ
チングを行い所望の導電路《2》・・・《2》が形成さ
れる。スクリーン印刷による導電路《2》・・・(2)
の細さは0.5園が限界であるので、極細配線を必要と
するときは周知の写真蝕刻技術に依り約2μまでの極細
導電路(2)・・・《2》の形成が可能となる。個別基
板領域《3》・・・(3)の周端部近傍には導電路(2
》・・・《2》から延在され、外部リード端子を固着す
るための複数の固着パッド《4》を形成する. 本工程で大切な点はスクリーン印刷時に各々の基板領域
(3)・・・《3》に形成する固着バッド《4》・・・
《4》一部分あるいは全部の長さを選択的に異らしめて
形成する.そのパッド長さが異なった部分の固着パッド
《4》・−(4)は組立工程時に必要な最小限のデータ
が記憶され、そのパッド(4)を標識記号としている. 標識記号用の固着パッド(4′》は第1図に示す如く、
パッド《4》の長さは前述した印刷あるいは写真蝕刻法
によって組立データに応じて選択的に形成する.第1図
に示した固着パッド《4》に外部リード端子が固着され
る領域は斜線領域上であり、第1図からも明らかな如く
、その面積は全て一定である。斜線領域より突出した領
域を標識記号用の固着パッド(4゛)として用い、後述
する組立工程の認識装置で認識する.斜線領域より突出
した領域上にはNiメッキ等の金属をメッキするとよい
。固着パッド(4′)の終端部と基板領域《3》の終端
との間にはデータを示す所定の数字を銅箔で形成しても
よい. 個別基板領域(3》・・・《3》に形成する標識記号用
の固着パッド(4゛》は組立ライン上の組立工程が異な
るものあるいは異種の導電パターンを有しているものは
データの異なった標識記号用の固着パッド《4゛》を形
成し、組立工程が同一なものは同一デー夕を有した標識
記号用の固着パッド《4゛》を形成する。斯る標識記号
用の固着パッド《4′》は後述する各組立工程前に所定
の認識装置によって、認識され各組立工程を行う. 次に第2図Bに示す如く、個別基板領域《3》・・・(
3)の周端部に雄型金型を用いてプレス打抜きを行い複
数の個別集積回路基板(5)・・・(5)に分離する.
分離された複数の個別集積回路基板(5)・・・(5)
は夫々少なくとも異なった組立工程を有する基板であり
、それらは所定の組立工程を有した組立ラインに搬送さ
れ所望の機能を有した混成集積回路が組立される. 組立工程は所定の抵抗値を有する印刷抵抗体(6)を形
成する抵抗体形成工程と、半導体素子(7)やチップ部
品を導電路(2)上に載置するダイボンディング工程と
、半導体素子《7》の電極と対応する導電路《2》とを
金あるいはアルミニウムのボンディングワイヤで接続す
るワ不ヤボンディングエ程と、回路機能検査や特性の調
整を行うファンクショナルトリミング等を行う検査工程
より構成されている.抵抗体形成工程では所定の導電路
(2)間にシルクマスクを用いて抵抗ペーストをスクリ
ーン印刷して焼成して形成する.ダイボンディング工程
では、導電路《2》の所望位置に半導体集積回路等の半
導体素子(7)を導電ペーストを用いて固着し、チップ
部品(図示せず)は半田付けする。次にワイヤボンディ
ング工程では、自動デジタルボンダー装置により半導体
素子《7》の電極と導電路(2)とをパターン認識しな
がら超音波ボンディングあるいはネールへッドボンディ
ングによりボンディングワイヤで自動的に接続する.次
に第2図Cに示す如く、搬送レール上に搬送された複数
の集積回路基板(5)・・・(5)上の所定位置に上述
した組立工程の抵抗体形成工程を行う.斯る搬送レール
上には異なった組立工程を有した基板(5》・・・(5
)が搬送されているものとし、標識記号用の固着パッド
(4″》によって所定の工程を選択する. 本実施例の抵抗体工程では3種類の印刷工程が配備され
、各々の基板(5)上に形成された異種の導電パターン
に対応する組合せた印刷工程を行う.例えばスクリーン
Aでは100Ω、スクリーンBではIKΩ、スクリーン
CではIOKΩの抵抗値を有する抵抗体を印刷形成する
.例えば夫々の基板(5)上に100Ω、IKΩとIO
KΩ、100ΩとIKΩとIOKΩ、を形成する場合、
従来ではA,B,Cの3工程を必要としないものについ
ては手作業によって振り分けを行っていたが、本発明で
は印刷工程前に標識記号用の固着パッド《4゛》の長さ
を認識装置(8)を用いて、光学的あるいはX線によっ
て標識記号用の固着パッド《4゛》の所定のデータを認
識し、そのデータに基づいて選択して抵抗体が印刷され
る.即ち、認識装置《8》と印刷抵抗体形成装置とが所
定の接続手段によって接続され、認識された標識記号用
の固着パッド(4゛)のデータは抵抗体形成装置のコン
トロール装置に供給きれ、そのデータに基づいてスクリ
ーン工程A,B,Cあるいはその組合せたスクリーン工
程が選択される. 例えば基板《5゛〉に形成された標識記号用の固着パッ
ド(4゛)ではA,B,Cのスクリーン工程が行われ、
基板《5″》ではB,Cのスクリーン工程が行われ、基
板《5゜〉ではAのスクリーン工程が行われている.こ
の様に夫々の基板《5゜》(5”〉(5”″》上に異な
る抵抗値を有した抵抗体が形成される。
抵抗体形成後、各々の基板《4》をグイボンデイング工
程に搬送し、チップ状の半導体素子《7》を固着する.
この工程においても第2図Cと同様に・認識装置《8》
によって各々の標識記号用の固着パッド《4》を認゛識
し、その認識データに基づいて、大きさの異なる素子《
7》あるいは異なる位置に素子《7》を選択して固着す
る。各々の基板《5゛》(5”》(5“》上に固着され
た素子《7》は次のボンデイング工程で近傍の導電路《
2》とワイヤで接続する。更に検査工程で各機能の検査
を行い第2図Dに示す如く、各々の基板(4)上に異な
った所定の回路が形成される.ここでは詳細に述べては
ないがボンディング工程、検査工程共に第2図Cに示す
様に各々の基板(5’)(5“》《5”′》上に形成し
た標識記号用の固着パッド(4゛)を認識装置(8》を
用いて認識し、そのデータに基づいて各工程が行われる
ことは言うまでもない. 《ト》発明の効果 以上に詳述した如く、本発明は依れば、組立ライン上に
異なる組立工程を有する基板を搬送したとしても、あら
かじめ基板上に設けられた標識記号用のために長さを異
らしめた固着パッドのデータを認識することで、そのデ
ータに定められた工程が行え安定した組立工程が行える
. また、本発明では標識記号用の固着パッドの認識によっ
て各工程が選択されるため製造ラインの完全自動化が行
え作業能率が著しく向上するものである.更に本発明は
上述した利点を従来工程のままで得ることが可能である
【図面の簡単な説明】
第1図番本本発明の混成集積回路を示す斜視図、第2図
A乃至第2図Dは第1図に示した混成集積回路を製造す
るための工程図である. (5)・・・混成集積回路基板、 《4》・・・標識記
号の固着パッド、 《2》・・・導電路. 第2図O ノ 4′#轍町渇A”−F}’ 一549一

Claims (6)

    【特許請求の範囲】
  1. (1)基板上に所望形状の導電路が形成されその導電路
    上に複数の回路素子が付着された混成集積回路において
    、 前記導電路が延在される基板周端部に設けられた複数の
    リード端子固着パッドの長さを選択的に異らしめたこと
    を特徴とする混成集積回路。
  2. (2)前記選択的に異らしめた固着パッドは標識記号と
    しての所定のデータを有していることを特徴とする請求
    項1記載の混成集積回路。
  3. (3)基板上に所望形状の導電路を形成し、その導電路
    上に複数の回路素子を付着する混成集積回路の製造方法
    において、 前記導電路が延在される基板周端部にパッドの長さを選
    択的に異らしめ所定のデータを有する複数の固着パッド
    を形成し、 所定の読み取り装置で前記パッドの長さを選択的に異ら
    しめた複数の固着パッドを認識し、前記装置で認識され
    た前記固着パッドのデータに基づいて組立ラインの所定
    の組立工程を選択して行うことを特徴とする混成集積回
    路の製造方法。
  4. (4)前記組立ラインには異種の組立工程を有する基板
    が搬送されていることを特徴とする請求項3記載の混成
    集積回路の製造方法。
  5. (5)基板上に所望形状の導電路を形成し、その導電路
    上に複数の回路素子を付着する混成集積回路の製造方法
    において、 前記導電路が延在される基板周端部にパッドの長さを選
    択的に異らしめ所定のデータを有する複数の固着パッド
    を形成し、 所定の読み取り装置で前記パッドの長さを選択的に異ら
    しめた複数の固着パッドを認識し、前記装置で認識され
    た前記固着パッドのデータに基づいて前記基板上の所定
    の導電路間に印刷抵抗体を形成することを特徴とする混
    成集積回路の製造方法。
  6. (6)前記組立工程は印刷抵抗形成工程、抵抗トリミン
    グ工程、ダイボンディング工程、ボンディング工程、検
    査工程とをからなることを特徴とする請求項3記載の混
    成集積回路の製造方法。
JP5733589A 1989-03-09 1989-03-09 混成集積回路及びその製造方法 Pending JPH02237090A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5733589A JPH02237090A (ja) 1989-03-09 1989-03-09 混成集積回路及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5733589A JPH02237090A (ja) 1989-03-09 1989-03-09 混成集積回路及びその製造方法

Publications (1)

Publication Number Publication Date
JPH02237090A true JPH02237090A (ja) 1990-09-19

Family

ID=13052701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5733589A Pending JPH02237090A (ja) 1989-03-09 1989-03-09 混成集積回路及びその製造方法

Country Status (1)

Country Link
JP (1) JPH02237090A (ja)

Similar Documents

Publication Publication Date Title
US6861764B2 (en) Wiring substrate having position information
US7045392B2 (en) Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment
KR100715749B1 (ko) 회로 장치의 제조 방법
TW200845350A (en) Dual or multiple row package
US5032542A (en) Method of mass-producing integrated circuit devices using strip lead frame
JPH02237090A (ja) 混成集積回路及びその製造方法
JPH02215180A (ja) 混成集積回路及びその製造方法
JPH02237094A (ja) 混成集積回路の製造方法
JPH02215185A (ja) 混成集積回路の製造方法
JP2545964B2 (ja) 磁気抵抗効果素子
US20040119155A1 (en) Metal wiring board and method for manufacturing the same
JPH02244667A (ja) 混成集積回路基板の製造方法
JPH022289B2 (ja)
JP2001116771A (ja) 電流検出用低抵抗器及びその製造方法
JP3600136B2 (ja) 回路装置の製造方法
JPH03132061A (ja) 集積回路の多量製造方法
JPH02163956A (ja) 集積回路の多量製造方法
JP3600132B2 (ja) 回路装置の製造方法
JPS5887838A (ja) 位置認識方法
JPH03132062A (ja) 集積回路の多量製造方法
JP4334187B2 (ja) 回路装置の製造方法
JPH02138763A (ja) 集積回路の多量製造方法
JP2753713B2 (ja) リードフレーム集合シート
JP2782374B2 (ja) 電子部品搭載装置及びその製造方法
JPH0226390B2 (ja)